CN112671404A - 一种dac误差测量方法及装置 - Google Patents

一种dac误差测量方法及装置 Download PDF

Info

Publication number
CN112671404A
CN112671404A CN202011242195.2A CN202011242195A CN112671404A CN 112671404 A CN112671404 A CN 112671404A CN 202011242195 A CN202011242195 A CN 202011242195A CN 112671404 A CN112671404 A CN 112671404A
Authority
CN
China
Prior art keywords
measurement
source units
numbers
loop filter
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011242195.2A
Other languages
English (en)
Other versions
CN112671404B (zh
Inventor
李海希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202011242195.2A priority Critical patent/CN112671404B/zh
Publication of CN112671404A publication Critical patent/CN112671404A/zh
Application granted granted Critical
Publication of CN112671404B publication Critical patent/CN112671404B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/1085—Measuring or testing using domain transforms, e.g. Fast Fourier Transform
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/378—Testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
    • H03M3/394—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation among different orders of the loop filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请公开了一种DAC误差测量方法及装置，包括：ADC和反馈DAC，ADC的测量输入包括固定频率的方波信号、固定逻辑电平的直流信号和反馈DAC的模拟输出；测量选择模块用于向被单独选择的源单元提供数字输出中的测量数字，向剩余源单元提供数字输出的剩余数字，测量数字为可翻转数字，剩余数字为不翻转数字；测量模块用于根据数字输出测量数字输出的幅值。由于数字输出中的一路翻转数字为测量数字，剩余数字为不翻转数字，使得测量选择模块可以单独选择出一个源单元接收测量数字，达到被选择的源单元在误差测量时不会引入其他源单元的匹配误差，再加上直流信号为恒定电平，误差测量都是在同一偏置条件下，从而有利于提升误差测量精度。

Description

一种DAC误差测量方法及装置
技术领域
本申请涉及通信技术领域，尤其涉及一种DAC误差测量方法及装置。
背景技术
基于德尔塔西格玛调制器(delta-sigma modulator，DSM)结构的模数转换器(analog-to-digital converter，ADC)在通信和音频领域有着广泛的应用，是高精度ADC的最佳备选方案。
DSM由环路滤波器(Loop Filter，简称LF)、量化器(Quantizer，简称Q)和反馈数模转换器(digital-to-analog converter，DAC)组成。信号量化噪声比 (signal-to-quantization-noise ration，简称SQNR)由环路滤波器的阶数和量化器的位数决定的，阶数和位数越高，SNQR越高，DSM的性能越好，但是电路复杂度也越大。为了兼顾DSM性能和电路复杂度，环路滤波器的阶数一般取3阶或者4阶，量化器的位数取4 位。
相对于1位量化器，4位的量化器带来一个问题：反馈DAC的不匹配将恶化调制器的线性度，尤其最外环路的DAC。评价线性度的指标之一是总谐波失真(total-harmonicdistortion，简称THD)来反映ADC的线性性能。应用在DSM中的DAC一般采用电流舵结构(“Current Steering”)，DAC的不匹配主要由电流舵的单位电流(简称“Icell”)之间的不匹配造成的。
目前，目前在高速DSM设计中，基本上采用DAC校正技术，通过设计DAC误差测量电路和DAC误差补偿电路解决DAC的不匹配问题。在DAC误差测量电路中，当采用复杂的信号激励源时，如将满摆幅振荡信号，会增加DAC误差测量电路的复杂度，采用简单的信号激励源时，如直流信号激励源，可以减小电路复杂度，但是每次测量的测量参数存在差异，如测量不同的电流单元时采用的比较器不同，导致测量精度不理想。
综上，现有的DAC误差测量电路存在测量精度不理想的技术问题。
发明内容
本申请提供一种DAC误差测量方法及装置，用以提升DAC误差测量精度。
本申请提供的DAC误差测量装置用于反馈DAC的匹配误差测量，可以适用于连续时间和离散时间的DSM，也可以适用于差分和单端DSM，还可以应用在其他含有DAC的电路系统中，比如Pipeling-ADC，或者单纯的DAC电路，均可以采用本申请记载的DAC误差测量方法及装置。
第一方面，为了实现上述发明目的，本申请提供的DAC误差测量装置，包括：ADC，用于对所述ADC的测量输入进行数字化，生成数字输出，所述数字输出作为测量选择模块的输入，其中，所述ADC包括反馈DAC，所述测量输入包括固定频率的方波信号、固定逻辑电平的直流信号和所述反馈DAC的模拟输出；所述测量选择模块，用于根据所述数字输出，为所述反馈DAC提供输入，其中，所述测量选择模块，用于确定被单独选择的源单元，向所述被单独选择的源单元提供所述数字输出中的测量数字，向剩余源单元提供所述数字输出中的剩余数字，所述测量数字为可翻转数字，所述剩余数字为不翻转数字；所述反馈DAC，根据所述测量选择模块提供的输入，向所述ADC提供所述模拟输出；所述测量模块，用于根据所述数字输出，测量所述数字输出的幅值。上述DAC误差测量装置中，数字输出中的一路翻转数字为测量数字，剩余数字为不翻转数字，在此基础上，测量选择单元可以单独选择出一个源单元接收测量数字，将剩余数字提供给剩余源单元，可以达到被单独选择的源单元在匹配误差测量时不会引入其他源单元的匹配误差，再加上测量输入中的直流信号为恒定逻辑电平，使得所有的源单元的匹配误差都是在同一偏置条件下测量的，从而有利于提升匹配误差的测量精度。
在一种可能的设计中，所述ADC包括环路滤波器和量化器，所述环路滤波器的输出与所述量化器的输入耦合；所述环路滤波器为所述量化器提供低增益输入，所述量化器将所述低增益输入转化为P路数字作为所述数字输出，其中，所述P路数字中仅一路数字为翻转数字，所述翻转数字在0和1之间翻转，所述翻转数字作为所述测量数字。通过配置环路滤波器为所述量化器提供低增益输入，使得量化器输出的数字输出中的一路翻转数字为测量数字，剩余数字为不翻转数字，在此基础上，测量选择单元可以单独选择出一个源单元接收测量数字，将剩余数字提供给剩余源单元，可以达到被单独选择的源单元在匹配误差测量时不会引入其他源单元的匹配误差。
在一种可能的设计中，本申请提供的DAC误差测量装置还包括控制模块；所述控制模块，还用于向所述ADC提供切换使能信号，所述切换使能信号用于控制所述环路滤波器为所述量化器提供低增益输入；所述ADC，还用于根据所述控制模块提供的所述切换使能信号，切换所述环路滤波器的上电阶数和/或元件系数，以使所述环路滤波器为所述量化器提供低增益输入。基于环路滤波器可重构，当环路滤波器因上电阶数或者元件系数的调整使得环路滤波器处于模式2时，为量化器提供的输入低环路增益，可以实现量化器的数字输出中的一路翻转数字为测量数字，剩余数字都为不翻转数字，在此基础上，测量选择单元可以单独选择出一个源单元接收测量数字，将剩余数字提供给剩余源单元，可以达到被单独选择的源单元在匹配误差测量时不会引入其他源单元的匹配误差，再加上测量输入中的直流信号为恒定逻辑电平，使得所有的源单元的匹配误差都是在同一偏置条件下测量的，从而有利于提升匹配误差的测量精度。
在一种可能的设计中，所述量化器的位数为n，所述数字输出为温度计码，所述P路数字包括2n路数字；或者，所述数字输出为二进制码，所述P路数字包括n路数字。本申请提供的DAC误差测量装置不仅适用于基于温度计码的信号转换，还适用于二进制码的信号转换。
在一种可能的设计中，所述反馈DAC包括P个源单元；所述控制模块，为所述测量选择模块提供测量选择信号，所述测量选择信号指示所述被单独选择的源单元；所述测量选择模块，具体用于根据所述测量选择信号，将所述P路数字与所述P个源单元的导通电连接关系整体错位调整，以将所述测量数字提供给所述被单独选择的源单元，按照错位后的导通电连接关系，将剩余的P-1路数字提供给除所述被单独选择的源单元之外的P-1个源单元。通过控制模块向测量选择模块发送测量选择信号(如SEL＝1，…,SEL＝P)，可以控制测量选择模块每接收一次测量选择信号，就从这P个源单元中将其中一个源单元单独选择出来接收测量数字，直到每个源单元都被选择一次。这种选择测量哪个源单元的方法相对于现有技术可简化电路设计，并具有易实现性。
在一种可能的设计中，所述控制模块，用于为所述测量选择模块先后提供P个所述测量选择信号，所述P个测量选择信号指示的所述被单独选择的源单元互不相同；所述测量选择模块，具体用于接收所述控制模块先后提供的所述P个测量选择信号，每接收一个所述测量选择信号，将所述P路数字与所述P个源单元的导通电连接关系再整体错位调整一次，直至所述P个源单元都被测量。在P次测量过程中，控制模块为测量选择模块先后提供P个测量选择信号，并且P个测量选择信号指示的被单独选择的源单元互不相同，使得测量选择模块，每接收一个测量选择信号，就将P路数字与P个源单元的导通电连接关系再整体错位调整一次，直至P个源单元都被单独选择接收测量数字。
在一种可能的设计中，本申请提供的DAC误差测量装置还包括数字滤波电路，所述量化器的输出与所述数字滤波电路的输入耦合，所述数字滤波电路的输出与所述测量电路的输入耦合；所述数字滤波电路，具体用于将所述数字输出的高频部分滤除，为所述测量模块提供被滤除高频部分之后的所述数字输出；所述测量模块，具体用于测量被滤除高频部分之后的所述数字输出的幅值。数字滤波电路将数字输出的高频信号滤除之后，可以排除干扰信号对误差测量的影响，有利于提升误差测量精度。
在一种可能的设计中，本申请提供的DAC误差测量装置还包括误差计算模块，所述误差计算模块与所述测量模块连接；所述误差计算模块，用于从所述测量模块获取所述P个源单元分别被测量时所述测量模块测量的所述幅值；根据获取的所述幅值，确定所述P个源单元的幅值均值；根据所述幅值均值，确定所述P个源单元中每个所述源单元的匹配误差。基于前述实施例，有利于简化误差计算的算法，采用此种算法，可以针对P个源单元的数字输出，有利于精确测量出每个源单元的匹配误差。
在一种可能的设计中，还包括第一信号源和第二信号源，所述第一信号源和所述第二信号源复用所述源单元的电路结构得到，所述第一信号源在所述P个源单元的测量时间内提供所述方波信号，所述第二信号源在所述P个源单元的测量时间内提供所述直流信号。复用电流源单元的电路结构，可以降低偏置信号源(提供直流信号的信号源)和激励信号源(提供方波信号的信号源)的电路成本低，并且与反馈DAC的源单元具有较好的匹配，有利于避免误差测量结果中引入激励信号源和偏置信号源的匹配误差。
在一种可能的设计中，所述控制模块，用于在所述P个源单元都被测量之前，将所述 ADC的模拟输入接地，将所述误差计算模块，所述测量模块，所述第一信号源和所述第二信号源上电。用于将DAC测量装置由信号处理模式(模式1)切换为误差测量模式(模式 2)。
在一种可能的设计中，所述控制模块，用于在所述P个源单元都被测量之后，向所述测量选择模块提供切换使能信号，所述切换使能信号用于切换所述m阶中的上电阶数和/或切换所述m阶的元件系数，使所述环路滤波器为所述量化器提供高增益输入。用于将 DAC测量装置的环路滤波器由误差测量模式(模式2)切换为信号处理模式(模式1)。
在一种可能的设计中，所述控制模块，还用于在所述P个源单元都被测量之后，将所述第一信号源、所述第二信号源和所述测量模块接地。用于将DAC测量装置的环路滤波器由误差测量模式(模式2)切换为信号处理模式(模式1)。
在一种可能的设计中，所述测量模块为固定频点的离散傅里叶变换电路。固定频点的离散傅里叶变换电路，可以进行数字定点测量，测出来被选择测量的源单元的模拟输出被转换成数字之后的一路数字的数字幅值，有利于简化误差计算的算法。
第二方面，本申请提供一种DAC误差测量方法，应用于第一方面所述的DAC误差测量装置，该方法包括：ADC根据测量输入，生成数字输出，将所述数字输出提供给测量选择模块和测量模块；其中，所述测量输入包括固定频率的方波信号、固定逻辑电平的直流信号和所述ADC的反馈DAC的模拟输出；所述测量选择模块根据所述数字输出，为所述反馈DAC提供输入；其中，确定被单独选择的源单元，向所述被单独选择的源单元提供所述数字输出中的测量数字，向剩余源单元提供所述数字输出中的剩余数字，所述测量数字为可翻转数字，所述剩余数字为不翻转数字；所述反馈DAC根据所述测量选择模块提供的输入，为所述ADC提供所述模拟输出；所述测量模块根据所述数字输出，测量出所述数字输出的幅值。上述DAC误差测量方法中，由于量化器的数字输出中的一路翻转数字为测量数字，剩余数字为不翻转数字，在此基础上，测量选择单元可以单独选择出一个源单元接收测量数字，将剩余数字提供给剩余源单元，可以达到被单独选择的源单元在匹配误差测量时不会引入其他源单元的匹配误差，再加上测量输入中的直流信号为恒定逻辑电平，使得所有的源单元的匹配误差都是在同一偏置条件下测量的，从而有利于提升匹配误差的测量精度。
在一种可能的设计中，所述ADC包括m阶的环路滤波器和n位的量化器，所述环路滤波器的输出与所述量化器的输入耦合，基于此，所述ADC根据测量输入，生成数字输出，包括：所述环路滤波器为所述量化器提供低增益输入，所述量化器将所述低增益输入转化为P路数字作为所述数字输出，其中，所述P路数字中仅一路数字为翻转数字，所述翻转数字在0和1之间翻转，所述翻转数字作为所述测量数字。通过令环路滤波器为所述量化器提供低增益输入，使得量化器输出的数字输出中的一路翻转数字为测量数字，剩余数字为不翻转数字，在此基础上，测量选择单元可以单独选择出一个源单元接收测量数字，将剩余数字提供给剩余源单元，可以达到被单独选择的源单元在匹配误差测量时不会引入其他源单元的匹配误差。
在一种可能的设计中，所述ADC根据测量输入，生成数字输出，包括：所述ADC接收控制模块发送的切换使能信号，根据所述切换使能信号，切换所述环路滤波器的上电阶数和/或元件系数，以使所述环路滤波器为所述量化器提供低增益输入，以使所述量化器将所述低增益输入转化为P路数字作为所述数字输出。基于控制模块发送的切换使能信号，可通过调整环路滤波器的上电阶数或者元件系数，将环路滤波器切换到误差测量模式(模式2)，从而可以为量化器提供的输入低环路增益，可以实现量化器的数字输出中的一路翻转数字为测量数字，剩余数字都为不翻转数字，在此基础上，测量选择单元可以单独选择出一个源单元接收测量数字，将剩余数字提供给剩余源单元，可以达到被单独选择的源单元在匹配误差测量时不会引入其他源单元的匹配误差，再加上测量输入中的直流信号为恒定逻辑电平，使得所有的源单元的匹配误差都是在同一偏置条件下测量的，从而有利于提升匹配误差的测量精度。
在一种可能的设计中，所述反馈DAC包括P个源单元，基于此，所述测量选择模块根据所述数字输出，为所述反馈DAC提供输入，包括：所述测量选择模块接收所述控制模块发送的测量选择信号，所述测量选择信号指示被单独选择的源单元；所述测量选择模块根据所述测量选择信号，将所述P路数字与所述P个源单元的导通电连接关系整体错位调整，以将所述测量数字提供给所述被单独选择的源单元，并按照错位后的耦合关系，将剩余的P-1路数字提供给除所述被单独选择的源单元之外的P-1个源单元。通过接收控制模块发送的测量选择信号(如SEL＝1，…,SEL＝P)，测量选择模块可以每接收一次测量选择信号，就从这P个源单元中将其中一个源单元单独选择出来接收测量数字，直到每个源单元都被选择一次。这种选择测量哪个源单元的方法相对于现有技术可简化电路设计，并具有易实现性。
在一种可能的设计中，所述测量选择模块根据所述数字输出，为所述反馈DAC提供输入，包括：所述测量选择模块先后接收所述控制模块提供的P个测量选择信号，所述P 个测量选择信号先后指示的所述被单独选择的源单元互不相同，所述测量选择模块每接收一个所述测量选择信号，将所述P路数字与所述P个源单元的导通电连接关系再整体错位调整一次，直至所述P个源单元轮流被选择接收所述测量数字。在P次测量过程中，控制模块为测量选择模块先后提供P个测量选择信号，并且P个测量选择信号指示的被单独选择的源单元互不相同，这使得测量选择模块，每接收一个测量选择信号，就将P路数字与 P个源单元的导通电连接关系再整体错位调整一次，直至P个源单元都被单独选择接收测量数字。
在一种可能的设计中，所述测量模块根据所述数字输出，测量出所述数字输出的幅值，包括：所述测量电路接收被滤除高频部分之后的所述数字输出，测量被滤除高频部分之后的所述数字输出的幅值；其中，所述量化器的输出与所述数字滤波电路的输入耦合，所述数字滤波电路的输出与所述测量电路的输入耦合，所述数字滤波电路为所述测量电路提供被滤除高频部分之后的所述数字输出。数字滤波电路将数字输出的高频信号滤除之后，可以排除干扰信号对误差测量的影响，有利于提升误差测量精度。
在一种可能的设计中，所述方法还包括：误差计算模块从所述测量模块获取所述P个源单元分别被测量时所述测量模块测量的所述幅值；所述误差计算模块根据获取的所述幅值，确定所述P个源单元的幅值均值；所述误差计算模块根据所述幅值均值，确定所述P个源单元中每个所述源单元的匹配误差。
第三方面，本申请提供一种装置，用于执行上述实施例中控制模块所执行的动作，该装置可以设置在第一方面所述的DAC误差测量装置中，也可以设置在第一方面所述的DAC误差测量装置之外。
该装置包括至少一个处理器，通信总线，存储器以及至少一个通信接口。其中，所述存储器用于存储执行本申请方案相关的应用程序代码，并由处理器来控制执行。所述处理器用于执行所述存储器中存储的应用程序代码。这里的处理器可以指一个或多个设备、电路、和/或用于处理数据(例如计算机程序指令)的处理核。作为一种可选的实施例，处理器可以包括一个或多个CPU。
在一种可能的设计中，处理器，用于向上述第一方面或第二方面中的环路滤波器发送切换使能信号，以将环路滤波器的工作模式由模式1切换为模式2。其中，切换使能信号用于切换所述环路滤波器的上电阶数和/或元件系数，其作用是，使所述环路滤波器在模式2为所述量化器提供低增益输入，量化器在模式2将所述低增益输入转化为P路数字作为所述数字输出，以实现所述P路数字中仅一路数字为翻转数字，所述翻转数字在0和1之间翻转，所述翻转数字作为所述测量数字。
在一种可能的设计中，处理器，还用于在上述第一方面或第二方面中P个源单元的测量过程中，向测量选择模块发送测量选择信号，所述测量选择信号指示被单独选择的源单元。其作用是，在上述第一方面或第二方面中的所述测量选择模块在接收所述控制模块发送的测量选择信号之后，可根据所述测量选择信号的指示，将所述P路数字与所述P个源单元的导通电连接关系整体错位调整，以将所述测量数字提供给所述被单独选择的源单元，并按照错位后的耦合关系，将剩余的P-1路数字提供给除所述被单独选择的源单元之外的 P-1个源单元。
在一种可能的设计中，处理器，用于在上述第一方面或第二方面中P个源单元的测量过程中，向测量选择模块先后发送P个测量选择信号，所述P个测量选择信号先后指示的所述被单独选择的源单元互不相同。其作用是，令所述测量选择模块先后接收P个测量选择信号，测量选择模块每接收一个所述测量选择信号，将所述P路数字与所述P个源单元的导通电连接关系再整体错位调整一次，直至所述P个源单元都被测量。
在一种可能的设计中，该处理器可以执行第一方面或第二方面中的误差计算模块所执行的计算功能。
具体来说，处理器，还用于从所述测量模块获取所述P个源单元分别被测量时所述测量模块测量的所述幅值；根据获取的所述幅值，确定所述P个源单元的幅值均值；根据所述幅值均值，确定所述P个源单元中每个所述源单元的匹配误差。可实现第一方面或者第二方面的控制模块执行第一方面或第二方面中的误差计算模块所执行的计算功能，有利于简化电路。
在一种可能的设计中，处理器，用于在向所述环路滤波器发送切换使能信号之前，将上述第一方面的DAC误差测量装置的工作模式由模式1切换为模式2。
具体而言，所述处理器，还用于在向所述环路滤波器发送切换使能信号之前，将测量模块、测量选择模块、第一信号源和第二信号源上电，所述第一信号源为所述环路滤波器提供固定频率的方波信号，所述第二信号源为所述环路滤波器提供固定逻辑电平的直流信号，将ADC的模拟输入U接地，其作用是，使得ADC的输入端所提供的测量输入包括第一信号源提供的固定频率的方波信号和第二信号源提供的固定逻辑电平的直流信号和反馈DAC的模拟输出。
在一种可能的设计中，本申请实施例可以根据上述示例对本申请上述第一方面或第二方面的控制模块，或第三方面的装置进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
第四方面，本申请在针对上述第一方面或第二方面的控制模块，或第三方面的装置的各个功能，划分各个功能模块的情况下，提供一种装置，包括处理单元和收发单元。所述收发单元用于所述处理单元收发信号。
在一个简单的实施例中，本领域的技术人员可以想到处理单元可以通过处理器实现，收发单元可以通过收发器实现，具体地，处理单元执行的方法，可以通过由处理器来调用存储器中存储的应用程序代码来执行，本申请实施例对此不作任何限制。
第五方面，本申请实施例提供还一种通信装置，所述通信装置包括处理器和存储器。所述存储器中存储有计算机程序，所述处理器读取并执行所述存储器中存储的计算机程序时，使得所述通信装置实现本申请上述第一方面或第二方面的控制模块，或第三方面的装置所执行的方法。
第六方面，本申请实施例还提供一种芯片，所述芯片与存储器相连，所述存储器中存储有计算机程序，所述芯片用于读取并执行所述存储器中存储的计算机程序，以实现本申请上述第一方面或第二方面的控制模块，以及第三方面的装置所执行的方法。
第七方面，本申请实施例还提供了一种计算机存储介质，储存程序代码，存储的程序代码在被处理器执行时用于实现本申请上述第一方面或第二方面的控制模块，以及第三方面的装置所执行的方法。
第八方面，本申请实施例还提供了计算机程序产品。该计算机程序产品包括计算机软件指令，该计算机软件指令可通过处理器进行加载来实现本申请上述第一方面或第二方面的控制模块，以及第三方面的装置所执行的方法。
附图说明
图1为本申请实施例提供的一种DSM的结构示意图；
图2(a)为本申请实施例提供的一种DAC误差测量装置的结构示意图；
图2(b)为本申请实施例提供的一种DAC误差测量装置的结构示意图；
图3为本申请实施例提供的一种反馈DAC的结构示意图；
图4(a)为本申请实施例一提供的一种DAC误差测量装置在模式1的结构示意图；
图4(b)为本申请实施例一提供的一种DAC误差测量装置在模式2的结构示意图；
图5(a)为本申请实施例一提供的一种DAC误差测量装置在模式1时的Dout时域输出波形示意图；
图5(b)为本申请实施例一提供的一种DAC误差测量装置在模式2时的Dout时域输出波形示意图；
图6为本申请实施例一提供的DAC误差校正前后的THD仿真结果对比示意图；
图7(a)为本申请实施例二提供的一种DAC误差测量装置在模式1的结构示意图；
图7(b)为本申请实施例二提供的一种DAC误差测量装置在模式2的结构示意图；
图8(a)和图8(b)为本申请实施例二提供的一种DAC误差测量装置在模式1时的Dout时域输出波形示意图；
图9(a)和图9(b)为本申请实施例二提供的一种DAC误差测量装置在模式2时的Dout时域输出波形示意图；
图10(a)为本申请实施例提供的一种在SEL＝1时量化器输出的P路数字与P个源单元的导通电连接关系；
图10(b)为本申请实施例提供的一种在SEL＝2时量化器输出的P路数字与P个源单元的导通电连接关系；
图10(c)为本申请实施例提供的一种在SEL＝3时量化器输出的P路数字与P个源单元的导通电连接关系；
图10(d)为本申请实施例提供的一种在SEL＝16时量化器输出的P路数字与P个源单元的导通电连接关系；
图11为本申请实施例提供的一种DAC误差测量方法的方法流程示意图；
图12为本申请实施例提供的一种装置的结构示意图；
图13为本申请实施例提供的另一种装置的结构示意图。
具体实施方式
下面将结合附图对本申请作进一步地详细描述。
图1示例性的示意了本申请适用的一种DSM调制器结构的ADC的电路结构，DSM 由环路滤波器(Loop Filter)、量化器(Quantizer)和反馈数模转换器(反馈DAC)组成，其中，环路滤波器的输出作为量化器的输入，量化器的输出作为反馈DAC的输入，反馈 DAC的输出与模拟输入信号汇合后作为环路滤波器的输入。
ADC将模拟输入信号变换为数字信号，具体而言，将连续时间和连续振幅的模拟输入信号，经过采样、量化和编码转换成离散时间和离散振幅的数字信号。其中，环路滤波器对模拟输入信号采样，从模拟输入信号中切出连续的模拟信号振幅值，量化器对连续的模拟信号振幅值进行量化，从而在离散周期内切出近似于离散的振幅值，将离散振幅用"0"和"1"这两个值表示就可以变换成数字信号。可将ADC转换成的数字信号Dout称为数字输出Dout，数字输出Dout包括数字值序列，数字值序列可以是温度计码，也可以是二进制码，数字序列值的位数叫做分辨率，最高位叫做MSB(Most Significant Bit)，最低位叫做 LSB(Least Significant Bit)，可识别的模拟信号最小振幅是1LSB。
本申请中的反馈DAC是ADC反馈路径中的DAC，尤其是最外环的反馈DAC1，反馈 DAC的输入是ADC的数字输出，反馈DAC的输出反馈给ADC的输入，本申请中反馈 DAC的输出称为模拟输出，模拟输出再次经过环路滤波器和量化器后，可将量化噪声整形到高频，以满足ADC的信号转换精度。
对于反馈DAC，其包括多个源单元构成的源单元阵列，例如，反馈DAC采用电流舵结构(“Current Steering”)，源单元也称单位电流，或电流源单元(简称“Icell”)，或者源单元不仅包括电流源单元，也可以包括与电流源单元相关的其他外围元件。每个源单元都能将导入的数字变换成电流或者电压输出，这些源单元提供的电流或电压作为模拟信号反馈到ADC的输入端。虽然通过反馈DAC可以将量化器的量化噪声进行整形，但是ADC 并不能对反馈DAC引入的误差进行校正，反馈DAC引入的误差主要体现在线性度上，这是因为反馈DAC的内部元件之间的不匹配越大，其非线性度越明显。反馈DAC的匹配误差主要由这些源单元之间的不匹配造成的，匹配误差越大，总谐波失真THD越小，ADC 的线性性能越差。
为了解决反馈DAC引入的匹配误差会降低ADC的信号转换精度的问题，需要对反馈DAC的引入的匹配误差进行测量和校正。本申请中的反馈DAC的误差测量装置，是在 ADC原有电路结构的基础上，通过增加其他元器件得到。
需要说明的是，在本申请的描述中的多个”是指两个或两个以上，鉴于此，本发明实施例中也可以将“多个”理解为“至少两个”。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，字符“/”，如无特殊说明，一般表示前后关联对象是一种“或”的关系。另外，需要理解的是，在本申请的描述中，“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。
本发明的发明人发现，现有技术中反馈DAC的匹配误差测量电路中，存在以下缺陷：第一、当一个源单元接收翻转数字时，其他的源单元也会接收翻转数字，这导致某一个源单元的匹配误差测量结果中同时会引入其他源单元的匹配误差，导致测量误差较大。第二，不同源单元在测量时，每个源单元的模拟输出被提供不同幅值的直流信号，使得量化器的数字输出的时域输出波形具有不同的偏置，每个源单元的测量结果都是在不同的偏置条件下进行的，因此不同偏置会引入测量误差，这两方面原因使得现有的DAC误差测量电路的测量精度不高。
为了提升被测量源单元的匹配误差测量精度，期望某一个源单元的误差测量结果中不引入其他源单元的匹配误差，发明人发现如果数字输出Dout所输出的多路数字(不妨设为P路数字)中，能够有唯一的一路数字的状态区别于其他P-1路数字的状态，比如只有一路数字可以在0和1之间翻转，其他P-1路数字处于稳态，不发生翻转，这样，在测量某一个源单元时，控制这个源单元接收的数字是可翻转数字，其他源单元接收的数字是不翻转数字，进而达到某一个源单元的误差测量结果中不引入其他源单元的匹配误差的目的。
发明人还发现，这P路数字中的数字值0和1的变化状态，与数字输出Dout在无穷远处的环路增益有关。环路增益值越大，量化器的翻转码值的个数会越多，对应的这P路数字中的数字值0和1的变化状态越多，状态的变化由0和1的翻转产生，因此，这P路数字中发生翻转的机会越多。如图5(a)，当环路增益使得量化器的翻转码值的个数为4 时，存在至少4种不同的状态来回切换，这样必然有至少2路数字有机会发生翻转，假如有2路数字在发生翻转，则这2路数字可以作为2路测量数字，这2路测量数字提供给2 个源单元，被测量源单元被提供其中一路测量数字时，还有一个源单元也被提供一路测量数字，被测量源单元的误差测量被引入了这一个源单元的匹配误差。
为了使P路数字中有唯一的一路数字的状态区别于其他P-1路数字的状态，本申请通过改变Dout的带外增益，来将量化器的翻转码值的个数调整为2，这样，P路数字中的数字值0和1的变化状态有两种，对应的只有一路数字有机会发生状态变化，状态的变化由 0和1的翻转产生，即只有一路数字发生翻转，其他路数字不翻转，通过将这一路翻转数字作为测量数字提供给被测量的源单元，就可以避免被测量源单元的误差测量结果中引入了其他源单元的匹配误差，进而提升每个源单元被测量时的匹配误差测量精度。
为了达到上述发明目的，本申请的核心发明点为：在具体实现中，除了将方波信号作为测量输入，还将固定逻辑电平的直流信号作为测量输入，以使Dout的带外增益发生偏置，同时控制环路滤波器向量化器提供低增益输入，以使Dout的带外增益的翻转码值的个数减小，即将量化器的翻转码值的个数减小。
基于上述发明构思，下面结合具体实施例对本申请提升被测量源单元的匹配误差测量精度的具体实现给予说明。
如图2(a)所示，本申请提供的一种DAC误差测量装置，可应用于DSM中，包括 ADC、测量模块和测量选择模块，ADC包括环路滤波器、量化器和反馈DAC，其中，环路滤波器、量化器、测量选择模块和反馈DAC的连接关系满足以下信号流动关系：环路滤波器的输出作为量化器的输入，量化器的输出作为测量选择模块的输入，测量选择模块的输出作为反馈DAC的输入，反馈DAC的输出、方波信号和直流信号共同作为环路滤波器的测量输入。其中，量化器的输出，同时还作为测量模块的输入，测量模块接收量化器的数字输出，测量数字输出的幅值。其中，图2(a)中的虚线框内的模块属于可选模块。
对于测量输入，方波信号为固定频率的方波信号，直流信号为固定逻辑电平的直流信号。
对于环路滤波器和量化器，其作用是对ADC的测量输入进行数字化，生成数字输出Dout，数字输出Dout作为测量选择模块的输入。
对于测量选择模块，用于根据量化器的数字输出Dout，为反馈DAC提供输入。具体来说，所述测量选择模块，用于确定被单独选择的源单元，向所述被单独选择的源单元提供所述数字输出中的测量数字，向剩余源单元提供所述数字输出中的剩余数字，所述测量数字为可翻转数字，所述剩余数字为不翻转数字。其中，被单独选择的源单元为一个。
对于反馈DAC，根据测量选择模块提供的输入，向ADC提供模拟输出。
对于测量模块，用于根据数字输出Dout，测量数字输出Dout的幅值。
上述DAC误差测量装置中，数字输出中的一路翻转数字为测量数字，剩余数字为不翻转数字，在此基础上，测量选择单元可以单独选择出一个源单元接收测量数字，将剩余数字提供给剩余源单元，可以达到被单独选择的源单元在匹配误差测量时不会引入其他源单元的匹配误差，再加上测量输入中的直流信号为恒定逻辑电平，使得所有的源单元的匹配误差都是在同一偏置条件下测量的，从而有利于提升匹配误差的测量精度。
需要说明的是，选择固定频率的方波信号作为激励信号，主要用于使量化器的数字输出提供测量数字，以便利用测量数字测量反馈DAC中的每个源单元的匹配误差。
在具体实现中，方波信号的频率可由采样时钟分频得到，方波信号的幅值选择的比较小，以便将量化器的数字输出Dout中可识别的数字状态的数量控制在一定范围内。
需要说明的是，选择恒定逻辑电平的直流信号作为测量输入，有两个作用，一个作用是可以改变量化器的数字输出Dout的带外增益的偏置值，有利于将量化器的翻转码值的个数调整为2。另一个作用是，使得所有的源单元的匹配误差都是在同一偏置条件下测量的，相对于现有技术，所有源单元提供的模拟输出相当于是在同一个比较器中进行量化，有利于提升误差测量的精度。
需要说明的是，对于环路滤波器，为了提升反馈DAC中的源单元的匹配误差的测量精度，环路滤波器为可重构的环路滤波器，主要体现在环路滤波器向量化器提供的输入的带外增益可调整。其作用是，通过调整环路滤波器向量化器提供的输入的带外增益，达到将量化器的翻转码值的个数减小的目的。
在一种可能的设计中，当环路滤波器为量化器提供低增益输入时，由于环路滤波器的输出与量化器的输入耦合，量化器可以将低增益输入转化为P路数字作为数字输出Dout，其中，P路数字中仅一路数字为翻转数字，翻转数字在0和1之间翻转。将这一路翻转数字称作测量数字，测量数字用于提供给被测量的源单元，其余P-1路数字不翻转，用于提供给其他的源单元。
具体而言，根据发明人的发明构思，在直流信号将Dout的带外增益的偏置值改变的同时，调整环路滤波器的元件参数来实现环路滤波器向量化器提供低增益的输入，达到将量化器的翻转码值的个数调整为2，使得量化器的数字输出Dout中只有一路数字可翻转，其余数字不翻转。
当环路滤波器为量化器提供低增益输入时，数字输出Dout提供一路翻转数字，P-1路不翻转数字，通过将这一路翻转数字作为测量数字提供给被测量的源单元，就可以避免被测量源单元的误差测量结果中引入了其他源单元的匹配误差，进而提升每个源单元被测量时的匹配误差测量精度。
通过配置环路滤波器为可重构的环路滤波器，可进一步在进行DAC误差测量时，将环路滤波器重构，使其向所述量化器提供低增益输入，使得量化器输出的数字输出中的一路翻转数字为测量数字，剩余数字为不翻转数字，在此基础上，测量选择单元可以单独选择出一个源单元接收测量数字，将剩余数字提供给剩余源单元，可以达到被单独选择的源单元在匹配误差测量时不会引入其他源单元的匹配误差。
在一种可能的设计中，通过控制模块的控制，来实现环路滤波器为量化器提供低增益输入。
具体而言，上述装置还包括控制模块，控制模块与环路滤波器电连接，控制模块用于向环路滤波器提供切换使能信号，切换使能信号用于控制环路滤波器为量化器提供低增益输入。
需要说明的是，基于环路滤波器的可重构特性，在ADC工作过程中，环路滤波器工作在模式1，此时，环路滤波器为量化器提供高增益输入，量化器的数字输出Dout的带外增益Hinf相对较高。在反馈DAC的测量过程中，该环路滤波器工作在模式2，此时，环路滤波器为量化器提供低增益输入，量化器的数字输出Dout的Hinf相对较低。切换使能信号的作用可以理解成控制环路滤波器的工作模式的切换，在反馈DAC的匹配误差测量开始之前，控制模块向环路滤波器发送切换使能信号，将环路滤波器的工作模式切换到模式2，使得环路滤波器在所有源单元的匹配误差的测量过程中的环路增益较低。在反馈DAC的匹配误差测量之后，控制模块向环路滤波器发送切换使能信号，将环路滤波器的工作模式切换到模式1，此时，环路滤波器的环路增益较高。
可选的，环路滤波器根据控制模块发送的切换使能信号，调整环路滤波器的上电阶数，以使环路滤波器为量化器提供低增益输入。
需要说明的是，调整环路滤波器的上电阶数，可以理解成切换环路滤波器的上电阶数。假如环路滤波器的阶数为m阶，当环路滤波器切换为模式1时，环路滤波器的m阶都上电，当环路滤波器切换为模式2时，环路滤波器的m阶中的一部分上电，一部分不上电，因此，调整上电阶数是指环路滤波器的部分阶的上电状态的切换。
可选的，环路滤波器根据控制模块发送的切换使能信号，调整环路滤波器的元件系数，以使环路滤波器为量化器提供低增益输入。环路滤波器的元件系数可调，可通过一些元件的上电状态的切换来实现。
其中，环路滤波器的元件系数可以包括某一阶或某些阶环路滤波电路的前馈电阻、前馈电容、输入电阻、求和电容和求和电阻中的一个或多个的任意组合。
需要说明的是，以第一阶环路滤波电路的前馈电阻的阻值为例，可将第一阶滤波器的前馈电阻配置为多个电阻元件耦合连接而成，当环路滤波器切换为模式1时，这多个电阻元件在模式1时的上电状态，与在模式2时的上电状态不同。
可选的，环路滤波器根据控制模块发送的切换使能信号，同时调整环路滤波器的上电阶数和元件系数，以使环路滤波器为量化器提供低增益输入。
基于环路滤波器可重构，当环路滤波器因上电阶数或者元件系数的调整使得环路滤波器处于模式2时，为量化器提供的输入低环路增益，可以实现量化器的数字输出中的一路翻转数字为测量数字，剩余数字都为不翻转数字，在此基础上，测量选择单元可以单独选择出一个源单元接收测量数字，将剩余数字提供给剩余源单元，可以达到被单独选择的源单元在匹配误差测量时不会引入其他源单元的匹配误差，再加上测量输入中的直流信号为恒定逻辑电平，使得所有的源单元的匹配误差都是在同一偏置条件下测量的，从而有利于提升匹配误差的测量精度。
对于量化器的数字输出Dout，其可以是二进制码，也可以是温度计码。假如，量化器的位数为n，若数字输出Dout为温度计码，则P路数字具体包括2n路数字。若数字输出Dout为二进制码，则P路数字具体包括n路数字。本申请提供的DAC误差测量装置不仅适用于基于温度计码的信号转换，还适用于二进制码的信号转换。
需要说明的是，对于测量选择模块，由于反馈DAC包括P个源单元，测量选择模块接收P路数字之后，将P路数字提供给这P个源单元，使每一个源单元都接收一路数字，其中P为大于1的正整数，P的取值根据DAC的实际电路确定。
可选的，可通过控制模块，控制测量选择模块选择被单独选择的源单元。
具体而言，控制模块为测量选择模块提供测量选择信号，测量选择信号指示被单独选择的源单元。测量选择模块，根据接收的测量选择信号，将P路数字与P个源单元的导通电连接关系整体错位调整，以将测量数字提供给被单独选择的源单元，按照错位后的导通电连接关系，将剩余的P-1路数字提供给除被单独选择的源单元之外的P-1个源单元。
基于量化器的数字输出Dout包括一路作为测量数字的翻转数字和P-1路不翻转数字，可以实现测量选择模块将一路测量数字提供给一个源单元。通过控制模块向测量选择模块发送测量选择信号(如SEL＝1，…,SEL＝P)，可以控制测量选择模块每接收一次测量选择信号，就从这P个源单元中将其中一个源单元单独选择出来接收测量数字，直到每个源单元都被选择一次。这种选择测量哪个源单元的方法相对于现有技术可简化电路设计，并具有易实现性。
具体的，在每一次测量中，每个源单元都接收一路数字，但是只有一个源单元被单独选择出来接收一路测量数字，(一路翻转数字)，其余的源单元接收的数字都是不翻转数字。
在P次测量过程中，控制模块为测量选择模块先后提供P个测量选择信号，P个测量选择信号指示的被单独选择的源单元互不相同。测量选择模块，接收控制模块先后提供的P个测量选择信号，每接收一个测量选择信号，将P路数字与P个源单元的导通电连接关系再整体错位调整一次，直至P个源单元都被测量。
在P次测量过程中，控制模块为测量选择模块先后提供P个测量选择信号，并且P个测量选择信号指示的被单独选择的源单元互不相同，使得测量选择模块，每接收一个测量选择信号，就将P路数字与P个源单元的导通电连接关系再整体错位调整一次，直至P个源单元都被单独选择接收测量数字。
需要说明的是，对于反馈DAC，在每一次测量中，反馈DAC根据P个源单元的提供的电流或电压，向环路滤波器提供模拟输出，本申请中的反馈DAC，可以是电流舵结构，也可以是其他结构。
可选的，上述装置还包括数字滤波电路，量化器的输出与数字滤波电路的输入耦合，数字滤波电路的输出与测量电路的输入耦合；数字滤波电路，用于将数字输出的高频部分滤除，为测量模块提供被滤除高频部分之后的数字输出；测量模块，具体用于测量被滤除高频部分之后的数字输出的幅值。数字滤波电路将数字输出的高频信号滤除之后，可以排除干扰信号对误差测量的影响，提升误差测量精度。
可选的，对于测量模块，可以为固定频点的离散傅里叶变换电路，其作用是可以数字定点测量，可以测出被选择测量的源单元的模拟输出被转换成数字之后的一路数字的数字幅值。本申请中的测量模块可以用来测量DAC的台阶高度，如果是电流舵结构，则测量的是源单元Icell的幅度值，如果是其他结构，则测量值可以替换成其他物理量的幅度值。
可选的，上述装置还包括误差计算模块，误差计算模块与测量模块连接；误差计算模块，用于从测量模块获取P个源单元分别被测量时测量模块测量的幅值；根据获取的幅值，确定P个源单元的幅值均值；根据幅值均值，确定P个源单元中每个源单元的匹配误差。基于前述实施例中，通过环路滤波器的环路增益可调整，以及上测量输入中的直流信号为恒定逻辑电平，使得数字输出中的一路翻转数字为测量数字，剩余数字为不翻转数字，可以达到被单独选择的源单元在匹配误差测量时不会引入其他源单元的匹配误差，所有的源单元的匹配误差都是在同一偏置条件下测量，规避了两种可能引入的误差的前提下，有利于简化本申请的误差计算的算法，本申请所采用的此种算法简单但可靠，可以针对P个源单元的数字输出，精确测量出每个源单元的匹配误差。
可选的，上述装置还包括第一信号源和第二信号源，第一信号源在P个源单元的测量时间内提供方波信号，第二信号源在P个源单元的测量时间内提供直流信号，第一信号源和第二信号源复用源单元的电路结构得到，其中，复用DAC源单元的电路结构，可以降低偏置信号源(提供直流信号的信号源)和激励信号源(提供方波信号的信号源)的电路成本低，并且与反馈DAC的源单元具有较好的匹配，有利于避免误差测量结果中引入激励信号源和偏置信号源的匹配误差。
可选的，对于控制模块，还用于在DAC的P个源单元开始测量之前，将ADC的模拟输入U接地，模拟输入U是ADC在信号处理模式(模式1)时的输入的模拟信号。
可选的，对于控制模块，还用于在DAC的P个源单元开始测量之前，将测量模块、第一信号源、第二信号源和误差计算模块设置为上电状态。
可选的，控制模块，还用于在DAC的P个源单元测量结束之后，向测量选择模块提供切换使能信号，用来切换环路滤波器的上电阶数和/或切换环路滤波器的元件系数使环路滤波器为量化器提供高增益输入，即将环路滤波器由误差测量模式(模式2)切换为信号处理模式(模式1)。
可选的，在DAC的P个源单元测量结束之后，将方波信号和直流信号设置为不上电状态，同时将测量模块设置为不上电状态。
下面结合具体示例对图2(a)所示的DAC误差测量装置进行详细说明。
图2(b)示意出一种DAC误差测量装置，该装置可以是一种ADC，也可以是一种 DSM，该装置包括：环路滤波器，量化器，多路选择开关MUX，DAC1，数字滤波器Digital Filter，固定频点(数字定点)的傅里叶变换Fixed-DFT电路，环路滤波器的测量输入包括由信号源ITest提供的方波信号，由信号源IDC提供的恒定直流信号，以及DAC1的模拟输出。
其中，环路滤波器为可重构的环路滤波器，环路滤波器的阶数是4阶。量化器的位数是4Bit，以量化器的数字输出为温度计码为例，转换成温度计码是16Bit，数字输出Dout包括16路数字。可重构的环路滤波器的模式切换由切换使能信号EN来控制，当EN将环路滤波器的模式切换为模式2时，环路滤波器提供低增益输入，此时Dout的16路数字中只有一路不翻转数字作为测量数字，其余15路数字为不翻转数字。
其中，DAC1为上述实施例中的反馈DAC，DAC1包括16个源单元，16个源单元与 Dout的16路数字的导通电连接关系由MUX来进行错位切换。
其中，MUX为上述实施例中的测量选择模块，MUX根据测量选择信号SEL来确定单独被选择出来接收测量数字的源单元。MUX每接收一个SEL，就将16个源单元与16路数字的导通电连接关系整体错位一次，错位后的电连接关系可以达到将SEL选择出来的一个源单元与一路翻转数字导通，将剩余的源单元与剩余的15路不翻转数字导通。16个源单元轮流被选择出来单独接收测量数字一共需要进行16次的选择，因此，MUX需要将16 个源单元与16路数字的导通电连接关系整体错位16次，直到16个源单元轮流被选择与一路翻转数字导通。
其中，数字滤波器Digital Filter，对Dout进行降采样和数字滤波，将Dout中的高频部分滤除，输出滤除高频信号之后的数字输出Dfltd。
Fixed-DFT电路，为上述实施例中的测量模块，对数字滤波器Digital Filter的输出结果 Dfltd进行计算，计算出被选择出来单独接收测量数字源单元对应的数字输出的幅度值STEPi， i的取值为1～16。
可选的，为了减小信号源ITest和信号源IDC与16个源单元之间的匹配误差，如图3所示，信号源ITest和信号源IDC的电路通过复用单个源单元的电路得到，信号源ITest和信号源IDC的元件结构可以和16个源单元在同一制程中一起形成，电路实现简单并且有利于节约成本。
具体而言，如图3所示，反馈DAC1包括的16个源单元可参见图3，分别为Icell1～Icell16， Icell1～Icell16虽然下标值不同，但是其电路结构是完全一致的，它们共同组成了DAC1，Itest、 IDC可以用类似Icelli的结构电路实现，并且在版图上与Icelli合并在一起，增强Itest、IDC与 Icelli之间的匹配。DDC控制IDC的大小，在模式2时，将DDC设置为恒定值+1或者-1，DDC设置成+1或者-1均不影响DSM中的ADC。在模式1时，IDC将不工作。Dtest控制Itest，在模式2时，Dtest设置为在±1之间波动的方波信号，该方波信号可由采样时钟分频得到。
下面结合具体示例对反馈DAC的匹配误差测量装置中的可重构的环路滤波器的具体实现进行详细说明。
图4(a)和图4(b)中示意出了可重构环路滤波器分别在模式1和模式2时的第一种示例，该示例是通过调整环路滤波器的上电阶数的方式来降低Hinf。图4(a)和图4(b) 所示的可重构滤波器的电路可以应用在一个连续时间的DSM结构的ADC中，当然也可以应用到DT领域。
图4(a)中示意出了可重构环路滤波器在模式1时的详细电路，环路滤波器的阶数是 4阶，量化器的位数是4Bit(转换成温度计码16Bit)，Hinf可以根据实际应用调节，一般 4～6。图4(a)中，IDC、Itest、Fixed-DFT模块的颜色变灰，其含义为在模式1时，IDC、Itest、Fixed-DFT这些模块处于不工作的状态，但是环路滤波器的4阶滤波电路都处于使能上电的状态。其中，在环路滤波器的4阶滤波电路中，INT1为第一级积分器，INT2为第二级积分器，INT3为第三级积分器，INT4为第四级积分器，b1为第一级积分器的输入系数，c1为第一级积分器的输出系数，c2为第二级积分器的输出系数，c3为第三级积分器的输出系数，c4为第四级积分器的输出系数，a5为ELD补偿系数，f1为第一级前馈系数，f2为第二级前馈系数，f3为第三级前馈系数。
图4(b)中示意出了可重构环路滤波器在模式2时的详细电路，在模式2时，IDC、Itest、 Fixed-DFT这些模块处于上电状态，但是环路滤波器的上电阶数降低至2阶。具体而言，颜色变暗部分处于不上电状态，INT2和INT3不上电，第一级积分器的输出系数c1，第二级积分器的输出系数c2，第三级积分器的输出系数c3和第一级前馈系数f1通过开关从环路中断开。使得在环路滤波器的4阶滤波电路中，只有2阶滤波电路的相关元件处于上电状态。
通过仿真发现，当Hinf值降低到小于2时，Icell的翻转码值不会超过2。
具体而言，图5(a)示意出了模式1(图4(a)所示的详细电路)时对应的Dout的带外增益的仿真结果，从仿真结果可以看出，此时Hinf＝4，Dout输出产生的翻转码值主要包括4个，分别为0.125，0，-0.125，-0.25。使得Dout输出的16路数字的状态有4种，相应的，Dout输出的16路数字中有多路数字在0和1之间发生翻转，这导致每一个源单元在测量时都引入了其他源单元的匹配误差，因此源单元的匹配误差的测量误差较大。
图5(b)示意出了模式2(图4(b)所示的详细电路)时对应的Dout的带外增益的仿真结果，从仿真结果可以看出，此时Hinf＝1.5，Dout输出产生的翻转码值只有2个，分别为0和-0125。因此，Dout输出产生的翻转码值只有2个，使得Dout输出的16路数字的状态有两种，相应的，Dout输出的16路数字中只有一路数字在0和1之间发生翻转，达到每一个源单元在测量时不会引入其他源单元的匹配误差，因此源单元的匹配误差的测量精度提升。
为了验证本申请上述示例一的DAC误差测试方案的可行性，基于本申请上述第一种示例中的环路滤波器的可重构方案进行误差测量之后，根据测量出来的反馈DAC的匹配误差，对反馈DAC进行误差校准，并对校准前后的THD进行仿真。具体而言，本申请随机选取13颗芯片进作为样本进行测试，每个芯片包括本申请实施例中的误差测量装置的相关电路。这13颗芯片在DAC匹配误差校准前的THD在-67dB和-78dB之间浮动，这 13颗芯片在校准前的THD平均值为-73.8dB。然后按照本申请上述第一种示例的误差测量方式得到的DAC匹配误差测量结果对这13颗芯片进行DAC匹配误差校准后，再对13颗芯片的THD进行仿真，得到这13颗芯片在校准后的THD的分布，如图6，这13颗芯片在校准后的THD的分布在-84dB和-92dB之间浮动，这13颗芯片在校准后的THD平均值为-86.52dB，通过对比可以发现，这13颗芯片进行DAC匹配误差校准后的THD平均值相对于校准前提升12dB。由此可见，基于上述第一种环路滤波器可重构方案，对本申请实施例提供的DAC误差测量装置进行误差测量有利于提升ADC的整体线性指标。因此，从这个角度看，本申请提供的DAC误差测量方法对于提升误差测量精度是可行的。
图7(a)和图7(b)示意出了可重构环路滤波器Reconfigurable Loop Filter分别在模式1和模式2时的另一示例，相对于示例一，区别在于该示例是通过调整元件系数的方式来降低Hinf。当DSM工作在模式1，Hinf值较高。当切换至模式2时，对环路滤波器的S-4、 S-3、S-2、S-1、S0系数进行调整，详细调整表见表1。通过调整系数，同样可以把Hinf降低至2以内。
可选的，需要调整的环路滤波器系数包括元件c1、f1、f2、f3和a5。表1中c1、f1、 f2、f3和a5在模式1中的系数分别为c1_1、f1_1、f2_1、f3_1和a5_1。c1、f1、f2、f3和 a5在模式2中的系数分别为c1_2、f1_2、f2_2、f3_2和a5_2。当测量反馈DAC的匹配误差时，根据切换使能信号EN_2，将元件系数c1_1、f1_1、f2_1、f3_1和a5_1分别切换为c1_2、 f1_2、f2_2、f3_2和a5_2，以便将环路滤波器由模式1切换为模式2。反过来，当反馈DAC 的匹配误差测量结束之后，根据切换使能信号EN_1，通过将元件系数c1_2、f1_2、f2_2、 f3_2和a5_2对应切换为c1_1、f1_1、f2_1、f3_1和a5_1，可实现将环路滤波器由模式2切换为模式1。
表1
滤波器系数 模式1 模式2
S<sup>-4</sup> c<sub>1_1</sub> c<sub>1_2</sub>
S<sup>-3</sup> f<sub>1_1</sub> f<sub>1_2</sub>
S<sup>-2</sup> f<sub>2_1</sub> f<sub>2_2</sub>
S<sup>-1</sup> f<sub>3_1</sub> f<sub>3_2</sub>
S<sup>0</sup> a<sub>5_1</sub> a<sub>5_2</sub>
基于本申请上述示例二中的环路滤波器的可重构方式，对量化器的输出Dout的时域输出波形进行仿真发现，可将Hinf值降低到小于2，此时Icell的翻转码值不会超过2。
具体而言，图8(a)示意出了示例二的电路在模式1时对应的Dout的时域输出波形，图8(b)示意出了示例二的电路在模式1时对应的Dout的翻转码值的分布，可以看出，Dout的时域输出波形中分布有6个翻转码值，翻转码值的个数大于2。这使得Dout输出的16路数字的状态有6种，相应的，Dout输出的16路数字中有多路数字在0和1之间发生翻转，导致每一个源单元在测量时都引入了其他源单元的匹配误差，因此源单元的匹配误差的测量误差较大。
图9(a)示意出了示例二的电路在模式2时对应的Dout的时域输出波形，图9(b)示意出了示例二的电路在模式2时对应的Dout的翻转码值的分布，可以看出，Dout的时域输出波形中分布有2个翻转码值，翻转码值的个数等于2，使得Dout输出的16路数字的状态有两种，相应的，Dout输出的16路数字中只有一路数字在0和1之间发生翻转，达到每一个源单元在测量时不会引入其他源单元的匹配误差，因此源单元的匹配误差的测量精度提升。
下面以图2(b)所示的装置为例，具体说明MUX在16个源单元的测量过程中，如何切换16个源单元和16路数字之间的导通电连接关系，从16个源单元中选择出一个源单元接收一路翻转数字。
表2
Figure RE-GDA0002974541580000161
仍以图2(b)中的量化器的位数是4位为例，转换成温度计码仍然为16个，也就是说需要16个Icell与温度计码对接。对于反馈DAC1仍以图3为例，包括16个源单元，分别为Icell1～Icell16，Icell1～Icell16的数字输入记为D1～D16，D1～D16由MUX中用于数字输出的连接端子提供。
假如Dout的16路数字记为Dout1～Dout16。多路选择开关MUX中用于数字输入的连接端子分别接收Dout1～Dout16，MUX中用于数字输出的连接端子分别向Icell1～Icell16提供 D1～D16。假如工作在模式2时，Dout1～Dout16呈现的两种数字状态参见表2。
MUX每接收一个SEL，就根据接收的SEL选择出一个源单元接收一路翻转数字的具体实现如下：
图10(a)是当多路选择开关MUX接收SEL＝1时，MUX内部的连接端子的连接状态。此时，Dout1～Dout16与D1～D16对应。当工作在模式1时，默认设置SEL＝1。当工作在模式2且SEL＝1时，假如Dout1～Dout16中只有Dout8在0->1或者1->0之间翻转(Dout1～Dout7的值为1，Dout9～Dout16的值为0)；通过图4(a)所示的MUX电路后，D1～D16中只有D8在 0->1或者1->0之间翻转(D1～D7的值为1，D9～D16的值为0)，通过数字定点Fixed-DFT 电路，就可以测量出来Icell8的幅度值。
因此，当SEL＝1时，MUX将Icell8选择出来接收在0和1之间翻转的测量数字，Fixed-DFT电路测量出的幅度值为Icell8的幅度值，Icell8的幅度值为Icell8的模拟输出经环路滤波器和量化器变换成数字信号并被数字滤波器滤除高频部分之后的幅度值。
图10(b)是当多路选择开关MUX接收SEL＝2时，MUX内部的连接端子的连接状态，Dout1～Dout16与D1～D16之间的导通关系被错位一次，错位之后，Dout2～Dout16与D1～D15对应，Dout1与D16对应。当工作在模式2且SEL＝2时，由于Dout1～Dout16中只有Dout8在 0->1或者1->0之间翻转(Dout1～Dout7的值为1，Dout9～Dout16的值为0)；通过图4(b)所示的MUX电路后，D1～D16中只有D7在0->1或者1->0之间翻转(D16、D1～D6的值为1， D8～D15的值为0)，通过数字定点Fixed-DFT电路，就可以测量出来Icell7的幅度值。
因此，当SEL＝2时，MUX将Icell7选择出来接收在0和1之间翻转的测量数字，Fixed-DFT电路测量出的幅度值为Icell7的幅度值，Icell7的幅度值为Icell7的模拟输出经环路滤波器和量化器变换成数字信号并被数字滤波器滤除高频部分之后的幅度值。
图10(c)是当多路选择开关MUX接收SEL＝3时，MUX内部的连接端子的连接状态，Dout1～Dout16与D1～D16之间的导通关系又被错位一次，错位之后，Dout3～Dout16与D1～D14对应，Dout1～Dout2与D15～D16对应。当工作在模式2且SEL＝3时，由于Dout1～Dout16中只有Dout8在0->1或者1->0之间翻转(Dout1～Dout7的值为1，Dout9～Dout16的值为0)；通过MUX电路后，D1～D16中只有D6在0->1或者1->0之间翻转(D15～D16、D1～D5的值为1， D7～D14的值为0)，通过数字定点DFT电路，就可以测量出来Icell6的幅度值。
当SEL＝3时，MUX将Icell6选择出来接收在0和1之间翻转的测量数字，Fixed-DFT电路测量出的幅度值为Icell6的幅度值，Icell6的幅度值为Icell6的模拟输出经环路滤波器和量化器变换成数字信号并被数字滤波器滤除高频部分之后的幅度值。
以此类推，当SEL＝4时，MUX将Icell5选择出来接收在0和1之间翻转的测量数字，Fixed-DFT电路测量出的幅度值为Icell5的幅度值。
当SEL＝5时，MUX将Icell4选择出来接收在0和1之间翻转的测量数字，Fixed-DFT电路测量出的幅度值为Icell4的幅度值。
当SEL＝6时，MUX将Icell3选择出来接收在0和1之间翻转的测量数字，Fixed-DFT电路测量出的幅度值为Icell3的幅度值。
当SEL＝7时，MUX将Icell2选择出来接收在0和1之间翻转的测量数字，Fixed-DFT电路测量出的幅度值为Icell2的幅度值。
当SEL＝8时，MUX将Icell1选择出来接收在0和1之间翻转的测量数字，Fixed-DFT电路测量出的幅度值为Icell1的幅度值。
当SEL＝9时，MUX将Icell16选择出来接收在0和1之间翻转的测量数字，Fixed-DFT电路测量出的幅度值为Icell16的幅度值。
当SEL＝10时，MUX将Icell15选择出来接收在0和1之间翻转的测量数字，Fixed-DFT电路测量出的幅度值为Icell15的幅度值。
当SEL＝11时，MUX将Icell14选择出来接收在0和1之间翻转的测量数字，Fixed-DFT电路测量出的幅度值为Icell14的幅度值。
当SEL＝12时，MUX将Icell13选择出来接收在0和1之间翻转的测量数字，Fixed-DFT电路测量出的幅度值为Icell13的幅度值。
当SEL＝13时，MUX将Icell12选择出来接收在0和1之间翻转的测量数字，Fixed-DFT电路测量出的幅度值为Icell12的幅度值。
当SEL＝14时，MUX将Icell11选择出来接收在0和1之间翻转的测量数字，Fixed-DFT电路测量出的幅度值为Icell11的幅度值。
当SEL＝15时，MUX将Icell10选择出来接收在0和1之间翻转的测量数字，Fixed-DFT电路测量出的幅度值为Icell10的幅度值。
图10(d)是当多路选择开关MUX接收SEL＝16时，MUX内部的连接端子的连接状态，Dout1～Dout16与D1～D16之间的导通关系又被错位一次，错位之后，Dout1～Dout15与D2～D16对应，Dout16与D1对应。当工作在模式2且SEL＝16时，由于Dout1～Dout16中只有Dout8在0->1或者1->0之间翻转(Dout1～Dout7的值为1，Dout9～Dout16的值为0)；通过MUX 电路后，D1～D16中只有D9在0->1或者1->0之间翻转(D2～D8值为1，D1、D10～D16的值为0)，通过数字定点DFT电路，就可以测量出来Icell9的幅度值。
在一个实施例中，上述装置以对应各个功能划分各个功能模块的形式来呈现，或者，该装置以采用集成的方式划分各个功能模块的形式来呈现。这里的“模块”可以指特定应用集成电路(application-specific integrated circuit，ASIC)，电路，执行一个或多个软件或固件程序的处理器和存储器，集成逻辑电路，和/或其他可以提供上述功能的器件。
综上，基于本申请提供的反馈DAC的误差测量装置，用降低环路滤波器的上电阶数或者调节环路滤波器的元件系数的方法，可以降低带外增益(Hinf)，避免输出翻转的码值超过2，使得Dout输出的16路数字的状态有两种，相应的，Dout输出的16路数字中只有一路数字在0和1之间发生翻转，达到每一个源单元在测量时不会引入其他源单元的匹配误差，从而提高源单元的匹配误差的测量精度。此外，在具体实现上采用MUX开关，可以每测量一次，就从P个源单元中单独选择出一个源单元接收一路翻转数字，实现单独接收翻转数字的源单元的选择。
基于上述实施例的中的反馈DAC的匹配误差测量装置的介绍，下面示意一种反馈DAC的匹配误差的测量方法的方法流程，如图11所示，主要包括以下步骤：
步骤1：根据开始信号启动测量流程。开始信号可以由上电信号生成，或者由产品的软件端控制。开始信号的作用包括将信号源ITest和信号源IDC上电，以将方波信号和直流信号作为ADC的测量输入。
步骤2：向环路滤波器发送切换使能信号EN_2(当需要切换为模式1时，发送的切换使能信号可以是EN_1)，将环路滤波器的工作模式切换为模式2。
步骤3：设置i＝1，即根据P个源单元与P路数字的默认导通关系，开始测量与翻转数字默认导通的Icell。
步骤4：在进行第i次测量时，向MUX发送测量选择信号SEL＝i。
其中，MUX默认SEL＝1时的P个源单元与P路数字的导通电连接关系，在进行第i 次测量时，向MUX发送测量选择信号SEL＝i，以使MUX根据SEL＝i，将P个源单元与P 路数字的导通电连接关系错位，使得第i次选择的源单元接收在0和1之间翻转的测量数字，使得Fixed-DFT电路测量出的幅度值为MUX第i次选择的源单元的幅度值STEPi。
其中，MUX每次选择的源单元不同，在进行第i次测量时，MUX第i次选择的源单元不一定是编号为i的Icell。
步骤5：令误差计算模块读取Fixed-DFT电路的输出值，并把该输出值保存为STEPi。其中，STEPi是指MUX第i次选择的源单元提供的模拟输出经环路滤波器和量化器变换成数字信号并被数字滤波器滤除高频部分之后的幅度值。
步骤6：判断i的值是否小于或等于需要测量的源单元的总个数NIcell，即NIcell＝P，若是设置i＝i+1，并跳转至步骤4，若否则跳至步骤7。
步骤7：计算所有Icell的误差，详细计算步骤见下：
首先，计算所有Icell的幅度值均值：STEP均＝1/Nicell·ΣSTEPi，其中ΣSTEPi是对P次测量结果STEP1，STEP2，…，STEPp求和，1/Nicell·ΣSTEPi是对P次测量结果求平均值。
然后，计算每个Icell的匹配误差：Ei＝(STEPi-STEP均)/STEPi。Ei是指第i次选择测量的源单元的匹配误差。
步骤8：结束反馈DAC的匹配误差测量。
需要说明的是，上述测量过程的控制可由计算机应用程序(软件)控制，也可以由图 2(a)中示意的控制模块控制。
本申请上述实施例提供的DAC误差测量方法，环路滤波器可重构，当环路滤波器因上电阶数或者元件系数的调整使得环路滤波器处于模式2时，为量化器提供的输入低环路增益，可以实现量化器的数字输出中的一路翻转数字为测量数字，剩余数字都为不翻转数字，在此基础上，测量选择单元可以单独选择出一个源单元接收测量数字，将剩余数字提供给剩余源单元，可以达到被单独选择的源单元在匹配误差测量时不会引入其他源单元的匹配误差，再加上测量输入中的直流信号为恒定逻辑电平，使得所有的源单元的匹配误差都是在同一偏置条件下测量的，从而有利于提升匹配误差的测量精度。
本申请实施例提供的上述DAC误差测量方法及装置可以适用于连续时间和离散时间的DSM，也可以适用于差分和单端DSM。本申请提供的反馈DAC的误差测量装置及其误差测量方法不仅可以应用到DSM中，也可以应用在其他含有DAC的电路系统中，比如 Pipeling-ADC，或者单纯的DAC电路，均可以采用本申请上述实施例记载的测量DAC的匹配误差值。
本申请实施例提供的上述DAC误差测量方法及装置中，控制模块可以与环路滤波器、 MUX、信号源ITest、信号源IDC、测量模块(Fixed-DFT电路)、误差计算模块通过电路元件实现电连接。在测量之前，可由控制模块控制第一信号源ITest、第二信号源IDC、Fixed-DFT电路和误差计算模块上电，在测量过程中，控制模块向环路滤波器发送切换使能信号EN 实现模式切换，控制模块向MUX发送测量选择信号SEL指示MUX选择哪一个源单元接收测量数字，这些控制可由控制模块内具体电路元件实现。
作为一种可选的实施例，误差计算模块也可是控制模块中的计算单元，误差计算模块执行的动作可以由控制模块中的计算单元来完成。
作为一种可选的实施例，控制模块可以设置在上述实施例中的反馈DAC误差测量装置中，也可以设置在反馈DAC误差测量装置之外。
基于相同的发明构思，如图12所示，为本申请实施例提供的一种装置1200，包括至少一个处理器121，通信总线122，存储器123以及至少一个通信接口124。该装置1200 可以单独是本申请实施例中的控制模块，也可以是本申请中的DAC误差测量装置，其中处理器120用于执行本申请实施例中由控制模块执行的功能。
作为一种可选的实施例，装置1200可以执行上述实施例中误差计算模块所执行的功能。
作为一种可选的实施例，装置1200可以设置在上述实施例中的反馈DAC误差测量装置中，也可以设置在反馈DAC误差测量装置之外。
处理器121可以是一个通用中央处理器(CPU)，微处理器，特定应用集成电路(application-specific integrated circuit，ASIC)，或一个或多个用于控制本申请方案程序执行的集成电路。
通信总线122可包括一通路，在上述组件之间传送信息。所述通信接口124，可以使用任何收发器一类的装置，用于与其他设备或通信网络通信，如以太网，无线接入网(RAN)，无线局域网络(wireless local area networks，WLAN)等。
存储器123可以是只读存储器(read-only memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electricallyerasable programmable read-only memory，EEPROM)、只读光盘(compact disc read-only memory，CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由该装置存取的任何其他介质，但不限于此。存储器可以是独立存在，通过总线与处理器相连接。存储器也可以和处理器集成在一起。
在具体实现中，作为一种实施例，处理器121可以包括一个或多个CPU，例如图12中的CPU0和CPU1。
在具体实现中，作为一种实施例，该装置1200可以包括多个处理器，例如图12中的处理器121和处理器128。这些处理器中的每一个可以是一个单核(single-CPU)处理器，也可以是一个多核(multi-CPU)处理器。这里的处理器可以指一个或多个设备、电路、和 /或用于处理数据(例如计算机程序指令)的处理核。
其中，所述存储器123用于存储执行本申请方案的应用程序代码，并由处理器121来控制执行。所述处理器121用于执行所述存储器123中存储的应用程序代码。
基于本申请上述实施例，处理器在测量之前，需要将图2(a)或者图2(b)所示的反馈 DAC误差测量装置的工作模式由模式1切换为模式2。
具体而言，处理器，用于将提供固定频率的方波信号的第一信号源和提供固定逻辑电平的直流信号的第二信号源上电，以及将误差极端模块和测量模块上电，将ADC的模拟输入U接地。
在一种可能的设计中，处理器，用于向ADC的环路滤波器发送切换使能信号，以使环路滤波器根据所述切换使能信号，切换所述环路滤波器的上电阶数和/或元件系数，将环路滤波器的工作模式由模式1切换为模式2。将环路滤波器的工作模式由模式1切换为模式2，其作用是，使所述环路滤波器在模式2为所述量化器提供低增益输入，量化器在模式2将所述低增益输入转化为P路数字作为所述数字输出，其中，所述P路数字中仅一路数字为翻转数字，所述翻转数字在0和1之间翻转，所述翻转数字作为所述测量数字。
在一种可能的设计中，处理器，还用于在DAC误差测量过程中，向测量选择模块发送测量选择信号，所述测量选择信号指示被单独选择的源单元。其作用是，在所述测量选择模块接收所述控制模块发送的测量选择信号之后，根据所述测量选择信号，将所述P路数字与所述P个源单元的导通电连接关系整体错位调整，以将所述测量数字提供给所述被单独选择的源单元，并按照错位后的耦合关系，将剩余的P-1路数字提供给除所述被单独选择的源单元之外的P-1个源单元。
在一种可能的设计中，处理器，用于在DAC误差测量过程中，向测量选择模块先后发送P个测量选择信号，所述P个测量选择信号先后指示的所述被单独选择的源单元互不相同。以使所述测量选择模块先后接收P个测量选择信号，每接收一个所述测量选择信号，将所述P路数字与所述P个源单元的导通电连接关系再整体错位调整一次，直至所述P个源单元都被测量。
在一种可能的设计中，处理器，还用于在DAC的P个源单元测量之后，从所述测量模块获取所述P个源单元分别被测量时所述测量模块测量的所述幅值；根据获取的所述幅值，确定所述P个源单元的幅值均值；根据所述幅值均值，确定所述P个源单元中每个所述源单元的匹配误差。
需要说明的是，装置1200的处理器将本申请实施例中的反馈DAC误差测量装置切换为模式2之后，图2(a)或者图2(b)或者图4(b)或者图7(b)所示的DAC误差测量装置启动误差测量，具体过程包括：
ADC根据测量输入，生成数字输出，将所述数字输出提供给测量选择模块和测量模块；其中，所述测量输入包括固定频率的方波信号、固定逻辑电平的直流信号和所述ADC的反馈DAC的模拟输出。所述测量选择模块根据所述数字输出，为所述反馈DAC提供输入；其中，确定被单独选择的源单元，向所述被单独选择的源单元提供所述数字输出中的测量数字，向剩余源单元提供所述数字输出中的剩余数字，所述测量数字为可翻转数字，所述剩余数字为不翻转数字。所述反馈DAC根据所述测量选择模块提供的输入，为所述ADC 提供所述模拟输出。所述测量模块根据所述数字输出，测量出所述数字输出的幅值。
其中，所述ADC包括m阶的环路滤波器和n位的量化器，所述环路滤波器的输出与所述量化器的输入耦合；所述ADC根据测量输入，生成数字输出，包括：所述环路滤波器为所述量化器提供低增益输入，所述量化器将所述低增益输入转化为P路数字作为所述数字输出，其中，所述P路数字中仅一路数字为翻转数字，所述翻转数字在0和1之间翻转，所述翻转数字作为所述测量数字。
其中，所述数字输出为温度计码，所述P路数字包括2n路数字；或者，所述数字输出为二进制码，所述P路数字包括n路数字。
其中，所述反馈DAC包括P个源单元，测量选择模块根据接收的P路数字，向P个源单元提供数字输入。
在一种可能的设计中，所述测量选择模块根据所述数字输出，为所述反馈DAC提供输入，包括：
所述测量选择模块接收所述控制模块发送的测量选择信号，根据所述测量选择信号，将所述P路数字与所述P个源单元的导通电连接关系整体错位调整，以将所述测量数字提供给所述被单独选择的源单元，并按照错位后的耦合关系，将剩余的P-1路数字提供给除所述被单独选择的源单元之外的P-1个源单元。
在一种可能的设计中，所述测量选择模块根据所述数字输出，为所述反馈DAC提供输入，包括：
所述测量选择模块先后接收所述控制模块提供的P个测量选择信号，所述P个测量选择信号先后指示的所述被单独选择的源单元互不相同，所述测量选择模块每接收一个所述测量选择信号，将所述P路数字与所述P个源单元的导通电连接关系再整体错位调整一次，直至所述P个源单元都被测量。
在一种可能的设计中，所述测量模块根据所述数字输出，测量出所述数字输出的幅值，包括：
所述测量电路接收被滤除高频部分之后的所述数字输出，测量被滤除高频部分之后的所述数字输出的幅值；其中，所述量化器的输出与所述数字滤波电路的输入耦合，所述数字滤波电路的输出与所述测量电路的输入耦合，所述数字滤波电路为所述测量电路提供被滤除高频部分之后的所述数字输出。
在一种可能的设计中，若反馈DAC误差测量装置还包括误差计算模块，则误差计算模块用于从所述测量模块获取所述P个源单元分别被测量时所述测量模块测量的所述幅值；所述误差计算模块根据获取的所述幅值，确定所述P个源单元的幅值均值；所述误差计算模块根据所述幅值均值，确定所述P个源单元中每个所述源单元的匹配误差。
本申请上述实施例提供的DAC误差测量方法，环路滤波器可重构，当环路滤波器因上电阶数或者元件系数的调整使得环路滤波器处于模式2时，为量化器提供的输入低环路增益，可以实现量化器的数字输出中的一路翻转数字为测量数字，剩余数字都为不翻转数字，在此基础上，测量选择单元可以单独选择出一个源单元接收测量数字，将剩余数字提供给剩余源单元，可以达到被单独选择的源单元在匹配误差测量时不会引入其他源单元的匹配误差，再加上测量输入中的直流信号为恒定逻辑电平，使得所有的源单元的匹配误差都是在同一偏置条件下测量的，从而有利于提升匹配误差的测量精度。
本申请实施例可以根据上述示例对上述装置进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。需要说明的是，本申请实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
比如，在采用对应各个功能划分各个功能模块的情况下，图13示出了上述实施例中所涉及的装置1200可能的结构示意图。该装置1300包括处理单元1301和收发单元1302。所述收发单元1302用于所述处理单元1301收发信号。该装置可以是上述实施例中的装置1200。
在一种可能的设计中，收发单元1302，用于向上述第一方面或第二方面中的环路滤波器发送切换使能信号，以将环路滤波器的工作模式由模式1切换为模式2。其中，切换使能信号用于切换所述环路滤波器的上电阶数和/或元件系数，其作用是，使所述环路滤波器在模式2为所述量化器提供低增益输入，量化器在模式2将所述低增益输入转化为P路数字作为所述数字输出，以实现所述P路数字中仅一路数字为翻转数字，所述翻转数字在0 和1之间翻转，所述翻转数字作为所述测量数字。
在一种可能的设计中，收发单元1302，还用于在上述第一方面或第二方面中P个源单元的测量过程中，向测量选择模块发送测量选择信号，所述测量选择信号指示被单独选择的源单元。其作用是，在上述第一方面或第二方面中的所述测量选择模块在接收所述控制模块发送的测量选择信号之后，可根据所述测量选择信号的指示，将所述P路数字与所述P个源单元的导通电连接关系整体错位调整，以将所述测量数字提供给所述被单独选择的源单元，并按照错位后的耦合关系，将剩余的P-1路数字提供给除所述被单独选择的源单元之外的P-1个源单元。
在一种可能的设计中，收发单元1302，用于在上述第一方面或第二方面中P个源单元的测量过程中，向测量选择模块先后发送P个测量选择信号，所述P个测量选择信号先后指示的所述被单独选择的源单元互不相同。其作用是，令所述测量选择模块先后接收P个测量选择信号，测量选择模块每接收一个所述测量选择信号，将所述P路数字与所述P个源单元的导通电连接关系再整体错位调整一次，直至所述P个源单元都被测量。
在一种可能的设计中，该处理单元1301可以执行第一方面或第二方面中的误差计算模块所执行的计算功能。
具体来说，处理单元1301，还用于从所述测量模块获取所述P个源单元分别被测量时所述测量模块测量的所述幅值；根据获取的所述幅值，确定所述P个源单元的幅值均值；根据所述幅值均值，确定所述P个源单元中每个所述源单元的匹配误差。可实现第一方面或者第二方面的控制模块执行第一方面或第二方面中的误差计算模块所执行的计算功能，有利于简化电路。
在一种可能的设计中，处理单元1301，用于在向所述环路滤波器发送切换使能信号之前，将上述第一方面的DAC误差测量装置的工作模式由模式1切换为模式2。
具体而言，处理单元1301，还用于在向所述环路滤波器发送切换使能信号之前，将测量模块、测量选择模块、第一信号源和第二信号源上电，所述第一信号源为所述环路滤波器提供固定频率的方波信号，所述第二信号源为所述环路滤波器提供固定逻辑电平的直流信号，将ADC的模拟输入U接地，其作用是，使得ADC的输入端所提供的测量输入包括第一信号源提供的固定频率的方波信号和第二信号源提供的固定逻辑电平的直流信号和反馈DAC的模拟输出。
在一个简单的实施例中，本领域的技术人员可以想到装置1300的处理单元1301可以通过处理器实现，收发单元1302可以通过收发器实现，具体地，处理单元1301执行的方法，可以通过由处理器来调用存储器中存储的应用程序代码来执行，本申请实施例对此不作任何限制。
本申请实施例提供还一种通信装置，所述通信装置包括处理器和存储器。所述存储器中存储有计算机程序，所述处理器读取并执行所述存储器中存储的计算机程序时，使得所述通信装置实现本申请上述实施例中由控制模块所执行的方法。
本申请实施例还提供一种芯片，所述芯片与存储器相连，所述存储器中存储有计算机程序，所述芯片用于读取并执行所述存储器中存储的计算机程序，以实现本申请上述实施例中由控制模块所执行的方法。
本申请实施例还提供了一种计算机存储介质，储存程序代码，存储的程序代码在被处理器执行时用于实现本申请上述实施例中由控制模块所执行的方法。
本申请实施例还提供了计算机程序产品。该计算机程序产品包括计算机软件指令，该计算机软件指令可通过处理器进行加载来实现本申请上述实施例中由控制模块所执行的方法。
本所属领域的技术人员可以清楚地了解到，本发明提供的各实施例的描述可以相互参照，为描述的方便和简洁，关于本发明实施例提供的各装置的功能以及执行的步骤可以与参照本发明方法实施例的相关描述相互参照，在此不做赘述。
尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
本领域技术人员应明白，本申请的实施例可提供为方法、装置(设备)、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式，这里将它们都统称为“模块”或“系统”。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、 CD-ROM、光学存储器等)上实施的计算机程序产品的形式。计算机程序存储/分布在合适的介质中，与其它硬件一起提供或作为硬件的一部分，也可以采用其他分布形式，如通过Internet或其它有线或无线电信系统。
本申请是参照本申请实施例的方法、装置(设备)和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管结合具体特征及其实施例对本申请进行了描述，显而易见的，在不脱离本申请的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本申请的示例性说明，且视为已覆盖本申请范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (11)

1.一种ADC电路，其特征在于，包括：
ADC，用于对所述ADC的测量输入进行数字化，生成数字输出，所述数字输出作为测量选择模块的输入，其中，所述ADC包括反馈DAC，所述测量输入包括固定频率的方波信号、固定逻辑电平的直流信号和所述反馈DAC的模拟输出；
所述测量选择模块，用于根据所述数字输出，为所述反馈DAC提供输入，其中，所述测量选择模块，用于向被单独选择的源单元提供所述数字输出中的测量数字，向剩余源单元提供所述数字输出中的剩余数字，所述测量数字为可翻转数字，所述剩余数字为不翻转数字；
所述反馈DAC，根据所述测量选择模块提供的输入，向所述ADC提供所述模拟输出。
2.根据权利要求1所述的ADC电路，其特征在于，所述ADC包括环路滤波器和量化器，所述环路滤波器的输出与所述量化器的输入耦合；
所述环路滤波器为所述量化器提供低增益输入，所述量化器将所述低增益输入转化为P路数字作为所述数字输出，其中，所述P路数字中仅一路数字为翻转数字，所述翻转数字在0和1之间翻转，所述翻转数字作为所述测量数字。
3.根据权利要求2所述的ADC电路，其特征在于，所述装置还包括控制模块；
所述控制模块，还用于向所述ADC提供切换使能信号，所述切换使能信号用于控制所述环路滤波器为所述量化器提供低增益输入；
所述ADC，还用于根据所述控制模块提供的所述切换使能信号，切换所述环路滤波器的上电阶数和/或元件系数，以使所述环路滤波器为所述量化器提供低增益输入。
4.根据权利要求2或3所述的ADC电路，其特征在于，所述量化器的位数为n，所述数字输出为温度计码，所述P路数字包括2n路数字；或者，所述数字输出为二进制码，所述P路数字包括n路数字。
5.根据权利要求3所述的ADC电路，其特征在于，所述反馈DAC包括P个源单元；
所述控制模块，为所述测量选择模块提供测量选择信号，所述测量选择信号指示所述被单独选择的源单元；
所述测量选择模块，根据所述测量选择信号，将所述P路数字与所述P个源单元的导通电连接关系整体错位调整，以将所述测量数字提供给所述被单独选择的源单元，并按照错位后的导通电连接关系，将剩余的P-1路数字提供给除所述被单独选择的源单元之外的P-1个源单元。
6.根据权利要求5所述的ADC电路，其特征在于，
所述控制模块，用于为所述测量选择模块先后提供P个所述测量选择信号，所述P个测量选择信号指示的所述被单独选择的源单元互不相同；
所述测量选择模块，用于接收所述控制模块先后提供的所述P个测量选择信号，每接收一个所述测量选择信号，将所述P路数字与所述P个源单元的导通电连接关系再整体错位调整一次，直至所述P个源单元轮流被单独选择接收所述测量数字。
7.根据权利要求1至6中任一项所述的ADC电路，其特征在于，所述装置还包括数字滤波电路，所述量化器的输出与所述数字滤波电路的输入耦合，所述数字滤波电路的输出与所述测量电路的输入耦合；
所述数字滤波电路，用于将所述数字输出的高频部分滤除。
8.根据权利要求7所述的装置，其特征在于，所述ADC电路还包括测量模块，所述测量模块用于根据所述数字输出，测量所述数字输出的幅值，所述反馈DAC包括所述P个源单元；所述装置还包括误差计算模块；
所述误差计算模块，用于从所述测量模块获取所述P个源单元分别被测量时所述测量模块测量的所述幅值；根据获取的所述幅值，确定所述P个源单元的幅值均值；
根据所述幅值均值，确定所述P个源单元中每个所述源单元的匹配误差。
9.一种测量装置，应用于权利要求1-8任一项所述的ADC电路的信号控制，其特征在于，包括：处理器和存储器；
所述存储器用于存储指令；
所述处理器用于根据执行所述存储器存储的指令，当所述处理器执行所述存储器存储的指令时，所述装置用于：向环路滤波器发送切换使能信号，所述切换使能信号用于切换所述环路滤波器的上电阶数和/或元件系数，使所述环路滤波器为量化器提供低增益输入。
10.根据权利要求9所述的装置，其特征在于，
所述处理器，还用于向测量选择模块发送测量选择信号，所述测量选择信号指示被单独选择的源单元。
11.根据权利要求10所述的装置，其特征在于，
所述处理器，用于向所述测量选择模块先后发送P个所述测量选择信号，所述P个所述测量选择信号先后指示的所述被单独选择的源单元互不相同。
CN202011242195.2A 2018-01-26 2018-01-26 一种dac误差测量方法及装置 Active CN112671404B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011242195.2A CN112671404B (zh) 2018-01-26 2018-01-26 一种dac误差测量方法及装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202011242195.2A CN112671404B (zh) 2018-01-26 2018-01-26 一种dac误差测量方法及装置
CN201810079570.2A CN110086466B (zh) 2018-01-26 2018-01-26 一种dac误差测量方法及装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201810079570.2A Division CN110086466B (zh) 2018-01-26 2018-01-26 一种dac误差测量方法及装置

Publications (2)

Publication Number Publication Date
CN112671404A true CN112671404A (zh) 2021-04-16
CN112671404B CN112671404B (zh) 2024-06-25

Family

ID=67395808

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810079570.2A Active CN110086466B (zh) 2018-01-26 2018-01-26 一种dac误差测量方法及装置
CN202011242195.2A Active CN112671404B (zh) 2018-01-26 2018-01-26 一种dac误差测量方法及装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810079570.2A Active CN110086466B (zh) 2018-01-26 2018-01-26 一种dac误差测量方法及装置

Country Status (4)

Country Link
US (1) US11139826B2 (zh)
EP (1) EP3736987A4 (zh)
CN (2) CN110086466B (zh)
WO (1) WO2019144651A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114650055A (zh) * 2022-03-24 2022-06-21 深圳市晶扬电子有限公司 含校准电路的自适应增量调制模拟数字转换器及校准方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9692445B1 (en) * 2016-03-17 2017-06-27 Texas Instruments Incorporated Sigma-delta modulator for generating a sinusoidal signal
WO2020123550A2 (en) * 2018-12-11 2020-06-18 Knowles Electronics, Llc Multi-rate integrated circuit connectable to a sensor
US11360641B2 (en) 2019-06-01 2022-06-14 Apple Inc. Increasing the relevance of new available information
US11522553B2 (en) 2020-05-05 2022-12-06 Stmicroelectronics International N.V. Sigma-delta analog-to-digital converter circuit with real time correction for digital-to-analog converter mismatch error
CN112886964B (zh) * 2021-01-12 2021-12-14 中国电子科技集团公司第五十八研究所 应用于高速高精度电流舵dac的数字前台校准电路及方法
CN113328632B (zh) * 2021-05-08 2022-05-06 南京君海数能科技有限公司 交流链路直流偏置电流检测及抑制方法、设备和介质
TWI819929B (zh) * 2022-12-21 2023-10-21 瑞昱半導體股份有限公司 連續時間三角積分調變器
CN116500331B (zh) * 2023-03-06 2024-04-02 中国计量科学研究院 低频交流电压精密差分测量系统及测量方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103891149A (zh) * 2011-10-26 2014-06-25 德克萨斯仪器股份有限公司 模数转换器中的数字误差校正
CN104518796A (zh) * 2013-10-01 2015-04-15 美国亚德诺半导体公司 模数转换器(adc)的准确度增强技术
US20150288380A1 (en) * 2014-04-07 2015-10-08 Analog Devices Technology Estimation of digital-to-analog converter static mismatch errors
US20170170840A1 (en) * 2015-12-15 2017-06-15 Analog Devices, Inc. Digital measurement of dac switching mismatch error
CN106888018A (zh) * 2015-12-15 2017-06-23 美国亚德诺半导体公司 Dac时序失配误差的数字测量

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095345B2 (en) * 2004-06-29 2006-08-22 Analog Devices, Inc. Hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter
US7525465B1 (en) * 2008-02-19 2009-04-28 Newport Media, Inc. Reconfigurable and adaptive continuous time-sigma delta data converter
US20100073207A1 (en) * 2008-09-22 2010-03-25 Texas Instruments Incorporated Delta-Sigma Analog-to-Digital Converters and Methods to Calibrate Delta-Sigma Analog-to-Digital Converters
US8134486B2 (en) 2009-08-17 2012-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. DAC calibration
US8708181B2 (en) 2011-09-06 2014-04-29 Ronald Mark Buck Lid with integrated container
US9007242B2 (en) * 2013-06-27 2015-04-14 Realtek Semiconductor Corp. Self-calibrated delta-sigma modulator and method thereof
US9584146B2 (en) 2015-01-16 2017-02-28 Mediatek Inc. System and method for measuring the DC-transfer characteristic of an analog-to-digital converter
US9577657B1 (en) * 2016-05-02 2017-02-21 Analog Devices, Inc. Delta sigma patterns for calibrating a digital-to-analog converter
CN111628769B (zh) * 2019-02-27 2023-04-07 瑞昱半导体股份有限公司 数字模拟转换器装置与校正方法
US10840929B1 (en) * 2019-05-14 2020-11-17 Qualcomm Incorporated Digital-to-analog converter (DAC) with common-mode correction
US10727853B1 (en) * 2019-06-06 2020-07-28 Analog Devices International Unlimited Company DAC calibration using VCO ADC

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103891149A (zh) * 2011-10-26 2014-06-25 德克萨斯仪器股份有限公司 模数转换器中的数字误差校正
CN104518796A (zh) * 2013-10-01 2015-04-15 美国亚德诺半导体公司 模数转换器(adc)的准确度增强技术
US20150288380A1 (en) * 2014-04-07 2015-10-08 Analog Devices Technology Estimation of digital-to-analog converter static mismatch errors
CN104980154A (zh) * 2014-04-07 2015-10-14 亚德诺半导体集团 数模转换器静态误失配误差的估计
US20170170840A1 (en) * 2015-12-15 2017-06-15 Analog Devices, Inc. Digital measurement of dac switching mismatch error
CN106888018A (zh) * 2015-12-15 2017-06-23 美国亚德诺半导体公司 Dac时序失配误差的数字测量
CN106888020A (zh) * 2015-12-15 2017-06-23 美国亚德诺半导体公司 Dac开关失配误差的数字测量

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
严海月;邓建飞;林福江;: "双重噪声整形连续时间Δ-Σ调制器的架构设计", 微电子学, no. 06, 20 December 2017 (2017-12-20) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114650055A (zh) * 2022-03-24 2022-06-21 深圳市晶扬电子有限公司 含校准电路的自适应增量调制模拟数字转换器及校准方法

Also Published As

Publication number Publication date
WO2019144651A1 (zh) 2019-08-01
CN112671404B (zh) 2024-06-25
US20200366312A1 (en) 2020-11-19
US11139826B2 (en) 2021-10-05
CN110086466B (zh) 2020-11-24
CN110086466A (zh) 2019-08-02
EP3736987A4 (en) 2021-03-10
EP3736987A1 (en) 2020-11-11

Similar Documents

Publication Publication Date Title
CN110086466B (zh) 一种dac误差测量方法及装置
CN106888018B (zh) Dac时序失配误差的数字测量
CN100521543C (zh) 用于抑制循环动态单元匹配算法所引入的谐波的方法和装置
JP6375119B2 (ja) アナログ−デジタル変換器のための低電力量子化器
CN101416394B (zh) 用于a/d转换器的校准电路和方法
CN105391450A (zh) 高效模拟-数字转换器
US20090085785A1 (en) Digital-to-analog converter calibration for multi-bit analog-to-digital converters
EP3182594B1 (en) Frequency-domain adc flash calibration
CN104811205B (zh) 数模转换器装置以及数模转换器装置的操作、校正方法
KR20120100888A (ko) 병렬 아날로그-디지털 컨버터에서, 특히 다중-표준, 소프트웨어-정의 무선, 및/또는 인지 무선 사용을 위한 아날로그 결함의 보정
US9912342B2 (en) Flash analog-to-digital converter calibration
US20160006448A1 (en) Systems and methods of element scrambling for compensation and calibration of analog-to-digital converter feedback
US20090051429A1 (en) High resolution variable gain control
CN104734712A (zh) 模数转换器输入级
WO2018064720A1 (en) A device, system and method for digital-to-analogue conversion
US11777516B2 (en) Sigma-delta modulator with residue converter for low-offset measurement system
US10298257B1 (en) SNDR improvement through optimal DAC element selection
CN111384949A (zh) 使用参考路径重新配置的模数转换器中的失配补偿
Mendes et al. A/D Conversion with Oversample and Average Based Precision Improvement
Zhai et al. Machine learning based prior-knowledge-free nyquist adc characterization and calibration
WO2024139135A1 (zh) 模数转换器adc通道增益失配的校准方法、装置及电路
Cheng et al. Analog Integrated Circuit Design
KR101637190B1 (ko) 아날로그-디지털 컨버터 교정 방법 및 자가 교정이 가능한 아날로그-디지털 컨버터
WO2022173835A1 (en) Sigma-delta modulator with residue converter for low-offset measurement system
Van De Plassche et al. Specifications of converters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant