CN114650055A - 含校准电路的自适应增量调制模拟数字转换器及校准方法 - Google Patents

含校准电路的自适应增量调制模拟数字转换器及校准方法 Download PDF

Info

Publication number
CN114650055A
CN114650055A CN202210303048.4A CN202210303048A CN114650055A CN 114650055 A CN114650055 A CN 114650055A CN 202210303048 A CN202210303048 A CN 202210303048A CN 114650055 A CN114650055 A CN 114650055A
Authority
CN
China
Prior art keywords
digital
calibration
analog
signal
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210303048.4A
Other languages
English (en)
Other versions
CN114650055B (zh
Inventor
杨少军
高东兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Jingyang Electronics Co ltd
Original Assignee
Shenzhen Jingyang Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Jingyang Electronics Co ltd filed Critical Shenzhen Jingyang Electronics Co ltd
Priority to CN202210303048.4A priority Critical patent/CN114650055B/zh
Publication of CN114650055A publication Critical patent/CN114650055A/zh
Application granted granted Critical
Publication of CN114650055B publication Critical patent/CN114650055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0614—Continuously compensating for, or preventing, undesired influence of physical parameters of harmonic distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0854—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of quantisation noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及一种含校准电路的自适应增量调制模拟数字转换器和校准方法，模拟数字转换器包括：误差比较求和电路，其用于对输入模拟信号与反馈信号进行比较并求差，得到误差信号；环路滤波器，其用于接收误差信号；比较器，对放大后的所述误差信号进行判决；自适应增量编码器，其根据所述比较器的判决结果进行自适应增量编解码；数字模拟转换器，其用于将数字信号转换成模拟信号；校准查找表，其存储一组输入输出对应关系，输入一个数，输出一个与之对应的数值；以及降采样和数字滤波器，其与校准查找表相连，用于降低采样率和对信号进行滤波。本发明可以对所述数字模拟转换器完成校准，从而实现对所述自适应增量调制模拟数字转换器的校准。

Description

含校准电路的自适应增量调制模拟数字转换器及校准方法
技术领域
本发明涉及模拟数字转换器的校准电路和校准方法，特别涉及一种包含校准电路的自适应增量调制模拟数字转换器及校准方法。
背景技术
受现有生产工艺的限制，数字模拟转换器不可避免的存在一定的失配误差，使得其输出的模拟信号与输入的数字信号之间并不是完全一致的对应关系，这样带来了数字/模拟转换器(DAC)的误差。
专利文献1公开了一种DAC误差测量方法及装置。该方案通过使用已知的信号激励，例如方波、直流、或者某些固定频率信号，通过测量该已知激励信号来对反馈DAC中的误差进行测量并校准。该方案中所校准的方法是通过对模拟DAC的修正和调整完成校准。
该专利文献1中所公开的装置需要对环路滤波器进行重新配置，设定不同的增益或者是环路特性，另外，也需要引入额外的DAC模块或者是模拟校准开关等，这会导致较大的额外成本开销。
专利文献2公开了一种使用冗余电容的方式对于SAR ADC中的电容DAC的失配进行校准的电路和方法。该方案通过引入两对冗余电容，并在数字域进行电容失配的补偿。但是该校准方法所引入的冗余电容和冗余开关增加系统的复杂度，同时，冗余电容和冗余开关的寄生电容也会引入了额外的失配误差，其校准精度会存在较大的局限。另外一方面，由于仅使用比较器进行校准判决，无环路滤波和噪声整形，因此该方案仅能用于中低精度的DAC校准。
在自适应增量调制模拟数字转换器中，DAC的误差会导致整个模拟数字转换器的非线性，并限制了调制环路的噪声整形的效率。
但是由于自适应增量调制编解码器本身就引入了一定的量化噪声，而且，环路滤波器会将该量化噪声通过噪声整形的方式推离信号频带，因此在自适应增量调制模拟数字转换器中，DAC的转换误差中的量化噪声不会影响系统精度，但是DAC转换本身的非线性则无法被反馈系统消除，因此，系统的整体线性度会受限于DAC的线性度。
理想情况下，DAC的多个输入bit与其模拟输出值一一对应。例如假设一个4bit的DAC的输入为In[3],In[2],In[1],In[0]，假定满幅值为1V的话，那么In[3](1000)对应为0.5V，In[2](0100)对应为0.25V，In[1](0010)对应为0.125V，In[0](0001)对应为0.0625V。但是由于DAC电路本身存在的失配误差，实际DAC电路的输出中，In[3]可能对应0.51V，In[2]对应为0.24V，In[1]对应为0.12V，In[0]对应为0.065V。
在已有的DAC校准方法中，典型校准方法是采用一个辅助DAC，在DAC的输出上叠加一个修正值，这样可以保证DAC不同的输出bit所对应的输出值与理想情况接近。这种校准方法中，需要引入额外的辅助DAC电路，会带来面积、成本、和性能等多方面的代价。
因此，如何将上述DAC误差的技术问题以较小的代价加以解决，为本领域技术人员的研究方向所在。
现有技术文献
专利文献
专利文献1：中国专利CN112671404
专利文献2：中国专利CN104917527
发明内容
发明所要解决的问题
为了解决基于模拟电路的校准方式成本较高，校准电路复杂等缺陷，本发明提出了一种包含校准电路的自适应增量调制模拟数字转换器及校准方法，其是一种基于查找表的数字校准电路以及校准方法，通过使用数字校准，避免了模拟校准电路的成本、性能，以及可靠性等方面的缺陷。
并且，由于在自适应编解码器之后进行失配校准，本发明引入的量化误差会被系统环路滤波器进行噪声整形，因此消除了校准量化误差的影响，只需要解决DAC的线性度校准即可得到很高的模拟数字转换精度。
用于解决问题的方案
为了达到上述目的，本发明提供一种含校准电路的自适应增量调制模拟数字转换器，包括：
误差比较求和电路，其用于对输入模拟信号与反馈信号进行比较并求差，得到误差信号；
环路滤波器，其与所述误差比较求和电路相连，用于接收误差信号；
比较器，其与所述环路滤波器相连，对放大后的所述误差信号进行判决；
自适应增量编码器，其与所述比较器相连，根据所述比较器的判决结果进行自适应增量编解码，得到与所述输入模拟信号对应的n比特数字信号；
数字模拟转换器，其与所述自适应增量编码器相连，用于将数字信号转换成模拟信号，其中所述反馈信号是输出数字信号通过所述数字模拟转换器后的模拟输出；
校准查找表，其为一个电路模块，与所述自适应增量编码器相连，存储一组输入输出对应关系，输入一个数，输出一个与之对应的数值，用于修正所述数字模拟转换器的失配；以及
降采样和数字滤波器，其与校准查找表相连，用于降低采样率和对信号进行滤波。
优选地，所述数字模拟转换器还包括一个LSBa的二进制权值模块，该LSBa的二进制权值模块用于得到每一个所述数字模拟转换器的其它各二进制bit权值模块所对应的失配值。
优选地，在工作在校准模式时，将所述误差比较求和电路与地连接，并且所述比较器输出不通过所述自适应增量编解码器和所述校准查找表，所输出的1和0比较值直接被映射到+1和-1，通过所述降采样和数字滤波器后得到各二进制bit权值模块所对应的精确失配校准值。
优选地，所述数字模拟转换器在校准模式下，工作在+/-1/2模式，根据所述比较器的1/0信号，所述数字模拟转换器直接对应输出的+1/2或者-1/2的反馈信号。
优选地，所述数字模拟转换器为二进制加权的电阻数字模拟转换器，该二进制加权的电阻数字模拟转换器的输入信号为从高位到低位的n比特的数字信号。
优选地，所述高位对应的驱动电阻为R，所述低位对应的驱动电阻为2^n*R。
优选地，所述数字模拟转换器包括多个电阻，多个电阻相互并联，每个电阻均与一个开关连接，每个电阻均包括第一端和第二端，每个电阻的第一端彼此连接，每个电阻的第二端均连接与该电阻对应的开关，所述开关为控制位。
优选地，所述数字模拟转换器为开关电容阵列、二进制权重电容、或者电容并联/串联网络。
本发明还提供一种校准方法，包括如下步骤：
步骤S1：在校准开始时，整体模拟数字转换器切换到校准模式，并从最高位第n位开始校准；
步骤S2：将数字模拟转换器中的LSBa和LSB到第n-1位所对应的二进制单元作为一个整体，其输出权值之和正好与第nbit的权值相等；
步骤S3：将比较器输出的0/1值对应到-1/+1，通过数字滤波器后，得到两路1/2之间的失配误差；
步骤S4：循环n次后，完成从高位到低位全部n比特的二进制单元与该二进制单元对应的全部低位之和的失配值；
步骤S5：通过该失配值，计算出对应每一位bit的实际数字量，并保存至校准查找表，校准结束。
优选地，步骤S2具体包括如下子步骤：
步骤S21：将数字模拟转换器中LSBa和[LSB:n-1]对应的二进制单元并联，作为一路1/2；
步骤S22：将n对应的二进制单元，作为另外一路1/2；
步骤S23：将其余n+1:MSB对应的二进制单元断开；
步骤S24：根据比较器输出值，分别反馈+1/2或者1/2。
发明的效果
由于在校准模式下复用了电路中已有的环路滤波器、降采样和数字滤波器等关键模块，因此额外电路开销非常小。与现有方案相比，整体校准方法简洁，在中高精度的DAC校准中，比现有方案相比在成本和性能方面均有较大的优势。
另外，通过校准电路得到不同的二进制比特所对应的失配值并存入校准查找表，然后通过校准查找表直接消除了电路失配所带来的非线性，对数字模拟转换器完成校准。通过数字校准方法，减少了生产成本，并提高了系统的线性度和噪声整形效率，从而有效提高了调制器的信噪比和总谐波失真比。
附图说明
图1为本发明包含自动校准电路的自适应增量调制模拟数字转换器的原理示意图，即正常工作模式时的系统工作原理图。
图2是本发明包含自动校准电路的自适应增量调制模拟数字转换器的原理示意图，即工作在校准模式时的系统工作原理图。
图3是包含有+1/2和-1/2模式的数字模拟转换器的电路示意图。
图4是一个R-2R电阻网络数字模拟转换器的实施例的示意图。
图5是本发明一种校准方法的流程图。
具体实施方式
下面将结合本发明实施例中的图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。并且，在此处需要进一步强调的是，以下的具体实施例提供的优选的技术方案，各方案(实施例)之间是可以相互配合或结合使用的。
鉴于现有技术所存在的问题，本发明采用一个校准查找表，将DAC输入的In[3]对应值设定为1000，在数字域变换为0.51V所对应的数字值，例如1000.001010，也即In[3]从1000映射到1000.001010那么DAC的数字与模拟输出之间的偏差即可被校准。同样的，上述的In[2]可以从0100映射到0011.10101；In[1]可以从0010映射到0001.1111010；In[0]可以从0001映射到0001.000010。
通过这样的映射关系，DAC的非线性特性可以被消除。而且上述映射关系可以通过查找表非常容易的实现。以下，通过附图对本发明的包含自动校准电路的自适应增量调制模拟数字转换器进行详细说明。
如图1为本发明一个包含自动校准电路的自适应增量调制模拟数字转换器的原理示意图，即正常工作模式时的系统工作原理图。
本发明的一种包含自动校准电路的自适应增量调制的模拟数字转换器1包括：误差比较求和电路11、环路滤波器12、比较器13、自适应增量编码器14、数字模拟转换器(DAC)15以及降采样和数字滤波器16，其中，
误差比较求和电路11可为模拟加法器，模拟加法器用于对输入模拟信号与反馈信号进行比较并求差，得到误差信号，其中，反馈信号是输出数字信号通过数字模拟转换器15后的模拟输出。
环路滤波器12与误差比较求和电路11相连，用于接收误差信号，并且该误差信号进行放大后用比较器13进行判决，并将判决结果输入到自适应增量编码器14。
自适应增量编码器14根据比较器13的判决结果进行自适应增量编解码，得到与输入模拟信号对应的n比特数字信号，从而完成对输入信号的模拟到数字的转换。转换后的数字信号经过数字模拟转换器15转换为模拟的反馈信号。
还包括一个校准查找表17，该校准查找表是一个电路模块，存储一组输入输出对应关系，输入一个数，输出一个与之对应的数值，用于修正所述数字模拟转换器的失配。需要校准的部分是数字模拟转换器15的误差和失配，它是自适应增量调制模拟转换器的一个功能模块，通过校准该数字模拟转换器15的失配误差，可以使得整体系统(也就是自适应模拟数字转换器)的失配和噪声很小。
校准查找表17本身直接对应的是校准数字模拟转换器15的失配。通过校准数字模拟转换器15，从而校准了模拟数字转换器的失配和误差。
降采样和数字滤波器16与校准查找表17连接，用于降低采样率和对信号进行滤波。
其中，为了得到数字模拟转换器(DAC)15的具体输出偏差，在数字模拟转换器15的实现中，额外增加了一个LSBa的二进制权值模块。不失一般性，假设DAC是4bit，那么LSBa即为Ina[4]，对应的权值为1/16＝0.0625。在这样的实现中，最高位MSB为In[3]，对应的二进制权值为1/2。余下各位与LSBa的权值和为1/4+1/8+1/16+1/16＝1/2，正好与MSB权值相等。这样，通过比较MSB与余下各比特与LSBa的权值和所对应的输出的偏差，既可以得到MSB的相对失配值。
同样的，MSB-1权值为1/4，与从MSB-2到LSB和LSBa的二进制权值和，1/8+1/16+1/16＝1/4相等。通过比较MSB1的输出与从MSB-2到LSB和LSBa的输出的偏差，即可以得到MSB-1的相对失配值。由此递推，可以得到每一个DAC二进制bit的对应失配值。
由于在现有的自适应增量调制的模拟数字转换器系统中，已经存在环路滤波器12和降采样和数字滤波器16，因此通过设计合适的反馈方式，即可以精确的得到上述两路相等的权值之间的微小差异。
如图2为本发明一个包含自动校准电路的自适应增量调制模拟数字转换器的原理示意图，即工作在校准模式时的系统工作原理图。
将输入设置为零，即将误差比较求和电路11与地连接，并且比较器13输出不通过自适应增量编解码器16和校准查找表17，所输出的1和0比较值直接被映射到+1和-1，通过降采样和数字滤波器16后得到各二进制bit权值模块所对应的精确失配校准值。也就是说，在校准的时候，自适应增量编解码器16不工作，由于这是一个硬件的电路模块，所以会断开逻辑连接；校准查找表17在校准模式时，会把校准值写入到校准查找表17里去。同时，数字模拟转换器15在校准模式下，工作在+/-1/2模式，也即根据比较器13的1/0信号，数字模拟转换器15直接对应输出的+1/2或者-1/2的反馈信号。
通过将自适应增量调制的模拟数字转换器系统的输入设置为零。数字模拟转换器15输出则根据比较器输出，只能输出+1/2或者-1/2中的一种，其中一种输出(例如正输出)由MSB给出，另外一种输出(例如负输出)由其余各比特的和给出。当环路稳定工作时，+1/2和-1/2的脉冲差，即对应着其偏差的失配大小。
例如假定MSB为+1/2，而MSB-1到LSB和LSBa的和为-1/2*0.99，那么对应的，环路稳定后，平均而言，会有99个+1/2脉冲和100个-1/2脉冲，这样环路滤波器12的输出将稳定在0附近波动。这样通过计算上述脉冲的差，并通过较长时间的平均滤波后，即可得到所述失配值的精确估计。
通过从MSB到LSB，遍历所有的二进制比特后，DAC全部的失配特性即可精确获得。将上述失配的对应关系写入查找表后，这样在正常工作模式，通过查找表，即可对DAC的非理想特性进行精确的校准。
如图3所示，为包含有+1/2和-1/2模式的数字模拟转换器的电路示意图。该图是一个二进制加权的电阻DAC的实施例。也就是说，数字模拟转换器15是一个二进制加权的电阻DAC。该数字模拟转换器的输入信号为从高位(MSB)到低位(LSB)的n比特的数字信号。高位MSB对应的驱动电阻为R，低位LSB对应的驱动电阻为2^n*R。
继续参阅图3，数字模拟转换器15包括多个电阻，多个电阻相互并联，每个电阻均与一个开关连接，每个电阻均包括第一端和第二端，每个电阻的第一端彼此连接，每个电阻的第二端均连接与该电阻对应的开关，每个开关均具有三个触头，分别为第一触头、第二触头和第三触头，第一触头与电阻的第二端连接，第二触头与参考电压Ref-连接，第三触头与参考电压Ref+，通过将第一触头和第二触头接触，使电阻与参考电压Ref-连接，通过将第一触头和第三触头接触，使电阻与参考电压Ref+连接。
本发明的数字模拟转换器15还包括一个控制模块，该控制模块包括一个控制电阻和一个控制开关，该控制电阻与其他多个电阻并列，该控制电阻具有第一端和第二端，该控制该控制开关与控制电阻连接，并具有第一触头、第二触头和第三触头，该第一触头与控制电阻的第二端连接，第二触头与参考电压Ref-连接，第三触头与参考电压Ref+，通过将第一触头和第二触头接触，使电阻与参考电压Ref-连接，通过将第一触头和第三触头接触，使电阻与参考电压Ref+连接。
假设n＝4，参考电压Ref-为0V，参考电压Ref+为1V，那么对应于一组输入的Input[3:0]＝1001，那么MSB开关连到1V，LSB开关连接到1V，其余开关连接到0，Output引脚上的电压正好是0.5625V，也即输入的高位MSB对应的1/2参考电压，第二位对应1/4，……，最低位对应1/16参考电压。
本发明与一般的DAC所不同的是，额外增加了一个控制位LSBa，该控制位的驱动电阻与LSB的驱动电阻相同。例如n＝4时，LSBa的权值是1/16；LSB权值是1/16；LSB+1权值为1/8；MSB-1权值为1/4；MSB权值为1/2。这样，LSBa+LSB与LSB+1的权值相等；同样的，LSBa+LSB+……+MSB-1与MSB的权值相等。
在校准模式时，DAC工作在+/-1/2模式，也即输出只有正负两种值。不失一般性，假设正值1/2由MSB决定，将MSB连接到+Ref时，DAC输出为正1/2；负值则由LSBa+LSB+……+MSB-1+MSB决定，将LSBa+LSB+……+MSB-1+MSB连接到-Ref时，DAC输出为负1/2。
在DAC的MSB存在失配时，MSB的+1/2和其余各bit和对应的的-1/2并不相等。该误差值通过环路滤波器12后，用比较器13判决，并根据比较器13的输出反馈出对应的+1/2或者-1/2反馈信号。输出的比较器13的0/1的脉冲的差，即与MSB的失配成正比。如果不存在失配，那么0/1的概率为0.5，脉冲差为0；如果MSB的+1/2实际转换后对应的值比1/2偏大，那么反馈的-1/2的脉冲会更多，使得环路稳定；比较器0的概率会略高一些。将比较器13输出0/1对应到-1/1，并通过降采样和数字滤波器16后，即可得到精确的失配值。
当校准MSB-1的电阻时，断开MSB对应的驱动电阻，此时，MSB-1对应的权重为1/4，LSBa+LSB+……+MSB-2对应的权重之和也是1/4。因此，可以用同样的方式来获得MSB-1与LSBa+LSB+……+MSB-2的失配值。
图4给出了一个R-2R电阻网络DAC的实施例。其中MSB对应的权重为1/2，MSB-1对应的是1/4，……，LSB对应的权重为2^-n，LSBa对应的权重为2^-n。其具体的工作方式与图3相似，不再赘述。
另外，上述数字模拟转换器15可能以不同的组合方式实现，例如R-2R的前面高位采用二进制权重电阻，或者是采用多个相同电阻，但是对应二进制数目的并联的实现方式；或者整体采用采用二进制电阻权重网络实现；也可以部分采用R-2R结构；或者也可能采用电流舵阵列方式或者是二进制权重电流舵等实现方式。
另外，上述数字模拟转换器15也可以使用电容阵列、二进制权重电容、或者电容并联/串联网络实现。或者是采用电流舵阵列、二进制权重电流舵等方式实现。
如图5所示，本发明一种校准方法的流程图，本发明的校准方法包括以下步骤：
步骤S1：在校准开始时，整体模拟/数字转换器切换到校准模式，并从最高位第nbit开始校准；
步骤S2：将数字模拟转换器(DAC)中的LSBa和LSB到第n-1位所对应的二进制单元作为一个整体，其输出权值之和正好与第nbit的权值相等；
步骤S2具体包括如下子步骤：
步骤S21：将DAC中LSBa和[LSB:n-1]对应的二进制单元并联，作为一路1/2；
步骤S22：将n对应的二进制单元，作为另外一路1/2；
步骤S23：将其余n+1:MSB对应的二进制单元断开；
步骤S24：根据比较器输出值，分别反馈+1/2或者1/2；
也就是说在步骤S2中，可以将它们分别作为两路1/2，作为1/2:1/2的校准参考对比，分别反馈+1/2或者1/2可使环路稳定。
步骤S3：将比较器输出的0/1值对应到-1/+1，通过数字滤波器后，得到上述两路1/2之间的失配误差。
步骤S4：循环n次后，完成从MSB到LSB全部n比特的二进制单元与该二进制单元对应的全部低位之和的失配值；
步骤S5：通过该失配值，可以计算出对应每一位bit的实际数字量，并保存至校准查找表，校准结束。
需要指出的是，可以分别将其一路(例如n对应单元)作为正1/2，LSBa和LSB到n-1单元作为负1/2；比较得到失配值后，再将其反过来，即将n对应单元作为负1/2，LSBa和LSB到n-1单元作为正1/2，比较得到另外一组失配值。并根据这两组失配值计算得到最终的失配值。这样可以消除因为正负参考电源、开关、环路滤波器直流失调等电路非理想特性引入的误差。
通过使用本发明中所公开的方法，可以有效的提高采用了自适应增量调制编解码的模拟数字转换器线性度，提高系统总体谐波失真比。以较小的面积、成本、功耗等方面的代价获得更好的系统性能。
本申请从使用目的上，效能上，进步及新颖性等观点进行阐述，已符合专利法所强调的功能增进及使用要件，本申请以上的说明书及说明书附图，仅为本申请的较佳实施例而已，并非以此局限本申请，因此，凡一切与本申请构造，装置，特征等近似、雷同的，即凡依本申请专利申请范围所作的等同替换或修饰等，皆应属本申请的专利申请保护的范围之内。

Claims (10)

1.一种含校准电路的自适应增量调制模拟数字转换器，其特征在于，包括：
误差比较求和电路，其用于对输入模拟信号与反馈信号进行比较并求差，得到误差信号；
环路滤波器，其与所述误差比较求和电路相连，用于接收误差信号；
比较器，其与所述环路滤波器相连，对放大后的所述误差信号进行判决；
自适应增量编码器，其与所述比较器相连，根据所述比较器的判决结果进行自适应增量编解码，得到与所述输入模拟信号对应的n比特数字信号；
数字模拟转换器，其与所述自适应增量编码器相连，用于将数字信号转换成模拟信号，其中所述反馈信号是输出数字信号通过所述数字模拟转换器后的模拟输出；
校准查找表，其为一个电路模块，与所述自适应增量编码器相连，存储一组输入输出对应关系，输入一个数，输出一个与之对应的数值，用于修正所述数字模拟转换器的失配；以及
降采样和数字滤波器，其与校准查找表相连，用于降低采样率和对信号进行滤波。
2.根据权利要求1所述的校准电路的自适应增量调制模拟数字转换器，其特征在于，
所述数字模拟转换器还包括一个LSBa的二进制权值模块，该LSBa的二进制权值模块用于得到每一个所述数字模拟转换器的其它各二进制bit权值模块所对应的失配值。
3.根据权利要求1所述的校准电路的自适应增量调制模拟数字转换器，其特征在于，
在工作在校准模式时，所述误差比较求和电路与地连接，并且所述比较器输出不通过所述自适应增量编解码器和所述校准查找表，所输出的1和0比较值直接被映射到+1和-1，通过所述降采样和数字滤波器后得到各二进制bit权值模块所对应的精确失配校准值。
4.根据权利要求3所述的校准电路的自适应增量调制模拟数字转换器，其特征在于，
所述数字模拟转换器在校准模式下，工作在+/-1/2模式，根据所述比较器的1/0信号，所述数字模拟转换器直接对应输出的+1/2或者-1/2的反馈信号。
5.根据权利要求3所述的校准电路的自适应增量调制模拟数字转换器，其特征在于，
所述数字模拟转换器为二进制加权的电阻数字模拟转换器，该二进制加权的电阻数字模拟转换器的输入信号为从高位到低位的n比特的数字信号。
6.根据权利要求5所述的校准电路的自适应增量调制模拟数字转换器，其特征在于，
所述高位对应的驱动电阻为R，所述低位对应的驱动电阻为2^n*R。
7.根据权利要求5所述的校准电路的自适应增量调制模拟数字转换器，其特征在于，
所述数字模拟转换器包括多个电阻，多个电阻相互并联，每个电阻均与一个开关连接，每个电阻均包括第一端和第二端，每个电阻的第一端彼此连接，每个电阻的第二端均连接与该电阻对应的开关，所述开关为控制位。
8.根据权利要求7所述的校准电路的自适应增量调制模拟数字转换器，其特征在于，
所述数字模拟转换器为开关电容阵列、二进制权重电容或者电容并联/串联网络。
9.一种校准方法，其特征在于，包括如下步骤：
步骤S1：在校准开始时，整体模拟数字转换器切换到校准模式，并从最高位第n位开始校准；
步骤S2：将数字模拟转换器中的LSBa和LSB到第n-1所对应的二进制单元作为一个整体，其输出权值之和正好与第nbit的权值相等；
步骤S3：将比较器输出的0/1值对应到-1/+1，通过数字滤波器后，得到两路1/2之间的失配误差；
步骤S4：循环n次后，完成从高位到低位全部n比特的二进制单元与该二进制单元对应的全部低位之和的失配值；
步骤S5：通过该失配值，计算出对应每一位bit的实际数字量，并保存至校准查找表，校准结束。
10.根据权利要求9所述的校准方法，其特征在于，
步骤S2具体包括如下子步骤：
步骤S21：将数字模拟转换器中LSBa和[LSB:n-1]对应的二进制单元并联，作为一路1/2；
步骤S22：将n对应的二进制单元，作为另外一路1/2；
步骤S23：将其余n+1:MSB对应的二进制单元断开；
步骤S24：根据比较器输出值，分别反馈+1/2或者1/2。
CN202210303048.4A 2022-03-24 2022-03-24 含校准电路的自适应增量调制模拟数字转换器及校准方法 Active CN114650055B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210303048.4A CN114650055B (zh) 2022-03-24 2022-03-24 含校准电路的自适应增量调制模拟数字转换器及校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210303048.4A CN114650055B (zh) 2022-03-24 2022-03-24 含校准电路的自适应增量调制模拟数字转换器及校准方法

Publications (2)

Publication Number Publication Date
CN114650055A true CN114650055A (zh) 2022-06-21
CN114650055B CN114650055B (zh) 2023-05-09

Family

ID=81995317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210303048.4A Active CN114650055B (zh) 2022-03-24 2022-03-24 含校准电路的自适应增量调制模拟数字转换器及校准方法

Country Status (1)

Country Link
CN (1) CN114650055B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115134204A (zh) * 2022-07-08 2022-09-30 海能达通信股份有限公司 调制电路、调制的校准方法以及调制系统

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030160713A1 (en) * 2002-02-28 2003-08-28 Texas Instruments Incorporated Piecewise linear calibration method and circuit to correct transfer function errors of digital to analog converters
CN1520639A (zh) * 2001-06-26 2004-08-11 ��˹��ŵ�� 用于多比特∑-△调制器的带有电流模式dem开关矩阵和单独dem判决逻辑的多电平量化器
WO2007041601A2 (en) * 2005-10-03 2007-04-12 Clariphy Communications, Inc. Multi-channel equalization to compensate for impairments introduced by interleaved devices
US20080165040A1 (en) * 2007-01-10 2008-07-10 Rotchford Christian J Calibrating a digital-to-analog converter
CN102183266A (zh) * 2011-03-22 2011-09-14 中国科学院光电技术研究所 一种伪随机编码信号的物理提取方法及系统
CN102811058A (zh) * 2011-05-31 2012-12-05 联咏科技股份有限公司 信号处理系统及其自我校准数字模拟转换方法
CN104883190A (zh) * 2014-02-28 2015-09-02 北京卓锐微技术有限公司 一种包含自适应增量调制的高精度模数转换器
CN104917527A (zh) * 2015-06-30 2015-09-16 东南大学 应用于单端sar adc的电容失配校准电路及其校准方法
CN107846223A (zh) * 2012-04-20 2018-03-27 凌力尔特有限公司 模数转换器系统和方法
CN107994904A (zh) * 2018-01-29 2018-05-04 北京特邦微电子科技有限公司 数模转换器
CN110617910A (zh) * 2018-06-19 2019-12-27 福特全球技术公司 用于联接到挂接接纳件的单个销载荷传感器的方法和设备
CN111628771A (zh) * 2019-02-28 2020-09-04 恩智浦美国有限公司 基于mdac的时间交错模数转换器以及相关方法
CN112073066A (zh) * 2019-06-10 2020-12-11 意法半导体国际有限公司 针对反馈数模转换器所引入的失配误差进行校正的∑-δ模数转换器电路
CN112202448A (zh) * 2020-09-28 2021-01-08 上海艾为电子技术股份有限公司 逐次逼近型模数转换器及其校准方法、电子设备
CN112671404A (zh) * 2018-01-26 2021-04-16 华为技术有限公司 一种dac误差测量方法及装置
CN113452369A (zh) * 2021-05-17 2021-09-28 清华大学深圳国际研究生院 一种模数转换器及其数字校准方法
CN113508535A (zh) * 2019-03-29 2021-10-15 英特尔公司 用于校准时间交织式模数转换器的装置

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1520639A (zh) * 2001-06-26 2004-08-11 ��˹��ŵ�� 用于多比特∑-△调制器的带有电流模式dem开关矩阵和单独dem判决逻辑的多电平量化器
US20030160713A1 (en) * 2002-02-28 2003-08-28 Texas Instruments Incorporated Piecewise linear calibration method and circuit to correct transfer function errors of digital to analog converters
WO2007041601A2 (en) * 2005-10-03 2007-04-12 Clariphy Communications, Inc. Multi-channel equalization to compensate for impairments introduced by interleaved devices
US20080165040A1 (en) * 2007-01-10 2008-07-10 Rotchford Christian J Calibrating a digital-to-analog converter
CN102183266A (zh) * 2011-03-22 2011-09-14 中国科学院光电技术研究所 一种伪随机编码信号的物理提取方法及系统
CN102811058A (zh) * 2011-05-31 2012-12-05 联咏科技股份有限公司 信号处理系统及其自我校准数字模拟转换方法
CN107846223A (zh) * 2012-04-20 2018-03-27 凌力尔特有限公司 模数转换器系统和方法
CN104883190A (zh) * 2014-02-28 2015-09-02 北京卓锐微技术有限公司 一种包含自适应增量调制的高精度模数转换器
CN104917527A (zh) * 2015-06-30 2015-09-16 东南大学 应用于单端sar adc的电容失配校准电路及其校准方法
CN112671404A (zh) * 2018-01-26 2021-04-16 华为技术有限公司 一种dac误差测量方法及装置
CN107994904A (zh) * 2018-01-29 2018-05-04 北京特邦微电子科技有限公司 数模转换器
CN110617910A (zh) * 2018-06-19 2019-12-27 福特全球技术公司 用于联接到挂接接纳件的单个销载荷传感器的方法和设备
CN111628771A (zh) * 2019-02-28 2020-09-04 恩智浦美国有限公司 基于mdac的时间交错模数转换器以及相关方法
CN113508535A (zh) * 2019-03-29 2021-10-15 英特尔公司 用于校准时间交织式模数转换器的装置
CN112073066A (zh) * 2019-06-10 2020-12-11 意法半导体国际有限公司 针对反馈数模转换器所引入的失配误差进行校正的∑-δ模数转换器电路
CN112202448A (zh) * 2020-09-28 2021-01-08 上海艾为电子技术股份有限公司 逐次逼近型模数转换器及其校准方法、电子设备
CN113452369A (zh) * 2021-05-17 2021-09-28 清华大学深圳国际研究生院 一种模数转换器及其数字校准方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LUCA DE VITO等: "Bayesian Calibration of a Lookup Table for ADC Error Correction", 《IEEE TRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT》 *
刘聪等: "分时交替模数转换器通道失配校准技术进展", 《南通大学学报(自然科学版)》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115134204A (zh) * 2022-07-08 2022-09-30 海能达通信股份有限公司 调制电路、调制的校准方法以及调制系统
CN115134204B (zh) * 2022-07-08 2023-06-09 海能达通信股份有限公司 调制电路、调制的校准方法以及调制系统

Also Published As

Publication number Publication date
CN114650055B (zh) 2023-05-09

Similar Documents

Publication Publication Date Title
US7880650B2 (en) Method and apparatus for testing data converter
US7876254B2 (en) Data conversion circuitry having successive approximation circuitry and method therefor
US7868796B2 (en) Self-calibrating data conversion circuitry and method therefor
KR101182402B1 (ko) 순차 접근 아날로그-디지털 변환기
US5598157A (en) Sigma Delta analog to digital converter with three point calibration apparatus and method
US7733258B2 (en) Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
US7868795B2 (en) Data conversion circuitry with an extra successive approximation step and method therefor
CN113037287B (zh) 一种高精度逐次逼近性模数转换器的后台校准方法及系统
WO2019089499A1 (en) Method and apparatus for offset correction in sar adc with reduced capacitor array dac
US7545295B2 (en) Self-calibrating digital-to-analog converter and method thereof
US7659845B2 (en) Analog-to-digital converter with capacitor array
CN102299715B (zh) 流水线a/d转换器及其带溢出标识位的数字校正方法
CN114650055B (zh) 含校准电路的自适应增量调制模拟数字转换器及校准方法
CN108988859B (zh) 基于冗余位的比较器失调电压校准方法
CN113794475B (zh) 电容阵列型逐次逼近模数转换器的校准方法
CN114614821A (zh) 基于差分结构的sar adc失调误差校正方法及电路
EP4274100A1 (en) Analog-to-digital converter (adc) having calibration
US8253612B2 (en) Self-calibrating R-2R ladder and method thereof
EP4057512A1 (en) Self calibrating digital to analog converter
US6522276B2 (en) System of DAC correction for a ΔΣ modulator
CN113810052B (zh) 基于电容失配校准电路的逐次逼近模数转换器
CN111490787B (zh) 一种∑-δ调制器及降低非线性和增益误差的方法
Valet et al. Comparative study on pre-distortion/calibration methods for current-steering digital-to-analog converters
CN116938244B (zh) 纯数字域的r-2r电阻型dac误差补偿校准方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant