CN104517868A - 电子部件、装置及方法 - Google Patents

电子部件、装置及方法 Download PDF

Info

Publication number
CN104517868A
CN104517868A CN201410522858.4A CN201410522858A CN104517868A CN 104517868 A CN104517868 A CN 104517868A CN 201410522858 A CN201410522858 A CN 201410522858A CN 104517868 A CN104517868 A CN 104517868A
Authority
CN
China
Prior art keywords
electronic unit
conductive layers
contact pad
semiconductor device
redistribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410522858.4A
Other languages
English (en)
Other versions
CN104517868B (zh
Inventor
R·奥特雷姆巴
J·赫格劳尔
K·希斯
X·施勒格尔
J·施雷德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104517868A publication Critical patent/CN104517868A/zh
Application granted granted Critical
Publication of CN104517868B publication Critical patent/CN104517868B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/048—Second PCB mounted on first PCB by inserting in window or holes of the first PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor

Abstract

本申请公开了一种电子部件，其包括至少一个半导体器件和重新分布板，重新分布板包括至少两个非传导层和传导重新分布结构。半导体器件嵌入重新分布板中，并且电耦合到重新分布结构，并且该重新分布板的侧面具有台阶。重新分布结构的外接触垫被布置在该台阶上。

Description

电子部件、装置及方法
背景技术
半导体芯片可以以电子部件的形式提供，其包括具有用于将该电子部件安装在电路板(诸如印刷电路板)上的外接触部的封包。封包可以包括环氧树脂和从半导体芯片到外接触部内部部分的内部电连接，环氧树脂覆盖半导体芯片，保护它从环境隔离。封包的外接触部可以具有各种形式，诸如插脚、焊盘或焊球。
发明内容
电子部件包括至少一个半导体器件和重新分布板，重新分布板包括至少两个非传导层和传导重新分布结构。半导体器件嵌入重新分布板中，并且电耦合到重新分布结构，并且该重新分布板的侧面具有台阶。重新分布结构的外接触垫被布置在该台阶上。
装置包括电路板，其具有多个非传导层、重新分布结构和至少一个包括台阶的腔，该台阶包括接触垫，其耦合到重新分布结构和电子器件，该电子器件包括在重新分布板中嵌入的至少一个半导体器件，该重新分布板的侧面具有台阶和布置在台阶上的外接触垫。该电子器件被安装在腔中，并且电子部件的外接触垫被安装在电路板的接触垫上。
一种方法，包括提供电子部件，其包括嵌入重新分布板中的至少一个半导体器件，该重新分布板包括至少两个非传导芯层和至少一个传导层，该方法还包括去除芯层的周边部分和暴露出在另一芯层上的传导层的一部分，以及为该电子器件形成外接触垫。
本领域技术人员在阅读下列详细说明、并且查看附图时，将认识到额外的特点和优点。
附图说明
图的要素不必相对于彼此按比例绘制。相同的附图标记指定相应的类似部件。各种说明的实施例的特征能够结合，除非其彼此排斥。实施例在附图中描述并且在下列描述中详述。
图1示出根据第一实施例的电子部件。
图2示出电子部件和包括腔的电路板。
图3示出根据第二实施例的电子部件和包括腔的电路板。
图4示出根据第三实施例的电子部件。
图5示出包括两个电子部件的布置。
图6示出根据第四实施例的电子部件。
图7示出根据第五实施例的电子部件。
图8示出一部分电路板的透视图。
图9示出包括传导迹线的一部分电路板的透视图。
图10示出包括传导迹线的一部分电路板的透视图。
图11示出根据第六实施例的方法的流程图。
图12示出根据第七实施例的方法的流程图。
具体实施方式
在下面详细说明中，参考附图，其形成本发明的和部分，并且在附图中通过说明示出可以实践本发明的具体实施例。在这点上，方向术语，诸如“顶”、“底”、“前”、“后”、“头”、“尾”、“上”、“下”等，参考描述的图形的定向来使用。因为实施例的部件能够以许多不同取向放置，所以使用方向术语是为了说明而非限制。应当理解，可以利用其他实施例，并且可以做出结构或逻辑变化，而不偏离本发明的保护范围。不应以限制的意义理解本发明的下列详细说明，本发明的保护范围由权利要求限定。
下面将解释许多实施例。在这个情形中，一致构造特征通过图中一致或类似的附图标记识别。在本描述的上下文中，“横向”或“横向方向”应该被理解为方向或范围，其通常平行于半导体材料或半导体载体的横向延伸。因此，横向方向通常平行于这些表面或侧面平行。与此相反，术语“竖直”或“竖直方向”被理解为意思是通常垂直于这些表面或侧面延伸，因而通常垂直于横向。因此，竖直方向在半导体材料或半导体载体的厚度方向延伸。
如本说明书中所采用的，术语“耦合”和/或“电耦合”不是意味着元件必须直接耦合在一起——可以在“耦合”或“电耦合”元件之间提供居间元件。
如本文中所使用的，“高压”和“高压器件”，诸如高压耗尽型晶体管，其为被优化用于高压开关应用的电子器件。也就是说，当晶体管断开时，其能够阻塞高压，诸如大约300V或更高，大约600V或更高，或大约1200V或更高，并且当晶体管接通时，其具有足够低的导通电阻(RON)用于使用其的应用，也就是说，当实质上的电流穿过该器件时，其经历足够低的传导损失。高压器件至少能够阻挡等于高压电源的电压或使用其的电路中的最大电压。高压器件能够阻挡300V、600V、1200V，或者该应用所需要的其他适合的阻挡电压。
如本文中所使用的，“低压器件”，诸如低压增强型晶体管，为能够阻挡诸如在0V和Vlow之间的低压的电子器件，但是其不能阻挡高于Vlow的电压。Vlow可以是大约10V、大约20V、大约30V、大约40V、或在大约5V和50V之间，诸如在大约10V和30V之间。
如本文中所使用，传导为电上传导，并且非传导为电上非传导。
图1示出根据第一实施例的电子部件100，其包括半导体器件101和重新分布板102。重新分布板102包括至少两个非传导层。在这个示例性示出的实施例中，重新分布板102包括四个非传导层103、104、105、106和传导重新分布结构107。半导体器件101被嵌入重新分布板102中，并且与重新分布结构107电耦合。重新分布板102的侧面108具有台阶109。重新分布结构107的外接触垫被布置在台阶109上。
四个非传导层103、104、105、106以叠层布置，以便该重新分布板102可以被认为是多层重新分布板。非传导层103、104、105、106可以包括芯层和所谓预浸层。芯层可以包括纤维加强复合材料，诸如玻璃纤维加强环氧树脂。预浸层在制造过程中被用作粘合层，并且包括可以在两个阶段固化的热固树脂。在部分固化的状态，热固树脂可以被表示为B状态材料。在这个部分固化的状态，第一预浸层可以用于将金属箔粘着到芯层，并且第二预浸(pre-preg)层可以用于将另外的芯层应用到金属箔，以建立重新分布板102的多层结构。该重新分布结构包括例如金属层的传导层和传导通孔。该金属层可以包括铜，并且可以被构造为包括一个或多个传导迹线。
该台阶109由非传导层105的突出区域形成，其从邻近的传导层104突出并且从该传导层104暴露。非传导层105、106的横向范围大于非传导层103、104的横向范围，以提供台阶109。
侧面108中的台阶109可以在侧面108的整个宽度上延伸延伸。接触垫110可以被放置在提供台阶109的突出区域的仅仅一部分上，或者可以在形成台阶109的整个突出区域上方延伸。在外接触垫110被放置在仅仅一部分台阶109上的实施例中，另外的外接触垫可以彼此间隔地被放置在台阶109上。非传导层105的材料提供外接触垫之间的电绝缘。
重新分布结构107包括多个传导层111、112、113，其中传导层111被放置在非传导层103、104之间，传导层112被放置在非传导层104、105之间，并且传导层113被放置在非传导层105、106之间。传导层111、112、113每个可以被构造为提供一个或多个传导迹线。重新分布结构107还包括传导通孔114，其延伸通过非传导层105的厚度，并且将非传导层105的下表面上的传导层113的迹线电耦合到非传导层105的上表面上的传导层112的迹线。接触垫110由放置在形成台阶109的非传导层105的上表面上的传导层112的暴露区域形成。
该半导体器件101被嵌入重新分布板102的内部，尤其是被嵌入非传导层104、105中。半导体器件101的上表面115包括电极116，其与传导层111直接接触且电接触。半导体器件101的相对下表面117包括一个或多个内接触垫118。下表面117被放置在非传导层105内。该重新分布板还包括至少一个传导通孔119，其在电极118和传导层113之间延伸。内接触垫118通过重新分布结构107被电连接到一个或多个外接触垫110，特别是通过传导通孔119、传导层113和传导通孔114。
内接触垫118和传导通孔119的横向面积可以小于外接触垫110的面积。由于外接触垫110面积大于内接触垫118，并且在大于半导体器件101的横向面积的横向面积上分布，所以电子部件100能够被认为是具有散开(fan-out)布置。
该台阶109包括踏面120和升起121。踏面120和升起121垂直于彼此布置。在这个实施例中，外接触垫110仅仅布置在踏面120上。台阶109也可以被认为是从重新分布板102的侧面108突出的壁架。
重新分布板102包括上表面122，其横向范围小于下表面123的横向范围。上表面122和下表面123彼此平行。侧面108中的台阶109的宽度124对应上表面122和下表面123的横向尺寸的差。台阶109的踏面120与上表面122和下表面123平行布置，并且垂直于在踏面120的上表面125和重新分布板102的上表面122之间延伸的升起
121。踏面120也垂直于在踏面120的上表面125和重新分布板102的下表面123之间延伸的升起126。
图2示出一种布置130，其包括图1中所示的电子部件100和电路板131。电路板131包括多个非传导层132、133、134、135、重新分布结构136和包括台阶138的腔137。台阶138突出到腔137的下部中，以便腔137的上部横向上大于由台阶138界定的腔137的下部区域。电路板131的重新分布结构136是传导的，并且包括被布置在电路板131的台阶138上的外接触垫139。当电子部件100被放置在腔137中时，接触垫139被配置为对应电子部件100的外接触垫110的位置。
这样布置电子部件100，以便其横向范围较小的上表面122面向腔137，并且横向范围大于上表面122的下表面123背向腔137。电子部件可以以这个取向插入腔137中。
当电子部件100被放置在腔137中时，电子部件100的侧面108中的台阶109与电路板131的腔137中的台阶138接合并且被支撑在其上。电子部件100通过外接触垫110和电路板131的接触垫139之间的传导连接141电耦合到电路板131的重新分布结构136。
在图2中所示的电路板131的部分中，腔137的侧面140包括台阶138，其形状和大小匹配电子部件100的台阶109。在一些实施例中，电路板的台阶可以大于电子部件的台阶，例如略宽或略深。也期望某一程度的游隙，以便帮助电子部件到腔137中的插入。
电路板131的重新分布结构136包括多个导电层142，其被布置在非传导层133、135的外表面上，并且在非传导层132和133、133和134、以及134和135的界面处。传导层142每个都可以被构造为提供一个或多个传导迹线。重新分布结构136还包括一个或多个传导通孔143，其在不同传导层142的传导迹线之间延伸并且将不同传导层142的传导迹线彼此电耦合。接触垫139由传导层142的暴露部分提供，剩余的埋在电路板131内，并且尤其在非传导层133、134之间。
外接触垫110可以通过焊接或导电粘合剂连接被连到接触垫139。依靠电子部件100的内部重新分布结构107、电子部件100和电路板131之间的传导连接141，半导体器件101被电耦合到电路板131的重新分布结构136，并且被耦合到电路板131上或电路板131中安装的图2的视图中未示出的另外的部件。
电路板131的传导层142和传导通孔143的迹线尺寸远远大于电子部件100的通孔114和传导层111、112、113的传导迹线。这使得能够使用适合于大规模生产的更简单的制造方法来制作电路板131的重新分布结构136。这是有用的，因为电路板131通常量级大于电子部件100。
电子部件100的重新分布结构的传导迹线和传导通孔在级别上更加精细并且可能制造起来更加复杂。通过为电子部件100提供散开结构以便其外接触垫110的电区域适合于电子部件100在电路板131的接触垫139上的简单安装，能够限制更复杂的使用或昂贵的制造过程在仅仅用于电子部件100的需要。
电子部件100的重新分布板102的多层结构板102也使得重新分布结构107能够在电子部件100内提供附加功能。例如，可以依靠放置在嵌入为晶体管器件的半导体芯片的非传导层之间的传导迹线，提供用于晶体管器件的电流感测功能。在这个实施例中，至少一部分用于提供电流感测的重新分布结构被放置成邻近重新分布板102内的晶体管的侧面。
图3示出根据第二实施例的电子部件150。电子部件150包括半导体器件151和重新分布板152，重新分布板152具有四个非传导层153、154、155、156以及包括三个传导层158、159、160的传导重新分布结构157。然而，重新分布板152不限于这种布置，并且可以包括例如更多或更少的传导和/或非传导层。分别地，传导层158被布置在非传导层153、154之间，传导层159被布置在非传导层154、155之间，并且传导层160被布置在非传导层155、156之间。重新分布结构157也包括导电通孔161，导电通孔161在传导层159中的传导迹线和传导层160中的传导迹线之间延伸。
该半导体器件151为竖直晶体管器件，其第一电流电极162在第一主表面163上，并且第二电流电极164在相反的主表面165上。术语竖直晶体管器件表示漂移路径是竖直的并且与两个主表面正交的晶体管。
半导体器件151的高度大于重新分布板152的非传导层153、154、155、156的每个的厚度。半导体器件151被布置为嵌入重新分布板152内，其第一主表面163安装在非传导层153、154之间的界面处的传导层158的传导迹线上。相反的主表面165位于非传导层155内，并且通过多个传导通孔166电耦合到非传导层155、156之间放置的传导层160的传导迹线。
电子部件150具有电子部件150的第一主平面168和第二主平面169，其大体彼此平行。第一主平面168的横向范围大于第二主平面169。在侧面167在第一主表面168和第二主表面169之间延伸的布置中，该电子部件150不同于第一实施例的电子部件。
侧面167包括从第二主平面169到第一主平面168的多个台阶。非传导层154在非传导层153的侧面170上方突出。非传导层155在非传导层154的侧面171上方延伸，并且非传导层156在非传导层155的侧面172上方延伸。非传导层153、154、155各自的突出区域174、175、176每个都包括电子部件150的重新分布结构157的外接触垫177、178、179。
外接触垫177为半导体器件151的第一电流电极162提供第一电流接触垫。接触垫179为半导体器件151的第二电流电极164提供第二电流接触垫。接触垫178为电子部件150提供电流感测。重新分布结构157包括通孔161，其在被耦合到半导体器件151的第一电流电极162的传导层160的传导迹线和提供接触垫177的传导迹线173之间延伸。传导通孔161包括具有高于传导迹线的材料的电阻率的材料，因此允许经由接触垫177进行电流感测。
图3也示出电路板180，其包括用于接收电子部件150的腔181。该腔181具有侧面182，其包括三个台阶183、184、185，这三个台阶被配置为接合电子部件150的突出区域174、175、176并支撑这些突出区域。该电路板180包括以叠层布置的五个非传导层186、187、188、189和190以及重新分布结构191。然而，该电路板180不限于这个布置，并且可以具有更多的非传导和传导层。腔181在电路板的一个主表面打开，以便接收电子部件150。最低的非传导层186形成腔181的闭合基部，用于容纳电子部件150。
电路板180包括重新分布结构191，其包括布置在非传导层和传导通孔193上和之间的传导迹线192，所述传导通孔延伸通过一个或多个层的厚度，以提供三维重新分布结构191。
腔181具有横向范围和内部轮廓，其大体对应电子部件150的横向范围和外部轮廓。侧面积较小的第二主平面169被向下面向电路板180的腔181布置，侧面积较大的第一主平面168面朝上并且背向电路板180。由于腔181形成在电路板180的四个非传导层中，并且电子部件150也由四个非传导层形成，每个非传导层的厚度都对应电路板180的非传导层的厚度，腔181的深度对应电子部件150的高度。
电子部件150的突出区域174、175、176沿着电子部件150的侧面167的宽度延伸。类似地，腔181的台阶183、184、185沿着腔181的整个侧面延伸。
电路板180的三个台阶183、184、185每个都包括接触垫194、195、196，其电耦合到电路板180的重新分布结构191。电子部件150被安装在腔181中，以便外接触垫177被安装在非传导层187的接触垫194上且电耦合于所述接触垫194，电子部件150的外接触垫178被安装在电路板180的接触垫195上且电耦合于此，并且电子部件150的外接触垫179被安装在电路板180的非传导层189上放置的接触垫196上且电耦合于此。
电路板180可以明显大于电子部件150。例如，该电子部件150可以包括单个晶体管器件，诸如MOSFET、IGBT、高电子迁移率晶体管(HEMT)，并且可以具有大约几毫米量级的横向面积。电路板180可以具有大约平方米量级的横向面积。
电子部件150的外接触垫177、178、179每个的横向面积都大于内接触垫的横向面积，并且特别是大于在电子部件150的重新分布结构157和半导体器件151之间延伸的传导通孔161的横向面积。例如，内接触区域的尺寸可以大约为几十微米的量级，然而外接触垫177、178、179的面积可以大约为平方毫米的量级。外接触垫177、178、179的较大尺寸使得外接触垫177、178、179能够通过焊剂、导电粘合剂等被直接安装在腔181的台阶183、185、186的接触垫194、195、196上。
图4示出根据第三实施例的电子部件200。电子部件200包括半导体芯片201和重新分布板202，重新分布板202包括具有传导迹线和传导通孔的传导重新分布结构203。重新分布板202可以具有两个或更多非传导层，并且在第三实施例中，包括四个非传导层204、205、206、207。
电子部件200不同于第二实施例的电子部件150之处在于以重新分布板202的外部轮廓的形式。在重新分布板202的两个或更多侧面中提供至少一个台阶。
重新分布板202包括大体彼此平行的上部主表面和下部主表面209。上部主表面208横向上大于下部主表面209。重新分布板202的两个相对侧面210、211每个都包括从下部主表面209到上部主表面208的三个台阶212、213、214。
台阶212由非传导层205在相邻非传导层204的横向范围上方延伸或突出的周边区域形成。类似地，电子部件200的两个相对侧面210、211上的台阶213由非传导层206在相邻非传导层205的横向范围上方突出的周边区域形成，并且台阶214由非传导层207在相邻非传导层206上方延伸的周边区域生成。
台阶212、213、214可以通过去除非传导层204、205、206在重新分布板202的两个相对侧面上的周边部分来提供。可以去除非传导层206的宽度w的周边部分，并且下面传导层的部分被暴露为提供外接触垫。可以去除非传导层205的宽度2w的周边部分，并且下面传导层的部分被暴露为提供外接触垫。可以去除非传导层204的宽度3w的周边部分，并且下面传导层的部分被暴露为提供外接触垫。
电子部件200包括多个外接触垫215，其被布置在形成台阶212、213、214的非传导层205、206、207的突出的周边区域上。这些外接触垫215由电子部件200的重新分布结构203的暴露部分提供，并且使得半导体芯片201能够电耦合到电子部件200外部的另外部件。
在所示的实施例中，两个相对侧面210、211具有类似的轮廓，以便该电子部件200具有镜面对称轮廓。在其他实施例中，电子部件的三个或四个侧面也可以具有相同结构。在重新分布板的所有四个侧面具有相同台阶结构的实施例中，电子部件200能够被描述为具有金字塔形形状。
电子部件200可以被安装在电路板220的腔221中，所述腔的尺寸和内轮廓对应电子部件200的外轮廓。腔221包括彼此相对的侧面222、223，其每个都具有三个台阶224、225、226，这三个台阶对应电子部件200的两个相对侧面210、211的三个台阶212、213、214。
电路板220也包括重新分布结构227，其包括布置在非传导层229和传导通孔230上或之间的传导层228，传导通孔230在一个非传导层229的任一侧上布置的传导层228的传导迹线231之间延伸。非传导层229的周边部分提供台阶224、225、226。
电路板220还包括位于台阶224、225、226上的暴露的接触垫232，这些暴露的接触垫232由传导层228的暴露区域形成，尤其是重新分布结构227的传导层228的传导迹线231的远端。接触垫232被布置在台阶224、225、226的上部水平表面上对应电子部件200的外接触垫215的位置处，以便电子部件200的外接触垫215可以电耦合到电路板220的重新分布结构227。
外接触垫232可以被布置在腔221的一个、两个或更多侧面上的一个或多个台阶212、213、214上。当电子部件200被插入腔221中时，电路板220的接触垫232的布置对应电子部件200的布置。
腔221的台阶224、225、226通过伸入腔221的电路板220的堆叠的非传导层229的周边部分提供。最低的非传导层233最远延伸到腔221中，并且提供用于容纳一部分电子部件的凹陷234，特别是横向范围最小的电子部件200的非传导层204。叠层的相邻非传导层235延伸到腔221中一段距离，该距离小于最下部传导层233，但是大于位于非传导层233上方的相邻的非传导层235。类似地，叠层的最高非传导层236被布置在非传导层235上，以便非传导层235的周边部分未被覆盖。一个或多个接触垫232可以被布置在这些暴露的周边部分上。
腔221可以通过移除预制多层电路板的部分而在电路板220中形成。腔221也可以在电路板220的制造期间通过在每层被增加到叠层时构造每一层来形成。非传导层可以提供有切断部分并被堆叠，以提供具有期望的内轮廓的腔221。
电子部件200的非传导层205被布置在由电路板220的非传导层235形成的凹陷237中。电子部件200的非传导层206被布置在由电路板220的非传导层236形成的凹陷238中，并且电子部件200的非传导层207被布置在由电路板220的非传导层236形成的凹陷239中。
图5示出包括两个电子部件200’、200”的布置250。电子部件200’、200”对应电子部件200，并且具有一个与另一个倒置的布置。
电子部件200’被布置有面向一个方向(例如向下)的最大的主表面208，并且另一个电子部件200”被相对布置，其最大主表面209面向相反方向(例如向上)。这使得第二电子部件200”上的台阶212”、213”、214”能够被分别安装和支撑在另一个电子部件200’的台阶212’、214’、213’上”’。两个电子部件200’、200”通过电子部件200’、200”每个的外接触垫215彼此电耦合。
该布置250可以用于由两个或更多电子部件形成电路。例如，如果通过将两个电子部件200’、200”安装在一起，电子部件200’、200”每个都包括晶体管器件，那么可以制造半桥电路。当电子部件200’、200”安装在一起时，电子部件200’、200”的传导重新分布结构203’、203”可以不同，以便提供所需要的电路。在图5中所示的布置250中，电子部件200’具有在台阶212上暴露的接触垫215’，所述台阶被安装在电子部件200”的接触垫215”上，并且将晶体管201’的源电极252连接到晶体管201”的漏电极253，并因此形成半桥电路的结点。
可以通过由两个电子部件200’、200”的重新分布板202’、202”内的适当传导结构，将例如HEMT的第一晶体管的栅电极电耦合到例如MOSFET的第二晶体管的源电极，来形成级联电路。
在图5中所示的实施例中，两个电子部件连结在一起。然而，许多电子部件可以连结在一起，以形成所期望的电路或形成子模块。电子部件也可以包括不同半导体器件，例如一个电子部件可以包括晶体管，并且第二电子部件可以包括用于晶体管的栅极驱动器。
多个电子部件或包括预先安装的多个电子部件的子模块可以被安装在电路板的腔中，该腔具有适合于接收电子部件的组合的横向尺寸和轮廓。部件的组合可以通过在电子部件的最外侧表面的台阶和在腔的侧面中形成的台阶上放置的接触垫被电连接到电路板的重新分布结构。然而，接触部也可以通过其他方法形成，诸如接合线、金属带和金属夹等。
电子部件的一个或多个台阶可以不包括接触垫。如用于将接触垫安装到电路板的接触垫的，电子部件的这些台阶可以通过非传导粘合剂或传导粘合剂被安装在腔的台阶上。替代地，不具有接触垫的任何台阶可以仍旧没有粘合剂以及与电路板的相应台阶的其他连接。在这个实施例中，在电子部件和电路板之间的机械接头仅仅通过电子部件的外接触垫和电路板的接触垫之间的连接形成。
在先前示出的实施例中，每个电子部件都包括单个半导体器件，诸如单个晶体管器件。然而，也可以提供电子部件，其包括在重新分布板中嵌入的两个或更多半导体器件，该重新分布板包括在一个或多个侧面中的一个或多个台阶。
图6示出电子部件260，其包括两个半导体器件261、262，在这个特定实施例中，其为晶体管器件。两个半导体器件261、262在重新分布板263内以堆叠配置来布置。
重新分布板263包括四个非传导层264、265、266、267和传导重新分布结构268，传导重新分布结构268包括位于非传导层267、266之间的传导迹线269、在非传导层266、265之间布置的传导迹线270、在非传导层265、264之间布置的传导迹线271和在非传导层264的下表面上布置的传导迹线272。重新分布结构157也包括在传导迹线270和271之间延伸的导电通孔273和在传导迹线271和272之间延伸的传导通孔274。
半导体器件261包括安装在传导迹线271的下表面，并且具有这样的高度，以便半导体器件261的相对上表面275位于在非传导层266的厚度内。重新分布结构268包括另外的多个传导通孔276，其从第一半导体器件261的上表面275延伸到位于在非传导层266和267之间的传导迹线269。
第二半导体器件262位于在第一非传导层264，并且与传导迹线271和272接触。
类似于图3到5中所示的第二和第三实施例的电子部件，重新分布板263的至少一个侧面277包括通过去除一部分邻接非传导层制造的多个台阶278。非传导层265在非传导层264上方延伸并突出。非传导层266在非传导层265上方延伸并从非传导层265突出，非传导层267在非传导层266上方延伸并从非传导层266突出。每个台阶278都包括至少一个外接触垫279。每个外接触垫279由传导迹线的暴露部分形成，该传导迹线为非传导层265、266、267的周边突出部分上放置的传导迹线269、270、271的传导迹线。
图6中所示的实施例提供了半桥电路。提供叠层的下部晶体管的第二半导体器件262被以漏极在下配置来布置，其漏电极电耦合到非传导层265上放置的外接触垫281和传导迹线272。源电极283位于在半导体器件262的上表面上，并且与传导迹线285电耦合，传导迹线285电耦合到在非传导层266上放置的外接触垫280。栅电极290被布置在半导体器件262的上表面上，并且电耦合到重新分布结构268的传导迹线291。
半导体器件261被以漏极在下配置来布置。漏电极286被安装在传导迹线285上，并且经由传导迹线285与下部晶体管262的源极耦合，并因此耦合到外接触垫280。外接触垫280提供到半桥结构的结点的路径。
被放置在第一半导体器件261的上表面289上的源电极287和栅电极288被电耦合到传导迹线269，并且延伸至在非传导层267上放置的接触垫279。
电子部件260可以以类似于图3中所示的实施例的方式被安装在电路板180上，电路板180包括腔181和重新分布结构191。例如，电子部件260可以被插入一个电路板180的腔181中，以便台阶278上放置的接触垫279、280和281与电路板180的台阶183、184、185上放置的接触垫194、195、196接合。
图7示出根据第五实施例的电子部件300。电子部件300包括布置在重新分布板304内的公共腔303中的两个半导体器件301、302。重新分布板304包括多个非传导层和多个传导层。在图7中所示的实施例中，重新分布板304包括四个非传导层305、306、307、308和分别在非传导层305、306之间布置的传导层309、在非传导层306、307之间布置的传导层310、和在非传导307、308之间布置的传导层311。然而，重新分布板152不限于这种数量的非传导层和传导层，并且可以具有更多或更少数目的非传导层和传导层。
腔303被放置在非传导层306、307中，并且尺寸可以适合于容纳两个或更多半导体器件。半导体器件可以被所有放置在腔内，或可以延伸到腔的上表面。例如，半导体器件可以是未封包的半导体芯片，所谓的裸片，或者可以是封包器件。半导体器件可以电耦合到在形成腔303的基部和/或壁上放置的重新接线结构308。
电子部件300的重新分布板304包括至少一个侧面309，所述侧面包括至少一个台阶310和在台阶310上暴露的重新分布板304的重新分布结构312的至少一个外接触垫311。在图7中所示的实施例中，侧面309包括三个台阶310，每个台阶都包括电子部件300的至少一个外接触垫311。
电子部件300可以被安装在电路板180上，电路板180包括腔181和重新分布结构191。例如，电子部件300可以被插入电路板180表面中的腔181或凹陷中，以便台阶310上放置的接触垫311与电路板180的台阶183、184、185上放置的接触垫194、195、196接合。
图8说明了电路板330的一部分，尤其是包括用于接收电子部件的腔332的顶表面331。腔332具有大体正方金字塔形，其具有上部较大凹陷333、中部凹陷334和下部凹陷355，中部凹陷334的横向面积在上部凹陷333和下部凹陷335之间。上部凹陷333和中间凹陷334包括周边壁架或台阶337，位于其上的是多层重新分布结构的传导迹线336的暴露部分。传导迹线336的暴露部分提供接触垫339。重新分布结构包括被布置在顶表面331上的另外的传导迹线338和在图8中未示出的传导通孔，该传导通孔延伸通过一个或多个非传导层的厚度。
腔332在表面331上开口，并且可以用于接收具有与四个侧面中的台阶类似的正方金字塔形的电子部件。然而，电子部件可以在比四个侧面仅仅少一侧上具有一个或多个台阶，并且可以被安装在金字塔形的比四个侧面少一侧或多侧的侧面上并且少于腔332的三个凹陷333、334、335中。
腔332内的台阶337由电路板330的非传导层的部分提供。台阶337的高度对应非传导层的厚度。
图9说明了电路板330的进一步视图，其中示出从腔332的上部凹陷333中的第一暴露部分341延伸的传导迹线340和从在上部凹陷333中布置的第二暴露部分343延伸的第二传导迹线342的位置。图9中通过虚线示出第一传导迹线340和第二传导迹线342，其被放置在电路板330的主体内，尤其是在最高非传导层和其相邻的下面的非传导层之间。这些非传导层的厚度决定了腔332的凹陷333、334、335的厚度。
第一传导迹线340为低压传导迹线，第二传导迹线342为高压传导迹线。低压传导迹线340和高压传导迹线342被布置在电路板中，以便其未重叠。低压传导迹线340被配置为被耦合到腔332中安装的电子部件的低压电极。例如，低压电极包括N型MOSFET晶体管的信号电极、接地电极和源电极。高压传导迹线342被配置为被耦合到腔332中安装的电子部件的高压电极。例如，高压电极可以为N型MOSFET晶体管的漏电极。低压传导迹线和高压传导迹线的不重叠布置能够帮助减少漏电。
如本文中所使用的，漏电距离被定义为沿着放置在两个传导材料之间的隔离体表面测量的两个传导材料之间的最短路径。保持最小漏电距离可以帮助减少随时间推移而出现故障的风险。由于在长时间上施加高压造成的沿着隔离体表面的传导路径的生成，即漏电，与RMS值有关，，并且也可以取决于由污染度描述的环境条件和隔离体的材料特性。
低压传导迹线340可以被直接耦合到晶体管的源电极，并且高压迹线342可以被连接到诸如漏电极的晶体管的高压电极。
在图9中所示的实施例中，低压传导迹线340和高压传导迹线342被布置在多层电路板的同一层中。
图10说明了电路板330的实施例，其中低压迹线340和高压迹线342被布置在多层电路板330内的不同层中。例如，所有高压迹线342可以被布置在第一层345中，并且所有低压迹线340可以被布置在第二层346中，第二层346与第一层345由电路板330的一个或多个非传导层347间隔开。这个布置也能够帮助减少漏电，因为比起高压迹线342和低压迹线340被布置在共同层中的布置，漏电距离增大。
可以提供传导通孔344，以便确定迹线348从相邻层349到其中放置有重新分布结构的相应迹线的平面的路线。例如，下层中的低压迹线348可以通过邻近腔332布置的传导通孔344被耦合到第二层346中的低压迹线340。
在高压迹线342被布置在与低压迹线340不同层的实施例中，低压迹线340和高压迹线342也可以布置使得它们未重叠。
现在将参考流程图描述方法。图11和12中的流程图350和360每个都分别描述根据用于制作电子部件的方法的一个实施例的步骤，所述电子部件具有在至少一个侧面中包括至少一个台阶的重新分布板中嵌入的半导体器件。应当注意，流程图350、360的某些对本领域技术人员显而易见的细节和特征已经忽略。例如，如本领域中已知，步骤可以包括一个或多个子步骤或可以涉及专用设备或材料。尽管流程图350和360中示出的步骤351到353和361到369足以描述一个实施例，但是其他实施例可以利用不同于流程图350、360中示出的步骤。
从流程图350的步骤351开始，步骤351包括提供电子部件，该电子部件包括重新分布板，该重新分布板包括至少第一非传导层、第二非传导层和重新接线结构，重新接线结构包括位于第一和第二非传导层之间的传导层。半导体器件101被嵌入重新分布板内，并且与传导层电耦合。
继续步骤352，例如通过激光烧蚀去除一个非传导层的周边部分。
继续步骤352，暴露出在一个非传导层的被去除的周边部分下面先前埋入的传导层的一部分。传导层的暴露部分被放置在具有台阶形式的突出非传导层上。可以在电子部件的一个或多个侧面的整个长度上方去除第一非传导层的周边区域。
图12示出用于制作电子部件的方法的流程图360。从步骤361开始，以片的形式提供芯层，其包括诸如玻璃纤维加强环氧树脂的非传导材料。继续步骤362，粘合剂例如预浸的层被施加到芯层。继续步骤363，例如铜箔的金属箔的传导层被施加到粘合层，并且可选地被构造为生成一个或多个传导迹线。继续步骤364，粘合剂层被施加到传导层。继续步骤365，包括切除部的芯层被施加到粘合剂层，并且在步骤366中，将半导体器件放入切除部中。继续步骤367，施加另外的粘合剂层，并且在步骤368中，施加传导层。科选地，可以施加另外的层以建造多层组件。继续步骤369，然后(可选地加压下)对多层组件进行热处理，以便将重新分布板的各个层彼此接合，并且将半导体器件电耦合到传导层，提供重新分布板的重新分布结构，并且将半导体器件嵌入重新分布板内。
为了在电子部件的侧面中形成台阶，一个外部非传导层的周边部分能够被去除，以暴露下面的传导迹线，所述传导迹线为电子部件提供外接触垫。例如，可以使用由图11的流程图350描述的方法。
通常，将在单个面板上制造许多电子器件，并且该面板被分割或单块化，以形成单独电子部件。在单块化过程之前或之后，可以去除周边部分，以制造传导层的外露区域和外接触部区域。
为了便于描述，使用诸如“下方”、“下面”、“下部”、“上方”、“上部”等空间相对术语，以解释一个元件相对于第二元件的定位。除了不同于图中所示的定向，这些术语意图涵盖器件的不同定向。
进一步，诸如“第一”、“第二”等的术语也被用于描述各种元件、区域、分段等，并且也不是意图限制。贯穿描述，相同的术语指相同的元件。
如本文中所使用的，术语“具有”、“含有”、“包括”、“包含”等为开放性术语，其指示所述元件或特征的存在，但不排除附加的元件和特征。除非上下文另外清楚指示，冠词“一”、“一个”和“该”意图用于包括复数以及单数。
应当理解，除非另外明确指出，本文中所述的各种实施例的特征可以彼此结合。
尽管本文中已经示出并描述具体实施例，但是本领域技术人员应当理解，各种替换例和/或等效实施方式可以代替所示且所述的具体实施例，而不偏离本发明的保护范围。本申请意图覆盖本文中所讨论的具体实施例的任何改编或变化。因此，期望的是，本发明仅通过权利要求及其等价物限制。

Claims (20)

1.一种电子部件，包括：
至少一个半导体器件；和
重新分布板，包括至少两个非传导层和传导的重新分布结构，
其中，所述半导体器件嵌入在所述重新分布板中，并且电耦合到所述重新分布结构，并且所述重新分布板具有带台阶的侧面，并且所述重新分布结构的外接触垫被布置在所述台阶上。
2.根据权利要求1所述的电子部件，其中所述台阶延伸所述侧面的长度。
3.根据权利要求1所述的电子部件，还包括：
第一非传导层和第二非传导层，所述第一非传导层从所述第二非传导层的侧面伸出并且提供所述台阶。
4.根据权利要求1所述的电子部件，其中所述台阶包括踏面和升起，并且所述外接触垫被布置在所述踏面上。
5.根据权利要求1所述的电子部件，还包括在所述重新分布板的第二侧面中的附加台阶。
6.根据权利要求1所述的电子部件，其中所述重新分布结构包括从至少一个内接触垫到所述外接触垫的散开分布。
7.根据权利要求1所述的电子部件，其中所述重新分布结构包括至少一个通孔，所述通孔延伸通过至少一个非传导层的厚度。
8.根据权利要求1所述的电子元件，其中所述半导体器件为晶体管器件。
9.根据权利要求1所述的电子部件，还包括用于电流感测的附加重新分布结构。
10.根据权利要求9所述的电子部件，其中所述附加重新分布结构包括至少一个导电通孔，所述导电通孔包括电阻率大于所述重新分布结构的传导迹线的电阻率的材料。
11.根据权利要求1所述的电子部件，还包括：
第一半导体器件，包括第一晶体管；和
第二半导体器件，包括第二晶体管，所述第二晶体管被配置成与所述第一晶体管呈半桥配置和级联配置中的至少一种。
12.根据权利要求1所述的电子部件，其中所述半导体器件为封包半导体器件，并且所述封包半导体器件被安装在所述重新分布板中的腔中。
13.根据权利要求1所述的电子元件，其中所述半导体器件被布置在多个非传导层中。
14.根据权利要求1所述的电子部件，还包括呈堆叠配置的至少两个半导体芯片。
15.根据权利要求1所述的电子部件，其中所述半导体器件的主表面被布置在第一平面中，并且被电耦合到被布置在两个非传导层之间的界面中的传导迹线，所述界面为不同于所述第一平面的第二平面。
16.一种装置，包括：
电路板，包括多个非传导层、重新分布结构和至少一个腔，所述至少一个腔包括台阶，所述台阶包括被电耦合到所述重新分布结构的接触垫；和
电子器件，包括嵌入在重新分布板中的至少一个半导体器件，所述重新分布板具有带台阶和布置在所述台阶上的外接触垫的侧面，
其中所述电子器件被安装在所述腔中，并且所述电子部件的外接触垫被安装在所述电路板的接触垫上。
17.根据权利要求16所述的装置，其中所述电子部件的外接触垫通过焊剂和导电粘合剂中的一个电耦合到所述电路板的接触垫。
18.根据权利要求16所述的装置，其中所述电路板包括在无重叠的方向上从所述电子部件延伸的高压传导迹线和低压传导迹线。
19.一种方法，包括：
提供电子部件，所述电子部件包括嵌入在重新分布板中的至少一个半导体器件，所述重新分布板具有至少两个非传导芯层和至少一个传导层；和
去除芯层的周边部分，并且暴露出在另一个芯层上的传导层的一部分，并且为所述电子器件形成外接触垫。
20.根据权利要求19所述的方法，还包括：
提供第一芯层；
将粘合剂施加到所述第一芯层；
在所述粘合剂上施加传导层；
施加所述传导层的粘合剂层；
提供包括腔的第二芯层到所述第二粘合剂层上；
在所述腔中安装半导体器件，以形成组件；
热处理所述组件并且将所述半导体器件嵌入在所述第二芯层中；和
制造所述电子部件。
CN201410522858.4A 2013-10-01 2014-09-30 电子部件、装置及方法 Active CN104517868B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/043,185 2013-10-01
US14/043,185 US9196554B2 (en) 2013-10-01 2013-10-01 Electronic component, arrangement and method

Publications (2)

Publication Number Publication Date
CN104517868A true CN104517868A (zh) 2015-04-15
CN104517868B CN104517868B (zh) 2017-07-28

Family

ID=52673285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410522858.4A Active CN104517868B (zh) 2013-10-01 2014-09-30 电子部件、装置及方法

Country Status (3)

Country Link
US (1) US9196554B2 (zh)
CN (1) CN104517868B (zh)
DE (1) DE102014113519B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111052880A (zh) * 2017-09-15 2020-04-21 斯天克有限公司 电路板及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US9837394B2 (en) 2015-12-02 2017-12-05 International Business Machines Corporation Self-aligned three dimensional chip stack and method for making the same
US10748854B2 (en) 2016-03-16 2020-08-18 Intel Corporation Stairstep interposers with integrated shielding for electronics packages
TWI590350B (zh) 2016-06-30 2017-07-01 欣興電子股份有限公司 線路重分佈結構的製造方法與線路重分佈結構單元
US11294435B2 (en) * 2018-12-14 2022-04-05 Dell Products L.P. Information handling system high density motherboard
CN110996512B (zh) * 2019-12-30 2022-03-04 展讯通信（上海）有限公司 一种印制电路板及其制作方法、终端
CN114096059B (zh) * 2020-08-25 2023-10-10 宏恒胜电子科技（淮安）有限公司 线路板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491362A (en) * 1992-04-30 1996-02-13 Vlsi Technology, Inc. Package structure having accessible chip
US20040065946A1 (en) * 2002-10-07 2004-04-08 Chih-Pin Hung [bridge connection type of chip packageand fabricating method thereof]
US20110180919A1 (en) * 2010-01-27 2011-07-28 Honeywell International Inc. Multi-tiered integrated circuit package
US20110260309A1 (en) * 2010-04-22 2011-10-27 Lee Seok-Chan Semiconductor package, test socket and related methods

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4643935A (en) 1986-01-21 1987-02-17 Burroughs Corporation Epoxy-glass integrated circuit package having bonding pads in a stepped cavity
US4680075A (en) 1986-01-21 1987-07-14 Unisys Corporation Thermoplastic plug method of fabricating an integrated circuit package having bonding pads in a stepped cavity
JPH024596A (ja) 1988-06-23 1990-01-09 Dainippon Printing Co Ltd Ｉｃカードの製造方法およびｉｃモジュール
DE19500925C2 (de) 1995-01-16 1999-04-08 Orga Kartensysteme Gmbh Verfahren zur Herstellung einer kontaktlosen Chipkarte
US5714800A (en) * 1996-03-21 1998-02-03 Motorola, Inc. Integrated circuit assembly having a stepped interposer and method
US5784782A (en) 1996-09-06 1998-07-28 International Business Machines Corporation Method for fabricating printed circuit boards with cavities
US6214525B1 (en) 1996-09-06 2001-04-10 International Business Machines Corp. Printed circuit board with circuitized cavity and methods of producing same
DE19640304C2 (de) 1996-09-30 2000-10-12 Siemens Ag Chipmodul insbesondere zur Implantation in einen Chipkartenkörper
US6704204B1 (en) 1998-06-23 2004-03-09 Intel Corporation IC package with edge connect contacts
US6250934B1 (en) 1998-06-23 2001-06-26 Intel Corporation IC package with quick connect feature
FR2786009B1 (fr) 1998-11-16 2001-01-26 Gemplus Card Int Procede de fabrication d'une carte a puce hybride par impression double face
JP3274661B2 (ja) 1999-07-16 2002-04-15 九州日本電気株式会社 半導体装置
DE102006021959B4 (de) 2006-05-10 2011-12-29 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US7629676B2 (en) 2006-09-07 2009-12-08 Infineon Technologies Ag Semiconductor component having a semiconductor die and a leadframe
US7759777B2 (en) 2007-04-16 2010-07-20 Infineon Technologies Ag Semiconductor module
DE102007017831B8 (de) 2007-04-16 2016-02-18 Infineon Technologies Ag Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
US8507320B2 (en) 2008-03-18 2013-08-13 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof
DE102008029829B4 (de) 2008-06-25 2012-10-11 Danfoss Silicon Power Gmbh Vertikal nach oben kontaktierender Halbleiter und Verfahren zu dessen Herstellung
KR20110054348A (ko) 2009-11-17 2011-05-25 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491362A (en) * 1992-04-30 1996-02-13 Vlsi Technology, Inc. Package structure having accessible chip
US20040065946A1 (en) * 2002-10-07 2004-04-08 Chih-Pin Hung [bridge connection type of chip packageand fabricating method thereof]
US20110180919A1 (en) * 2010-01-27 2011-07-28 Honeywell International Inc. Multi-tiered integrated circuit package
US20110260309A1 (en) * 2010-04-22 2011-10-27 Lee Seok-Chan Semiconductor package, test socket and related methods

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111052880A (zh) * 2017-09-15 2020-04-21 斯天克有限公司 电路板及其制造方法
CN111052880B (zh) * 2017-09-15 2023-10-20 斯天克有限公司 电路板及其制造方法

Also Published As

Publication number Publication date
US9196554B2 (en) 2015-11-24
DE102014113519A8 (de) 2015-05-28
DE102014113519B4 (de) 2021-09-16
DE102014113519A1 (de) 2015-04-02
US20150091176A1 (en) 2015-04-02
CN104517868B (zh) 2017-07-28

Similar Documents

Publication Publication Date Title
CN104517868A (zh) 电子部件、装置及方法
CN105529317B (zh) 嵌入式封装装置
US8426947B2 (en) Laminated semiconductor wafer, laminated chip package and method of manufacturing the same
KR102397319B1 (ko) 임베딩된 비아 없는 브릿지들
US20160155713A1 (en) Semiconductor package and method of manufacturing the same
TW200729367A (en) Method of fabricating integrated circuit device with three-dimensional stacked structure
CN107452694A (zh) 嵌入式封装结构
KR101733854B1 (ko) 전자 부품
CN104008980A (zh) 半导体器件
KR20110010597A (ko) 임베디드 자기 컴포넌트를 갖는 반도체 패키지 및 제조 방법
US20150062854A1 (en) Electronic component module and method of manufacturing the same
US20170110427A1 (en) Chip package and method for manufacturing same
CN104902682A (zh) 配线基板及配线基板的制造方法
CN104051363A (zh) 芯片封装和用于制造该芯片封装的方法
US20140022750A1 (en) Circuit board and method of manufacturing the same
CN104347577A (zh) 重新分布板、电子组件和模块
US20120133030A1 (en) Tsv substrate structure and the stacked assembly thereof
CN105244328A (zh) 将半导体裸片电耦合至接触焊盘的电子部件和方法
KR20140141494A (ko) 배선 기판
KR20190069039A (ko) 코일 부품
US9485878B2 (en) Substrate structure having electronic components and method of manufacturing substrate structure having electronic components
KR20140136812A (ko) 전자 소자 모듈
TWI611523B (zh) 半導體封裝件之製法
US10104767B2 (en) Printed circuit board
KR101831029B1 (ko) 공통 전도 층에 의해 복수의 반도체 디바이스 층을 전기적으로 결합하는 방법 및 디바이스

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant