KR101733854B1 - 전자 부품 - Google Patents

전자 부품 Download PDF

Info

Publication number
KR101733854B1
KR101733854B1 KR1020150009026A KR20150009026A KR101733854B1 KR 101733854 B1 KR101733854 B1 KR 101733854B1 KR 1020150009026 A KR1020150009026 A KR 1020150009026A KR 20150009026 A KR20150009026 A KR 20150009026A KR 101733854 B1 KR101733854 B1 KR 101733854B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
heat
heat spreader
electronic parts
dielectric layer
Prior art date
Application number
KR1020150009026A
Other languages
English (en)
Other versions
KR20150087124A (ko
Inventor
마틴 스탠딩
Original Assignee
인피니언 테크놀로지스 오스트리아 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US14/160,041 priority Critical
Priority to US14/160,041 priority patent/US9741635B2/en
Application filed by 인피니언 테크놀로지스 오스트리아 아게 filed Critical 인피니언 테크놀로지스 오스트리아 아게
Publication of KR20150087124A publication Critical patent/KR20150087124A/ko
Application granted granted Critical
Publication of KR101733854B1 publication Critical patent/KR101733854B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251Disposition
    • H01L2224/2518Disposition being disposed on at least two different sides of the body, e.g. dual array
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

전자 부품은 제 1 유전체 층에 임베딩되는 하나 이상의 반도체 다이, 제 2 유전체 층에 임베딩되는 하나 이상의 반도체 다이의 주면에 실질적으로 평행한 방향으로 열을 확산시키는 수단 및 하나 이상의 반도체 다이의 주면에 실질적으로 수직인 “‡향들로 열을 소산시키는 수단을 포함한다.

Description

전자 부품{ELECTRONIC COMPONENT}
본 발명은 전자 부품(electronic component)에 관한 것이다.
반도체 디바이스들은 동작 동안 열을 발생시킬 수 있다. 과도한 양의 열은 디바이스 성능을 감소시킬 수 있다. 과도한 열이 디바이스 성능에 미치는 효과들을 감소시키는 하나의 방법은 열 발생 반도체 디바이스에 열적으로 결합되고 반도체 디바이스로부터 열을 멀리 소산시키도록 구성되는 추가 열 소산 구성요소를 제공하는 것이다.
본 발명의 목적은 전자 부품에서 발생하는 열을 소산하는 것이다.
하나의 실시예에서, 전자 부품(electronic component)은 제 1 유전체 층에 임베딩(embedding)되는 하나 이상의 반도체 다이(die)들, 제 2 유전체 층에 임베딩되는 히트 스프레더(heat spreader) 및 히트 스프레더에 열적으로 결합되는 히트 싱크(heat sink)를 포함한다. 히트 스프레더는 하나 이상의 반도체 다이의 주면(major surface)에 실질적으로 수직인 방향에서보다 상기 하나 이상의 반도체 다이의 주면에 실질적으로 평행인 방향에서 더 높은 열 전도도(conductivity)를 가진다.
하나의 실시예에서, 전자 부품은 제 1 유전체 층에 임베딩되는 하나 이상의 반도체 다이, 제 2 유전체 층에 임베딩되는 하나 이상의 반도체 다이의 주면에 실질적으로 평행한 방향으로 열을 확산시키는 수단 및 하나 이상의 반도체 다이의 주면에 실질적으로 수직인 방향으로 열을 소산시키는 수단을 포함한다.
도면들의 요소들은 반드시 서로에 대해 축척대로인 것은 아니다. 동일한 참조 번호들은 대응하는 유사한 부분들을 지칭한다. 다양한 예시 실시예들의 피처(feature)들은 서로 배제하지 않는 한 결합될 수 있다. 실시예들은 도면들에서 설명되고 다음의 설명에서 상세화된다.
도 1은 제 1 실시예에 따른 전자 부품의 개략적인 단면도를 도시하는 도면.
도 2는 제 2 실시예에 따른 전자 부품의 개략적인 단면도를 도시하는 도면.
도 3은 전자 부품에서의 열 소산 경로들의 개략적인 단면도를 도시하는 도면.
도 4는 제 1 실시예에 따라 유전체 층에 임베딩(embedding)되는 히트 스프레더(heat spreader)를 도시하는 도면.
도 5는 제 2 실시예에 따라 유전체 층에 임베딩되는 히트 스프레더를 도시하는 도면.
도 6은 제 3 실시예에 따른 전자 부품의 개략적인 상면도를 도시하는 도면.
도 7은 제 4 실시예에 따른 전자 부품의 부분 단면도를 도시하는 도면.
다음의 상세한 설명에서, 상세한 설명의 일부를 형성하고 본 발명이 실행될 수 있는 예시 특정 실시예들로써 도시되는 첨부 도면들이 참조된다. 이 점에 있어서, "상부", "저면", "전방", "뒤", "선두", "후미" 등과 같은 방향 용어들이 기술되어 있는 도면(들)의 방위에 관하여 사용된다. 실시예들의 구성요소들이 다수의 상이한 방위들로 위치될 수 있으므로, 방향 용어는 설명을 위해 사용되고 결코 제한하지 않는다. 다른 실시예들이 사용될 수 있고 구조 또는 논리 변경들은 본 발명의 범위를 벗어나지 않고 행해질 수 있음이 이해되어야 한다. 본 발명의 다음의 상세한 설명은 제한하는 의미로 취해지지 않아야 하며, 본 발명의 범위는 첨부된 청구항들에 의해 규정된다.
아래에서 다수의 실시예들이 설명될 것이다. 이 경우, 동일한 구조 피처(feature)들은 도면들에서 동일하거나 유사한 참조 심볼들에 의해 식별된다. 본 기술의 상황에서, "횡(lateral)" 또는 "횡 방향(lateral direction)"은 반도체 재료 또는 반도체 캐리어의 횡 범위에 대해 전체적으로 평행하게 흐르는 방향 또는 범위를 의미하는 것으로 이해되어야 한다. 횡 방향은 그러므로 전체적으로 이들 면들 또는 측들에 평행하게 연장된다. 이에 대조적으로, 용어 "수직" 또는 "수직 방향"은 이 면들 또는 측들에 대해 그리고 횡 방향에 대해 전체적으로 수직으로 흐르는 방향을 의미하는 것으로 이해된다. 그러므로 수직 방향은 반도체 재료 또는 반도체 캐리어의 두께 방향으로 흐른다.
본 명세서에서 사용되는 바와 같이, 용어 "결합되는" 및/또는 "전기적으로 결합되는"은 요소들이 서로 직접적으로 결합되어야만 한다는 것을 의미하도록 의도되지 않는다- 개재 요소들이 "결합되거나" 또는 "전기적으로 결합된" 요소들 사이에 제공될 수 있다.
본원에서 사용되는 바와 같이, 고전압 공핍 모드 트랜지스터와 같은 "고전압 디바이스"는 고전압 스위칭 애플리케이션(application)에 대해 최적화된 전자 디바이스이다. 즉, 트랜지스터가 오프(off)될 때, 이는 약 300 V 이상, 약 600 V 이상 또는 약 1200 V 이상과 같은 고전압들을 차단할 수 있고, 트랜지스터가 온(on)될 때, 이는 자신이 사용되는 애플리케이션에 대해 충분히 낮은 온-저항(on-resistance; RON)을 가지는, 즉 이는 실질적인 전류가 디바이스를 통과할 때 충분히 낮은 전도 손실을 체험한다. 고 전압 디바이스는 적어도 자신이 사용되는 회로에서 고 전압 공급 또는 최대 전압과 동일한 전압을 차단할 수 있다. 고전압 디바이스는 300V, 600V, 1200V 또는 애플리케이션에 의해 요구되는 다른 적절한 차단 전압을 차단하는 것이 가능할 수 있다.
본원에서 사용되는 바와 같이, 저 전압 강화 모드 트랜지스터와 같은 "저 전압 디바이스"는 0V와 Vlow 사이와 같은 저 전압들을 차단할 수 있으나, Vlow보다 더 높은 전압들을 차단할 수 없는 전자 디바이스이다. Vlow는 약 10V, 약 20V, 약 30V, 약 40V 또는 약 10V와 30V 사이와 같이 5V와 50V 사이일 수 있다.
도 1은 제 1 실시예에 따른 전자 부품(10)의 개략적인 단면도를 도시한다. 전자 부품(10)은 제 1 유전체 층(12)에 임베딩되는 반도체 다이(11), 제 2 유전체 층(14)에 임베딩되는 히트 스프레더(13) 및 히트 스프레더(13)에 열적으로 결합되는 히트 싱크(15)를 포함한다. 히트 스프레더(13)는 반도체 다이(11)의 주면(16)에 실질적으로 수직인 방향에서보다 반도체 다이(11)의 주면(16)에 실질적으로 평행한 방향에서 더 높은 열 전도도를 가진다.
히트 스프레더(13)는 반도체 다이(11)의 측 면적(lateral area)보다, 그러므로 주면(16)의 측 면적보다 더 큰 측 면적을 가질 수 있다. 히트 스프레더(13)는 히트 스프레더(13)와 반도체 다이(11) 사이의 양호한 열적 결합을 제공하기 위해 반도체 다이(11) 상에 적어도 부분적으로, 그리고 제 1 유전체 층(12) 상에 배열될 수 있다.
히트 스프레더(13)는 예를 들어, 제 1 유전체 층(12)과 히트 스프레더(13) 사이에 배열되는 추가 유전체 층에 의해 또는 반도체 다이(11)가 제 1 유전체 층(12) 내에 임베딩되는 경우 제 1 유전체 층(12) 자체의 일부분에 의해 반도체 다이(11)로부터 전기적으로 절연될 수 있다. 히트 스프레더(13)는 예를 들어, 트랜지스터 디바이스의 드레인 컨택(drain contact)과 같은 고전압 컨택이 히트 스프레더(13) 쪽으로 향하는 경우, 반도체 다이(11)로부터 전기적으로 절연될 수 있다.
일부 실시예들에서, 히트 스프레더(13)는 반도체 다이(11)에 전기적으로 결합되는 컨택 패드(contact pad)에 전기적으로 결합된다. 히트 스프레더(13)는 예를 들어, 접지 컨택 패드에 전기적으로 결합될 수 있다.
전자 부품(10)은 반도체 다이(11)가 임베딩되는 제 1 유전체 층(12) 상에 적층되는 제 2 유전체 층(14)에 히트 스프레더(13)가 임베딩되는 다층 배열을 가지는 것으로 고려될 수 있다. 히트 싱크(15)는 히트 스프레더(13) 상에 그리고 제 2 유전체 층(14) 상에 적층될 수 있다. 반도체 다이(11)는 제 1 유전체 층(12)의 두께와 실질적으로 유사한 두께를 가질 수 있다. 히트 스프레더(13)는 제 2 유전체 층(14)의 두께와 실질적으로 유사한 두께를 가질 수 있다. 히트 싱크(15)는 실질적으로 평평할 수 있고 히트 스프레더(13) 상에 그리고 제 2 유전체 층(14) 상에 배열된다. 히트 싱크(15)는 또한 제 3 유전체 층에 임베딩되어, 스택(stack) 중 적어도 이 층의 주변 에지(edge)들이 유전체에 의해 제공되도록 할 수 있다. 히트 싱크(15)의 상면은 히트 싱크(15)의 상면으로부터 열이 소산되는 것을 용이하게 하기 위해 유전체에 의해 덮이지 않은 채로 유지된다.
히트 스프레더(13)는 반도체 다이(11)의 측면(side face)들(17)에 인접한 에어리어(area)들로 열을 전도하도록 구성될 수 있다. 예를 들어, 히트 스프레더(13)는 반도체 다이(11)의 측 면적보다 더 큰 측 면적을 가질 수 있고, 이것은 이방성 열 전도도(anisotropic thermal conductivity)와 결합하여 반도체 다이(11)로부터 반도체 다이(11)의 측면들(17)에 인접한 히트 스프레더(13)의 영역들로 열을 전도하는 것을 보조하는 데 사용될 수 있다.
히트 스프레더(13)는 수직 방향에서보다 횡 방향으로 열 부분들을 더 많이 전도하는 것을 보조하기 위해 실질적으로 이방성의 열 전도도를 가질 수 있다. 이 점에 있어서, 수직은 반도체 다이(11)의 주면(16)에 실질적으로 수직인 방향을 나타내고 횡으로는 반도체 디바이스(11)의 주면(16)에 실질적으로 평행한 방향을 나타낸다.
히트 싱크(15)는 실질적으로 이방성의 열 전도도를 가질 수 있고 열을 히트 스프레더(13)로부터 수직뿐만 아니라 횡 방향으로 소산시키는 것을 보조할 수 있다. 히트 싱크(15)는 또한 제 3 유전체 층에 임베딩될 수 있다. 제 3 유전체 층은 제 2 유전체 층 상에 배열될 수 있다.
히트 스프레더(13)는 이방성 열 전도도를 가짐으로써 열 전도도는 반도체 다이(11)의 주면(16)에 실질적으로 평행한 방향에서보다 반도체 다이의 주면(16)에 실질적으로 평행한 방향에서 더 높아진다. 이 이방성 열 전도도는 히트 스프레더가 평균 이방성 열 전도도를 가질 수 있도록 이방성 열 전도도 및 이방성 배열을 가지는 입자들에 의해 제공될 수 있다. 예를 들어, 입자들은 히트 스프레더(13) 내에서 우선 방위(preferred orientation)를 가지는 그라파이트 입자를 포함할 수 있다.
그라피이트 입자들은 전형적으로 긴 방향이 짧은 방향보다 더 높은 열 전도도를 가지는 작은 판 형상(platelet shape)을 가진다. 작은 판들은 이 작은 판들의 긴 방향이 평균적으로 반도체 다이(11)의 주면(16)에 실질적으로 평행한 방향으로 연장될 수 있고 작은 판들의 두께가 반도체 다이(11)의 주면(16)에 실질적으로 수직인 방향으로 연장될 수 있도록 배열될 수 있다.
그라파이트 거동(behave)들은 실질적으로 ab 평면에 배열되는 다결정 구조들의 방위 및 다결정 평면들을 서로 결합하는 c 축에서의 약한 반 데르 발스 결합들로 인해 이방성 열 전도도를 가진다. 이것은 그라파이트가 반 데르 발스의 힘들의 파괴로 인해 다결정 평면들 사이에서 박리(delaminate)되거나 칩핑(chipping)되도록 한다.
그라파이트 재료들은 자연 그라파이트의 경우 최대 500W/m-k 그리고 가공된 그라파이트의 경우 최대 1500 W/m-k의, 즉 긴 방향으로의 횡 열 전도도(lateral thermal conductivity)를 가질 수 있다. 수직 방향, 즉 작은 판의 짧은 방향으로의 그라파이트의 열 전도도는 약 10 W/m-k이다. 그러므로, 적어도 약 50 대 1의 열 전도 이방성 비가 제공될 수 있다.
일부 실시예들에서, 히트 스프레더 복합체(composite)의 작업성(workability)을 개선하기 위해 그라파이트는 코팅될 수 있고/있거나 그라파이트는 두 금속 시트들, 예를 들어, 구리 시트들 사이에 끼여있을(sandwich) 수 있다. 입자들은 히트 스프레더(13)의 제 1 금속 층과 제 2 금속 층 사이에 있을 수 있다.
전자 부품(10)은 단일 반도체 다이(11)를 가지는 것으로 제한되지 않는다. 반도체 다이는 특정한 회로, 예를 들어, 하프 브릿지(half-bridge) 회로 또는 전력 스테이지를 제공하기 위해 전기적으로 결합될 수 있는 둘 이상의 반도체 다이를 포함할 수 있다. 일부 실시예들에서, 전자 부품(10)은 하나 이상의 MOSFET들, 절연 게이트 바이폴라 트랜지스터(insulated gate bipolar transistor; IGBT)들 또는 바이폴라 접합 트랜지스터(bipolar junction transistor; BJT)들과 같은 하나 이상의 트랜지스터 디바이스들을 포함한다. 반도체 다이 중 하나 이상은 다이오드일 수 있거나 또는 두 개의 트랜지스터 디바이스들을 포함하는 하프 브릿지 회로 외에 게이트 드라이버(gate driver)와 같은 제어 디바이스가 제공될 수 있다.
적어도 하나의 트랜지스터 디바이스를 포함하는 실시예들에서, 트랜지스터 디바이스는 2개의 대향하는 주면들에 컨택(contact)들이 있는 수직 디바이스일 수 있다. 트랜지스터 디바이스는 고전압 디바이스 또는 저전압 디바이스일 수 있다.
반도체 다이(11)가 두 대향하는 주면들에 컨택들을 포함하는 실시예들에서, 제 1 전기 전도 층(18)은 반도체 다이(11)의 제 1 주면(16) 상에 배열될 수 있고 재분포 구조를 제공하기 위해 제 1 유전체 층(12)의 상부 면(19)의 이웃하는 영역들에 이를 수 있다. 제 2 전기 전도 층(20)은 반도체 다이(11)의 제 2 주면(21) 상에 배열될 수 있고 재분포 구조 및/또는 전자 부품(10)의 외부 컨택 패드를 제공하기 위해 제 1 유전체 층(12)의 하부 면(22)의 영역들에까지 더 이를 수 있다.
반도체 다이(11)가 수직 트랜지스터 디바이스이면, 제 1 전기 전도 층(18)은 드레인 전극에 결합될 수 있고 제 2 전기 전도 층(20)의 부분들은 트랜지스터 디바이스의 소스 전극 및 게이트 전극에 전기적으로 결합될 수 있다. 제 2 전기 전도 층(20)의 부분들은 또한 제 1 전기 전도 층(18) 및 드레인 전극에 결합될 수 있다. 제 2 전기 전도 층은 전자 부품(10)의 외부 컨택 패드들을 제공할 수 있다.
제 1 전기 전도 층(18)은 제 1 유전체 평탄화 층(23)에 의해 둘러싸일 수 있고 제 2 전기 전도 층(20)은 제 2 유전체 평탄화 층(24)과 제 2 전기 전도 층(20)의 하부 면들이 실질적으로 동일 평면이도록 제 2 유전체 평탄화 층(24)에 의해 둘러싸일 수 있다. 제 1 전기 전도 층(18)과 제 1 유전체 평탄화 층(23)의 상부 면은 또한 실질적으로 동일 평면일 수 있고 히트 스프레더(13) 및 제 2 유전체 층(14)은 제 1 전기 전도 층(18) 및 제 1 유전체 평탄화 층(23) 상에 직접적으로 배열될 수 있다.
제 1 유전체 층(12) 및 제 2 유전체 층(14)은 각각 FR4와 같이 유리섬유로 보강된 에폭시 수지를 포함한다. 그와 같은 유리 섬유 보강 에폭시 수지들은 예를 들어, 인쇄 회로 기판에서 코어 층(core layer)으로서 사용될 수 있다. 제 1 및 제 2 유전체 평탄화 층들(23, 24)은 폴리이미드(polyimide)와 같은 유전체를 포함할 수 있다. 제 1 및 제 2 유전체 평탄화 층들(23, 24)의 재료들은 이들 층들이 포토리소그래피(photolithography) 기술들을 사용하여 구성될 수 있도록 감광성(photosensitive)일 수 있다. 제 1 전기 전도 층(18) 및 제 2 전기 전도 층(20)은 구리 또는 합금과 같이, 금속을 포함할 수 있다.
히트 싱크(15)는 반도체 다이(11)의 주면(16)에 실질적으로 평행한 상부 면(25)을 가질 수 있고 실질적으로 평평한 형태를 가질 수 있다. 그러나, 히트 싱크(15)는 또한 상부 면(25)으로부터 돌출하는 핀(fin)들과 같은 돌출부들을 포함할 수 있다. 핀들은 히트 싱크(15)의 외부 표면적을 증가시키고 히트 싱크(15)로부터의 열 소산을 증가시키는 것을 보조하는 데 사용될 수 있다.
도 2는 제 2 실시예에 따른 전자 부품(30)의 개략 단면도를 도시한다. 전자 부품(30)은 반도체 다이(31), 이방성 열 전도도를 가지는 히트 스프레더(32) 및 히트 싱크(33)를 포함한다. 제 1 반도체 다이(31)는 유리 섬유 보강 조성물을 포함하는 제 1 유전체 층(34)에 임베딩된다. 제 1 유전체 층(34)은 예를 들어, FR4와 같이, 유리 섬유 보강 조성물을 포함할 수 있다. 반도체 다이의 제 1 주면(35)은 제 1 유전체 층(34)의 제 1 면(36)과 실질적으로 동일 평면이고 반도체 다이(31)의 제 2 주면(37)은 제 1 유전체 층(34)의 제 2 면(38)과 실질적으로 동일 평면이다.
전자 부품(30)은 반도체 다이(31)의 제 2 주면(37) 상에 그리고 제 1 유전체 층(34)의 제 2 면(38) 상에 배열되는 제 1 전기 전도 층(39)을 포함한다. 제 1 전기 전도 층(39)은 반도체 다이(31)에 전기적으로 결합된다. 제 1 전기 전도 층(39)은 제 1 유전체 평탄화 층(40)의 하부 면(47)과 제 1 유전체 평탄화 층(40)의 하부 면(48)이 실질적으로 동일 평면에 있도록 제 1 유전체 층(31)의 제 2 면(38)의 부분들에 위치되는 제 1 유전체 평탄화 층(40)에 의해 둘러싸인다.
전자 부품(30)은 반도체 다이(31)의 제 1 주면(35) 및 제 1 유전체 층(34)의 제 1 면(36) 상에 배열되는 제 2 전기 전도 층(41)을 더 포함한다. 제 2 전기 전도 층(41)은 제 2 전기 전도 층(41)과 제 2 유전체 평탄화 층(42)의 공통 상부 면(43)이 실질적으로 동일 평면에 있도록 제 2 유전체 평탄화 층(42)에 의해 둘러싸인다.
반도체 다이(31)가 수직 트랜지스터 디바이스이면, 제 1 전기 전도 층(39)의 부분들은 트랜지스터 디바이스의 소스 전극과 게이트 전극에 전기적으로 결합될 수 있다. 제 2 전기 전도 층(41)은 드레인 전극에 결합될 수 있다. 제 1 전기 전도 층(39)의 부분들은 또한 제 2 전기 전도 층(41) 및 드레인 전극에 결합될 수 있다. 제 1 전기 전도 층(39)은 전자 부품(10)의 외부 컨택 패드들을 제공할 수 있다.
추가 유전체 층(44)은 제 2 전기 전도 층(41)과 제 2 유전체 평탄화 층(42)의 상부 면(43) 상에 위치된다. 히트 스프레더(32)는 추가 유전체 층(44) 상에 배열되는 제 2 유전체 층(45)에 임베딩된다. 히트 싱크(33)는 제 3 유전체 층(46)에 임베딩된다. 제 3 유전체 층(46) 및 히트 싱크(33)는 히트 스프레더(32) 및 제 2 유전체 층(45) 상에 배열된다.
히트 스프레더(32)는 이방성 열 전도도를 가지며, 반도체 다이(31)의 주면들(35, 37)에 실질적으로 평행한 방향에서의 열 전도도가 반도체 다이(31)의 주면들(35, 37)에 실질적으로 수직인 방향에서의 열 전도도보다 더 높도록 구성된다. 히트 스프레더(32)는 주면들(35, 37)에 실질적으로 수직인 방향에서보다 반도체 다이(31)의 주면들(35, 37)에 실질적으로 평행한 방향에서 더 높은 열 전도도를 가지는 재료를 포함할 수 있다. 예를 들어, 히트 스프레더는 이방성 열 전도도의 원하는 방위가 제공되도록, 물리적 배열, 특히 선호 텍스처를 가지는 그라파이트 입자들의 층을 포함할 수 있다. 히트 스프레더가 그라파이트 입자들을 포함하는 실시예들에서, 그라파이트 입자들은 두 금속 층들, 예를 들어, 금속 포일들 사이에 포함될 수 있다.
히트 싱크(33)는 히트 스프레더(32)에 열적으로 결합되고 실질적으로 등방성인 열 전도도를 가질 수 있다. 히트 싱크(33)는 히트 스프레더(32)에 전기적으로 결합될 수 있거나 결합되지 않을 수 있다. 히트 스프레더(32) 및 히트 싱크(33)는 예를 들어 추가 유전체 층(44)에 의해 반도체 다이(31)와 전도 층들(39, 41)로부터 전기적 절연될 수 있으나, 반도체 다이(31)에 열적으로 결합될 수 있다.
전자 부품(30)은 스택에 배열되는 복수의 유전체 보드들을 포함하는 것으로 고려될 수 있고, 이에 의해 반도체 다이, 히트 스프레더 및 히트 싱크는 이 스택의 상이한 유전체 층들에 임베딩된다. 제 1 유전체 층(34), 제 2 유전체 층(45) 및 제 3 유전체 층(46)은 각각 반도체 다이(31), 히트 스프레더(32) 및 히트 싱크(33)를 각각 수용하도록 구성되는 스루 홀(through-hole)이 있는 사전 제작된 보드를 포함할 수 있다.
전자 부품(30)을 생산하기 위하여, 반도체 다이(31)는 제 1 유전체 층(34)을 제공하는 보드에 있는 스루 홀 내로 삽입되고 예를 들어, 접착제에 의해 스루 홀 내에 고정되고, 전기 전도 층들(39, 41) 및 평탄화 층들(40, 42)이 가해질 수 있다. 제 2 유전체 층(45)을 제공하는 보드는 스루 홀이 반도체 다이(31) 위에 위치되도록 제 1 유전체 층(34)에 부착되고, 히트 스프레더(32)가 스루 홀 내로 삽입되어 예를 들어, 접착제에 의해 반도체 다이(31), 제 1 유전체 층(34) 및 제 2 유전체 층에 부착될 수 있다. 히트 싱크(33)는 예를 들어, 접착제에 의해 히트 스프레더(32)에 부착될 수 있다. 제 3 유전체 층(46)이 제공되면, 이것은 보드를 포함할 수 있거나 또는 히트 싱크(33)에 직접적으로 가해질 수 있다.
도 3은 동작 동안 열을 발생시키는 반도체 다이(51), 반도체 다이(51) 상에 배열되는 열적 이방성 히트 스프레더(52) 및 히트 스프레더(52) 상에 배열되는 히트 싱크(53)를 포함하는 전자 부품(50)에서 열 소산 경로들의 개략적인 단면도를 도시한다. 반도체 다이(51)는 제 1 유전체 보드(54)에 임베딩되고 히트 스프레더(52)는 제 2 유전체 보드(55)에 임베딩된다. 히트 스프레더(52)는 반도체 다이(51) 상에 탑재되고 이에 열적으로 결합된다.
히트 스프레더(52)는 제 1 유전체 보드(55)의 두께에 수직인 방향에서보다 제 1 유전체 보드(55)의 평면에서의 방향에서 더 높은 열 전도도를 가지도록 구성된다. 히트 스프레더(52)는 화살표들(60)로 개략적으로 표시되는 바와 같이 반도체 다이(51)의 측면들(59)에 인접하는 전자 부품(50)의 영역들(58)에 열을 전도하도록 구성된다. 반도체 다이(51)에 의해 발생되는 열은 히트 싱크(53)에 열적으로 결합되는 반도체 다이(51)에 인접한 영역들(58) 내로 전도된다. 히트 싱크(53)는 실질적으로 이방성의 열 전도도를 가지고 화살표들(61)로 개략적으로 표시되는 바와 같이 반도체 다이(51)의 주면들(57)에 실질적으로 수직인 방향으로 열을 소산시킬 수 있다. 반도체 다이(51)에 의해 발생되는 열은 그러므로 히트 스프레더(52)에 의한 열의 횡 방향 전도로 인해 반도체 다이(51)의 측 면적보다 더 큰 면적으로부터 소산된다.
다층 구조의 층들에 히트 스프레더(52) 및 히트 싱크(53)를 배열함으로써, 열 소산 경로는 유전체 층들 외면들에 의해 규정되는 패키지 아웃라인(outline)과 히트 싱크 내에서 임베딩된 반도체 다이(51)에 제공될 수 있다. 히트 싱크의 주변 영역들은 열이 주변 환경으로 소산되기 전에 반도체 다이로 다시 역방향으로 횡으로 전도되지 않게 일시적으로 저장될 수 있도록 더 높은 열 커패시턴스(thermal capacitance)를 가질 수 있다.
특정한 크기 및 유형의 패키지 내에서, 반도체 다이의 에어리어가 감소하고 반도체 디바이스 성능이 개선될 때, 더 높은 전력 밀도 및 더 작은 열 소산 에어리어로 인해 열 저항이 증가한다. 일부 열은 다이가 장착되는 다이 패드 또는 에어리어에 의해 소산될 수 있다. 그러나, 열의 횡 방향 분포는 상대적으로 작은 각으로 제한된다.
반도체 다이는 650 V의 항복 전압(breakdown voltage)을 가질 수 있고 연속 동작 시에 240 V를 가동시킬 것으로 예측될 수 있는 고전압 트랜지스터 디바이스와 같은 고전압 디바이스일 수 있다. 그와 같은 디바이스에서, 디바이스에 의해 확인될 수 있는 항복 차단 전압에 대해 저항할 수 있는 패키징 절연이 바람직하고, 단락 회로 또는 단락 회로 여건들에서 디바이스의 과열을 방지하는 데 충분한 열 커패시턴스가 바람직하고, 양호한 열 전도 및 히트 싱크 또는 큰 패키지 외면들에 대한 양호한 절연이 바람직하다.
전자 부품의 유전체 층들은 전자 부품의 패키징을 제공한다. 히트 스프레더를 전자 부품의 유전체 층들 내의 히트 싱크에 임베딩함으로써, 전자 부품의 패키지는 열 소산 회로의 일부로서 사용된다.
유전체 층들은 각각 유리 섬유 보강 보드에 의해 제공될 수 있고, 이 경우에 각각의 층은 별도로 제작될 수 있고 전자 부품은 예를 들어 개재하는 접착 층들을 사용하여 유전체 층들을 서로 적층하여 장착함으로써 제작될 수 있다.
대안으로, 전자 부품은 먼저 유전체 층에 임베딩된 반도체 다이 및 적절한 평평한 재배선 구조들을 제공하고, 제 1 유전체 층 상에 제 2 유전체 층을 장착하고, 히트 스프레더를 제 2 유전체 층에 삽입하고, 제 3 유전체 층을 제 2 유전체 층 상에 장착하고, 히트 싱크를 제 3 유전체 층 내에 장착함으로써 구축될 수 있다.
전자 부품의 외부 치수들은 전자 부품에 표준 풋프린트(footprint) 또는 표준 패키지 아웃라인을 제공하도록 선택될 수 있다.
동작 시에 반도체 다이(51)에 의해 발생되는 열의 일부는 또한 반도체 다이(51)의 양 측들로부터 소산될 수 있다. 하나의 실시예에서, 추가 층(56)은 화살표들(62)로 개략적으로 표시되는 바와 같이, 열을 반도체 다이(51)의 대향하는 면으로부터 소산시키기 위해 반도체 다이(51)의 대향하는 주면(57) 상에 그리고 제1 유전체 보드(54) 상에 배열될 수 있다. 층(56)은 히트 싱크일 수 있고 실질적으로 등방성의 열 전도도를 가질 수 있다.
하나의 실시예에서, 제 2 히트 스프레더는 제 1 유전체 보드(54)의 대향하는 면 상에 제공될 수 있다. 제 2 히트 스프레더는 또한 반도체 다이(51)의 주면들(57)에 실질적으로 수직인 방향에서보다 반도체 다이(51)의 주면들(57)에 실질적으로 평행한 방향에서 더 높은 열 전도도를 가지는 열적 이방성 전도도를 가질 수 있다. 이 실시예들에서, 추가 히트 싱크는 제 2 히트 스프레더 상에 배열되어 제공될 수 있다.
도 4는 본원에서 기술되는 실시예들 중 하나에 따른 전자 부품과 같이, 다층 전자 부품의 유전체 층에 임베딩될 수 있는 제 1 실시예에 따른 히트 스프레더(70)의 개략 단면도를 도시한다.
히트 스프레더(70)는 복합 구조를 가지고 히트 스프레더(70)의 몸체(72) 내로 돌출하고 부분적으로 가로막는 복수의 열 커패시턴스 부재들(71)을 포함한다. 히트 스프레더(70)의 몸체(72)는 도 4에서 화살표(74)로 개략적으로 표시되는 수직 방향에서보다, 도 4에서 화살표(73)로 개략적으로 표시되는 횡 방향에서 더 높은 열 전도도를 가진다. 몸체(72)는 제 1 면(75)이 제 1 금속 포일(76)과 같은 평평한 금속 층과 접하고 대향하는 주면(77)이 제 2 금속 포일(78)에 접한다.
복수의 열 커패시턴스 부재들(71)은 일반적으로 원통 형상을 가지고 히트 스프레더(70)의 몸체(72) 내에 간격들을 두고 이격될 수 있다. 열 커패시턴스 부재들(71)의 각각은 도 4에서 화살표(79)로 표시되는 수직 열 전도도를 가지며 이는 히트 스프레더(70)의 몸체(72)의 수직 열 전도도보다 더 크다. 몸체(72)의 수직 열 전도도는 도 4에서 화살표들(74)로 표시된다.
열 커패시턴스 부재들(71)은 예를 들어, 구리와 같은 금속을 포함할 수 있고, 몸체(72)는 그라파이트 입자들과 같은 이방성 열 전도도를 가지는 재료를 포함할 수 있다. 그라파이트 입자들은 횡 방향 및 수직 방향으로 더 높은 열 전도도를 제공하기 위해 선호 텍스처 또는 방위를 가진다.
복수의 열 커패시턴스 부재들은 반도체 다이의 측면들에 인접하고 측면들 주위에 배열되는 히트 스프레더(70)의 영역들 내에 위치될 수 있어서, 히트 스프레더(70) 및 히트 스프레더(70)에 열적으로 결합되는 추가 히트 싱크는 하나 이상의 반도체 디바이스들로부터 거리가 증가할수록 증가하는 횡 열 저항(lateral thermal resistance)을 가지는, 하나 이상의 반도체 디바이스로부터의 열 소산 경로를 제공하게 된다. 하나 이상의 반도체 디바이스들로부터 거리가 증가할수록 횡 열 저항을 증가시킴으로써 히트 스프레더의 평면으로부터, 즉 수직으로 열 소산을 증가시키는 것은 반도체 다이로부터 거리를 증가시킬 때 제공된다. 그러나, 히트 스프레더(70)의 몸체(72)를 제공하는 재료는 몸체(72) 전체에 걸쳐 계속되므로, 열은 히트 스프레더(70)의 측 면적 전체에 걸쳐 더 높은 열 전도도 방향으로 횡으로 전도될 수 있다.
횡 방향에서 그리고 수직 방향에서 더 높은 전도도를 가지는 몸체와 복수의 열 커패시턴스 부재들을 포함하는 히트 스프레더의 복합 구조는 이 배열로 제한되지 않고 상이한 배열들을 가질 수 있다.
도 5는 참조 번호(83)로 표시되는 바와 같은 수직 방향에서보다 참조 번호(82)로 표시되는 바와 같은 횡 방향에서 더 높은 열 전도도를 가지는 재료를 포함하는 몸체(81)를 포함하는 제 2 실시예에 따른 복합 구조를 가지는 히트 스프레더(80)를 도시하고, 이 몸체는 두 대향하는 주면들(84) 상에서 금속 포일(85, 86)에 의해 덮인다. 복합 구조는 또한 몸체(81) 내로 돌출하여 몸체(81)의 단면적을 부분적으로 가로막는 돌출 부분들(87)을 포함한다. 돌출 부분들(87)은 제 1 금속 포일(86)로부터 그리고 제 2 금속 포일(85)로부터 교호하여 몸체(81) 내로 돌출하고 각각 열 커패시턴스 부재를 제공한다.
이웃하는 돌출 부분들(87) 사이의 간격은 반도체 다이 주변의 히트 스프레더(80)의 영역들에서 균일할 수 있거나 또는 반도체 다이로부터의 거리에 따라 변할 수 있다. 더욱이, 반도체 다이로부터 공통 거리에 배열되는 돌출 부분들 사이의 간격은 또한 반도체 다이로부터의 횡 거리에 따라 변할 수 있다. 돌출 부분들의 위치 및 간격은 히트 스프레더(80)의 횡 열 저항을 맞추도록 선택될 수 있다.
돌출 부분들에는 히트 스프레더의 상면 또는 바닥면들 내로 도입되고 도금 공정(plating process)을 사용하여 구리와 같은 금속이 충전되는 블라인드 비아(blind via)들이 제공될 수 있다.
열원으로부터의 거리에 대해 비아들의 밀도를 조정함으로써, 히트 스프레더 내의 수직 및 횡 전도도 사이에 맞춤화된 관계가 제공될 수 있다. 블라인드 비아들은 또한 c 축에 따라 히트 스프레더의 구조 강도를 증가시킬 수 있다. 히트 스프레더의 몸체의 두께 전체를 통하여 연장되는 비아들 또한 사용될 수 있으나 횡 방향으로의 열 전도도를 더 큰 정도로 차단할 수 있다.
도 6은 제 3 실시예에 따른 전자 부품(91)의 히트 스프레더(90)의 개략적인 상면도를 도시한다. 전자 부품(91)은 유전체 층(93)에 임베딩되는 반도체 다이(92)를 포함한다. 히트 스프레더(90)의 상면도가 도 6에 도시된다. 히트 스프레더(90)는 반도체 다이(92)의 상부 주면(101) 상에 배열된다.
히트 스프레더(90)는 수직 방향에서, 즉 반도체 다이(92)의 주면(101)에 수직인 방향에서보다 횡 방향에서, 즉 반도체 다이(92)의 제 1 주면(101)에 실질적으로 평행한 방향에서 더 높은 열 전도도를 가지는 재료를 포함하는 몸체(94)를 포함한다. 히트 스프레더(90)는 히트 스프레더(90)의 몸체(94) 내로 돌출하는 원통형 돌출부들의 형태인 복수의 열 커패시턴스 부재들(95)을 더 포함한다.
도 6의 상면도에서 알 수 있는 바와 같이, 복수의 열 커패시턴스 부재들(95)은 반도체 다이(92)를 둘러싸는 세 동심 링(ring)들(96, 97, 98) 내에 배열된다. 반도체 다이(92)의 측면들(99)과 열 커패시턴스 부재들(95)의 제 1 링(96) 사이의 거리(d1)는 열 커패시턴스 부재들(95)의 제 1 링(96)과 제 2 링(97) 사이의 횡 거리(d2)보다 더 크다. 열 커패시턴스 부재들(95)의 제 2 링(97)과 제 3 링(98) 사이의 거리(d3)는 열 커패시턴스 부재들의 제 1 링(96)과 제 2 링(97) 사이의 거리(d2)보다 더 작다.
제 3 링(98)의 열 커패시턴스 부재들(95) 사이의 거리(l1)는 제 2 링(97)의 이웃하는 열 커패시턴스 부재들(95) 사이의 거리(l2)보다 더 작고, 결과적으로 거리(l2)는 제 1 링(96)의 열 커패시턴스 부재들(95) 사이의 거리(l3)보다 더 작다.
열 커패시턴스 부재들이 원통형 형태를 가지는 것으로 도시되었을지라도, 횡 형태는 이 특정한 배열로 제한되지 않는다. 예를 들어, 횡 형태는 정사각형, 직사각형, 육각형 또는 슬롯 형상일 수 있다. 링들(96, 97, 98)의 각각에서의 열 커패시턴스 부재들의 정확한 수는 또한 도 6에 도시된 수로 제한되지 않고, 열 저항에 따라 변할 수 있고, 이는 반도체 다이(92)의 측면들(99)로부터의 다양한 거리들로 히트 스프레더(90)를 제공하는 것으로 입증될 수 있다. 열 커패시턴스 부재들의 횡 배열은 링 기반 배열로 제한되지 않는다. 예를 들어, 열 커패시턴스 부재들이 반도체 다이(92)의 측면들(99)의 주변의 히트 스프레더의 영역들 내에서 불규칙적으로 또는 규칙적으로 배열될 수 있다.
히트 싱크는 히트 스프레더(90)의 상부 면(100) 상에 장착될 수 있다. 열 커패시턴스 부재들(95)은 예를 들어 도 4 및 도 5의 실시예들에서 도시되는 바와 같이, 상부 금속 층 및/또는 하부 금속 층으로부터 돌출할 수 있다.
도 7은 제 4 실시예에 따른 전자 부품(110)의 부분 단면도를 도시한다. 전자 부품(110)은 제 1 유전체 층(112)에 임베딩되는 반도체 다이(111), 반도체 다이(11) 상에 그리고 제 1 유전체 층(112) 상에 배열되는 히트 스프레더(113) 및 히트 스프레더(113) 상에 배열되는 제 1 히트 싱크(114)를 포함한다. 히트 스프레더(113)는 제 1 유전체 층(112) 상에 장착되는 제 2 유전체 층(115)에 임베딩된다. 제 1 히트 싱크(114)는 제 2 히트 싱크(116) 상에 그리고 제 2 유전체 층(115) 상에 배열되는 제 3 유전체 층(117)에 임베딩된다. 제 2 히트 싱크(116)는 제 2 유전체 층(115)의 주변 영역들에 배열되고 히트 스프레더(113)에 열적으로 결합된다. 제 2 히트 싱크(116)는 예를 들어, 고리 형상을 가질 수 있다. 제 2 히트 싱크(116)는 전자 부품(110)의 최외면(outermost surface)들까지 연장될 수 있고, 이 경우 제 2 유전체 층(115)은 제외될 수 있다.
전자 부품(110)은 또한 제 1 유전체 층(112)의 하부 면(120) 상으로 연장되는 반도체 다이(111)의 제 1 주면(119) 상에 위치되는 전기 전도 층(118)을 더 포함한다. 반도체 다이(111)는 히트 스프레더(113)와 전기 전도 층(118) 사이에 있다. 제 1 유전체 층(112)의 하부 면(120)은 전기 전도 층(118)의 두께에 실질적으로 대응하는 두께를 가지는 유전체 평탄화 층(121)을 더 포함할 수 있다. 전기 전도 층(118)은 전자 부품(110)의 외부 컨택을 제공할 수 있다.
히트 스프레더(113)는 몸체(122)를 포함하고, 이 몸체(122)는 자체가 참조 번호(124)로 표시되는 반도체 다이(111)의 주면(119)에 수직인 방향에서의 열 전도도보다 참조 번호(123)로 표시되는 반도체 다이(111)의 주면(119)에 평행한 방향에서의 열 전도도가 더 높도록 구성되는 재료를 포함한다. 히트 스프레더(113)는 몸체(122)의 주면들을 한정하는 제 1 금속 층(125) 및 제 2 금속 층(126)을 더 포함한다. 몸체(122) 내로 연장되는 돌출부들(127)은 열 커패시턴스 부재들을 제공한다. 돌출부들(127)은 반도체 다이(111)의 측면들(128)에 인접하는 측면들 주위의 히트 스프레더(113) 내에 배열된다. 돌출 부분들(127)은 제 1 금속 층(125)로부터 그리고 제 2 금속 층(126)으로부터 교호하여 돌출한다.
제 1 금속 층(125)이 반도체 다이(111)에 전기적으로 결합되거나 추가 유전체 층이 반도체 다이(111)와 제 1 금속 층(125) 사이에 제공됨으로써 반도체 다이가 제 1 금속 층(125)으로부터 그리고 히트 스프레더(113)로부터 전기적으로 절연될 수 있게 된다.
제 2 히트 싱크(116)는 히트 스프레더(113)의 평면을 따라 주변으로 전도되는 열이 제 1 히트 싱크(114)에 의해 그리고 제 2 히트 싱크(116)에 의해 주변들로 소산되기 전에 이 열을 저장하는 것을 보조하는 데 사용될 수 있다. 초기에 실질적으로 횡이고 그 후에 실질적으로 수직인 반도체 다이(111)로부터의 열 소산 경로가 제공된다. 이것으로 인해 열이 실질적으로 이방성의 히트 싱크가 반도체 다이(111)에 직접적으로 부착될 수 있을 때보다 더 큰 측면적으로부터 소산될 수 있는데 왜냐하면 열은 중간에 배열되는 히트 스프레더(113)에 의해 히트 싱크(114)의 주변 영역들로 전도되기 때문이다.
"밑", "아래", "하부", "위", "상부" 등과 같은 공간 상대적 용어들은 하나의 요소의 제 2 요소에 대한 위치를 정하는 것을 쉽게 설명하기 위해 사용된다. 이 용어들은 도면들에서 도시된 것들과 다른 방위들 외에도 디바이스의 상이한 방위들을 포함하도록 의도된다.
더욱이, "제 1", "제 2" 등과 같은 용어들은 또한 다양한 요소들, 영역들, 섹션들 등을 기술하는 데 사용되고 또한 제한하도록 의도되지 않는다. 동일한 용어들은 명세서 전체에 걸쳐 동일한 요소들을 칭한다.
본원에서 사용되는 바와 같이, "가지고 있는", "담고 있는", "함유하는", "포함하는" 등은 진술된 요소들 또는 특징들의 존재를 나타내지만 추가 요소들 또는 특징들을 배제하지 않는 끝이 정해지지 않는 용어들이다. 관사들 "a", "an" 및 "the"는 상황이 분명하게 달리 나타내지 않으면, 단수뿐만 아니라 복수를 포함하도록 의도된다.
본원에서 기술되는 다양한 실시예들의 특징들은 명백하게 달리 언급되지 않으면, 서로 결합될 수 있음이 이해되어야 한다.
구체적인 실시예들이 본원에서 예시되고 설명되었을지라도, 본 발명의 범위를 벗어나지 않고 다양한 대안 및/또는 등가의 구현들이 도시된 구체적인 실시예들을 대신하여 기술될 수 있음이 당업자에 의해 인정될 것이다. 본 출원은 본원에서 논의되는 구체적인 실시예들의 임의의 적응들 또는 수정들을 포괄하도록 의도된다. 그러므로, 본 발명은 청구항들 및 이의 등가들에 의해서만 제한되도록 의도된다.

Claims (30)

  1. 제 1 유전체 층에 임베딩(embedding)되고 적어도 하나의 트랜지스터 디바이스를 형성하는 하나 이상의 반도체 다이(die)와,
    제 2 유전체 층에 임베딩되는 히트 스프레더(heat-spreader)―상기 히트 스프레더는 상기 하나 이상의 반도체 다이의 주면(major surface)에 수직인 방향에서보다 상기 하나 이상의 반도체 다이의 주면에 평행인 방향에서 더 높은 열 전도도(thermal conductivity)를 가짐―와,
    상기 히트 스프레더에 열적으로 결합되는(thermally coupled) 히트 싱크(heat-sink)와,
    상기 히트 스프레더의 수직 열 전도도보다 더 큰 수직 열 전도도를 가지는 복수의 열 커패시턴스 부재(thermal capacitance members)를 포함하되,
    상기 복수의 열 커패시턴스 부재는 상기 하나 이상의 반도체 다이에 횡으로 인접하게 배열되고,
    상기 복수의 열 커패시턴스 부재는 제 1 측에서부터 상기 히트 스프레더 내로 그리고 제 2 측에서부터 상기 히트 스프레더 내로 돌출하는
    전자 부품.
  2. 제 1 항에 있어서,
    상기 히트 스프레더는 상기 하나 이상의 반도체 다이의 측면(side surfaces)에 인접한 에어리어(areas)로 열을 전도하도록 구성되는
    전자 부품.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 히트 싱크는 상기 제 2 유전체 층에 배열되는 제 3 유전체 층에 임베딩되는
    전자 부품.
  5. 제 1 항에 있어서,
    상기 히트 스프레더 및 상기 히트 싱크는 상기 하나 이상의 반도체 다이로부터의 열 소산 경로(heat dissipation path)를 제공하고, 상기 열 소산 경로는 하나 이상의 반도체 다이로부터 거리가 증가함에 따라 증가하는 횡 열 저항(lateral thermal resistance)을 가지는
    전자 부품.
  6. 제 1 항에 있어서,
    상기 히트 싱크는 상기 하나 이상의 반도체 다이의 주면에 수직인 방향에서, 상기 히트 스프레더가 상기 하나 이상의 반도체 다이의 주면에 수직인 방향에서 가지는 열 전도도보다, 더 높은 열 전도도를 가지는
    전자 부품.
  7. 제 1 항에 있어서,
    상기 복수의 열 커패시턴스 부재는 상기 히트 스프레더 내로 돌출하고(protruding) 상기 히트 스프레더를 부분적으로 가로막는(interrupting)
    전자 부품.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 복수의 열 커패시턴스 부재의 인접한 부재들 사이의 간격은 상기 하나 이상의 반도체 다이로부터의 거리가 증가함에 따라 감소하는
    전자 부품.
  10. 제 1 항에 있어서,
    상기 하나 이상의 반도체 다이로부터의 증가하는 공통 거리에서의 상기 복수의 열 커패시턴스 부재의 인접한 부재들 사이의 간격은 감소하는
    전자 부품.
  11. 제 1 항에 있어서,
    상기 히트 스프레더는 상기 히트 스프레더가 이방성(anisotropic) 열 전도도를 포함하도록 이방성 배열을 가지는 입자들을 포함하는
    전자 부품.
  12. 제 11 항에 있어서,
    상기 입자들은 그라파이트(graphite)를 포함하는
    전자 부품.
  13. 제 11 항에 있어서,
    상기 히트 스프레더는 제 1 금속 층 및 제 2 금속 층을 포함하고 상기 입자들은 상기 제 1 금속 층과 상기 제 2 금속 층 사이에 배열되는
    전자 부품.
  14. 제 1 항에 있어서,
    상기 히트 싱크는 평평하고 상기 전자 부품의 최외면(outermost surface)을 제공하는
    전자 부품.
  15. 제 1 항에 있어서,
    상기 하나 이상의 반도체 다이에 전기적으로 결합되는 적어도 하나의 전기 전도 컨택 층(electrically conductive contact layer)을 더 포함하는
    전자 부품.
  16. 제 1 항에 있어서,
    상기 반도체 다이 중 하나 이상은, 제 1 면 상에 배열되는 제 1 전류 컨택 패드 및 상기 제 1 면과 대향하는 제 2 면 상에 배열되는 제 2 전류 컨택 패드를 가지는 수직 트랜지스터 디바이스, 상기 제 1 전류 컨택 패드에 전기적으로 결합되는 제 1 전기 전도 컨택 층, 및 상기 제 2 전류 컨택 패드에 전기적으로 결합되는 제 2 전기 전도 층을 포함하는
    전자 부품.
  17. 제 1 항에 있어서,
    상기 히트 스프레더는 제 4 유전체 층에 의해 상기 하나 이상의 반도체 다이로부터 전기적으로 절연되는
    전자 부품.
  18. 제 1 항에 있어서,
    상기 하나 이상의 반도체 다이는 상기 제 1 유전체 층의 제 1 주면과 동일 평면인 제 1 주면 및 상기 제 1 유전체 층의 제 2 주면과 동일 평면인 제 2 주면을 포함하는
    전자 부품.
  19. 제 1 항에 있어서,
    상기 제 2 유전체 층의 주변 영역에 배열되는 제 2 히트 싱크를 더 포함하고, 상기 제 2 히트 싱크는 상기 히트 스프레더에 열적으로 결합되는
    전자 부품.
  20. 제 1 유전체 층에 임베딩되고 적어도 하나의 트랜지스터 디바이스를 형성하는 하나 이상의 반도체 다이와,
    제 2 유전체 층에 임베딩되는, 상기 하나 이상의 반도체 다이의 주면(major surface)에 평행한 방향으로 열을 확산시키는(spreading) 수단―상기 열을 확산시키는 수단은 상기 하나 이상의 반도체 다이의 주면에 수직인 방향에서보다 상기 하나 이상의 반도체 다이의 주면에 평행인 방향에서 더 높은 열 전도도를 가짐―과,
    상기 하나 이상의 반도체 다이의 주면에 수직인 방향으로 열을 소산시키는(dissipating) 수단과,
    상기 열을 확산시키는 수단의 수직 열 전도도보다 더 큰 수직 열 전도도를 가지는 복수의 열 커패시턴스 부재를 포함하되,
    상기 복수의 열 커패시턴스 부재는 상기 하나 이상의 반도체 다이에 횡으로 인접하게 배열되고,
    상기 복수의 열 커패시턴스 부재는 제 1 측에서부터 상기 열을 확산시키는 수단 내로 그리고 제 2 측에서부터 상기 열을 확산시키는 수단 내로 돌출하는
    전자 부품.
  21. 제 1 항에 있어서,
    상기 히트 스프레더 및 상기 히트 싱크는 상기 반도체 다이보다 더 큰 측 면적(lateral area)을 가지는
    전자 부품.
  22. 제 1 항에 있어서,
    상기 히트 스프레더 및 상기 히트 싱크는 유전체 층들 내에 임베딩되는
    전자 부품.
  23. 제 1 항에 있어서,
    상기 히트 싱크의 주변 영역은 상기 히트 싱크의 중앙 영역보다 더 높은 열 커패시턴스를 가지는
    전자 부품.
  24. 제 13 항에 있어서,
    상기 제 1 금속 층 및 상기 제 2 금속 층은 금속 포일(metal foil)에 의해 제공되는
    전자 부품.
  25. 제 1 항에 있어서,
    상기 트랜지스터 디바이스는 적어도 650 V의 항복 전압(breakdown voltage)을 갖는 고전압 디바이스인
    전자 부품.
  26. 제 1 항에 있어서,
    상기 하나 이상의 반도체 다이는 하프 브릿지(half-bridge) 회로를 형성하는
    전자 부품.
  27. 제 1 유전체 층에 임베딩되는 하나 이상의 반도체 다이와,
    제 2 유전체 층에 임베딩되는 히트 스프레더―상기 히트 스프레더는 상기 하나 이상의 반도체 다이의 주면(major surface)에 수직인 방향에서보다 상기 하나 이상의 반도체 다이의 주면에 평행인 방향에서 더 높은 열 전도도를 가짐―와,
    상기 히트 스프레더의 수직 열 전도도(vertical thermal conductivity)보다 더 큰 수직 열 전도도를 갖는 복수의 열 커패시턴스 부재(thermal capacitance member)―상기 복수의 열 커패시턴스 부재는 상기 하나 이상의 반도체 다이에 횡으로 인접하게 배열되고, 상기 복수의 열 커패시턴스 부재는 상기 히트 스프레더보다 더 큰 구조 강도를 가지며, 상기 복수의 열 커패시턴스 부재는 상기 히트 스프레더 내로 돌출하고 상기 히트 스프레더를 부분적으로 가로막음―와,
    상기 히트 스프레더에 열적으로 결합되는(thermally coupled) 히트 싱크를 포함하는
    전자 부품.
  28. 제 27 항에 있어서,
    상기 복수의 열 커패시턴스 부재는 금속 충전된 블라인드 비아(metal filled blind vias)를 포함하는
    전자 부품.
  29. 제 26 항에 있어서,
    상기 히트 스프레더는, 상기 히트 스프레더 내로 돌출하고 열 커패시턴스 부재를 제공하는 돌출부를 가지는 포일(foil)을 포함하는
    전자 부품.
  30. 제 26 항에 있어서,
    상기 히트 스프레더는 제 1 금속 포일, 제 2 금속 포일, 상기 제 1 금속 포일과 상기 제 2 금속 포일 사이에 배열된 그라파이트(graphite) 입자, 및 상기 제 1 금속 포일과 상기 제 2 금속 포일 중 적어도 하나에 도입된 금속 충전된 블라인드 비아를 포함하는
    전자 부품.
KR1020150009026A 2014-01-21 2015-01-20 전자 부품 KR101733854B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/160,041 2014-01-21
US14/160,041 US9741635B2 (en) 2014-01-21 2014-01-21 Electronic component

Publications (2)

Publication Number Publication Date
KR20150087124A KR20150087124A (ko) 2015-07-29
KR101733854B1 true KR101733854B1 (ko) 2017-05-08

Family

ID=53497971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150009026A KR101733854B1 (ko) 2014-01-21 2015-01-20 전자 부품

Country Status (4)

Country Link
US (2) US9741635B2 (ko)
KR (1) KR101733854B1 (ko)
CN (1) CN104795373B (ko)
DE (1) DE102015100389A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9703335B2 (en) * 2013-01-14 2017-07-11 Dell Products L.P. Information handling system chassis with anisotropic conductance
US10541229B2 (en) 2015-02-19 2020-01-21 Micron Technology, Inc. Apparatuses and methods for semiconductor die heat dissipation
CN105283040B (zh) * 2015-10-23 2019-04-26 联想(北京)有限公司 一种散热单元和电子设备
US10312174B2 (en) * 2016-08-29 2019-06-04 Apple Inc. Thermal management system
US20180175005A1 (en) * 2016-12-21 2018-06-21 Intel Corporation Thermal dissipation using anisotropic conductive material
IT201700000518A1 (it) 2017-01-03 2018-07-03 St Microelectronics Srl Dispositivo a semiconduttore, circuito e procedimento corrispondenti
US10679770B1 (en) 2019-10-11 2020-06-09 Aptiv Technologies Limited Interface layer with mesh and sinter paste
US11095014B2 (en) 2020-01-07 2021-08-17 Aptiv Technologies Limited Waveguide antenna with integrated temperature management

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196593A (ja) * 2005-01-12 2006-07-27 Sumitomo Electric Ind Ltd 半導体装置およびヒートシンク
US20070138651A1 (en) * 2005-12-21 2007-06-21 International Rectifier Corporation Package for high power density devices

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315154A (en) * 1993-05-14 1994-05-24 Hughes Aircraft Company Electronic assembly including heat absorbing material for limiting temperature through isothermal solid-solid phase transition
US6191478B1 (en) * 1999-06-07 2001-02-20 Agilent Technologies Inc. Demountable heat spreader and high reliability flip chip package assembly
US6462410B1 (en) * 2000-08-17 2002-10-08 Sun Microsystems Inc Integrated circuit component temperature gradient reducer
US20020164483A1 (en) * 2001-04-04 2002-11-07 Mercuri Robert Angelo Graphite article having predetermined anisotropic characteristics and process therefor
JP4018575B2 (ja) 2002-04-03 2007-12-05 松下電器産業株式会社 半導体内蔵ミリ波帯モジュール
JP4416376B2 (ja) 2002-05-13 2010-02-17 富士通株式会社 半導体装置及びその製造方法
US20050189647A1 (en) * 2002-10-11 2005-09-01 Chien-Min Sung Carbonaceous composite heat spreader and associated methods
US7196411B2 (en) 2004-09-17 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation for chip-on-chip IC packages
TWI388042B (zh) 2004-11-04 2013-03-01 Taiwan Semiconductor Mfg 基於奈米管基板之積體電路
AU2006260476A1 (en) 2005-06-21 2006-12-28 National Research Development Corporation Process for the manufacture of bio-release fertilizers of zinc-iron-manganese, iron-manganese copper and zinc-iron-manganese-copper
JP2007012913A (ja) * 2005-06-30 2007-01-18 Polymatech Co Ltd 放熱シート及び放熱構造
US20070062676A1 (en) * 2005-09-20 2007-03-22 Grand Power Sources Inc. Heat sink module
DE102006001792B8 (de) 2006-01-12 2013-09-26 Infineon Technologies Ag Halbleitermodul mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
KR100874910B1 (ko) * 2006-10-30 2008-12-19 삼성전자주식회사 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법
US7592695B2 (en) * 2006-12-11 2009-09-22 Graftech International Holdings Inc. Compound heat sink
JP4962228B2 (ja) 2006-12-26 2012-06-27 株式会社ジェイテクト 多層回路基板およびモータ駆動回路基板
US8081468B2 (en) * 2009-06-17 2011-12-20 Laird Technologies, Inc. Memory modules including compliant multilayered thermally-conductive interface assemblies
US8970029B2 (en) * 2009-07-30 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally enhanced heat spreader for flip chip packaging
US8642389B2 (en) * 2009-08-06 2014-02-04 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8110915B2 (en) * 2009-10-16 2012-02-07 Infineon Technologies Ag Open cavity leadless surface mountable package for high power RF applications
US8218337B2 (en) * 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US8218323B2 (en) * 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
JP5397340B2 (ja) 2010-07-22 2014-01-22 株式会社デンソー 半導体冷却装置
KR101242655B1 (ko) 2011-05-20 2013-03-19 앰코 테크놀로지 코리아 주식회사 히트 스프레더 구조물과 이를 이용한 반도체 패키지 및 그 제조 방법
US8970028B2 (en) * 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US20140284040A1 (en) * 2013-03-22 2014-09-25 International Business Machines Corporation Heat spreading layer with high thermal conductivity
US9076754B2 (en) * 2013-08-02 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat sinks attached to heat dissipating rings

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196593A (ja) * 2005-01-12 2006-07-27 Sumitomo Electric Ind Ltd 半導体装置およびヒートシンク
US20070138651A1 (en) * 2005-12-21 2007-06-21 International Rectifier Corporation Package for high power density devices

Also Published As

Publication number Publication date
US9741635B2 (en) 2017-08-22
KR20150087124A (ko) 2015-07-29
CN104795373B (zh) 2017-10-20
US20150206820A1 (en) 2015-07-23
US20170317005A1 (en) 2017-11-02
CN104795373A (zh) 2015-07-22
DE102015100389A1 (de) 2015-07-23
US10249551B2 (en) 2019-04-02

Similar Documents

Publication Publication Date Title
KR101733854B1 (ko) 전자 부품
JP6769707B2 (ja) 半導体モジュール
US9380733B2 (en) Cooling device and power module equipped with cooling device
JP2009239249A (ja) 半導体装置およびその製造方法
CN105244328B (zh) 将半导体裸片电耦合至接触焊盘的电子部件和方法
KR20140122185A (ko) 인쇄 회로 보드에 통합된 열전 쿨러/히터
US10043729B1 (en) Power electronics module
US10064287B2 (en) System and method of providing a semiconductor carrier and redistribution structure
DE102015110535A1 (de) Elektronische Komponente und Verfahren zum Abführen von Wärme von einem Halbleiterchip
US9196554B2 (en) Electronic component, arrangement and method
CN107180823A (zh) 具有金属模铸体的封装的功率半导体装置
JP6249931B2 (ja) 回路基板、回路基板の放熱構造、回路基板の製造方法
EP3475979B1 (en) Cooled electronics package with stacked power electronics components
JP5877356B2 (ja) 素子搭載用基板および半導体パワーモジュール
WO2017190974A1 (en) Thermal block assembly, led arrangement with the same, and method of manufacturing said thermal assembly
KR101930391B1 (ko) 전자기기
CN106098648A (zh) Igbt散热基板及其制造方法、igbt模组及其制造方法
JP6316221B2 (ja) 半導体装置
US20100078811A1 (en) Method of producing semiconductor devices
JP5772179B2 (ja) 半導体装置
JP2012248568A (ja) 放熱基板及びその製造方法、半導体モジュール
US10079212B2 (en) Semiconductor device having solder groove
CN104425475B (zh) 发光模块装置
KR20150089618A (ko) 절연성이 향상된 방열기판
KR20150093500A (ko) 패키지 기판, 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)