CN104498900A - 一种低介电常数薄膜的制备方法 - Google Patents

一种低介电常数薄膜的制备方法 Download PDF

Info

Publication number
CN104498900A
CN104498900A CN201410831283.4A CN201410831283A CN104498900A CN 104498900 A CN104498900 A CN 104498900A CN 201410831283 A CN201410831283 A CN 201410831283A CN 104498900 A CN104498900 A CN 104498900A
Authority
CN
China
Prior art keywords
thin film
preparation
dielectric constant
low dielectric
constant films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410831283.4A
Other languages
English (en)
Inventor
姜标
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI APIMERIT Inc
Original Assignee
SHANGHAI APIMERIT Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI APIMERIT Inc filed Critical SHANGHAI APIMERIT Inc
Priority to CN201410831283.4A priority Critical patent/CN104498900A/zh
Publication of CN104498900A publication Critical patent/CN104498900A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/513—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using plasma jets
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment

Abstract

本发明属于集成电路制造技术领域，具体涉及一种多孔低介电常数薄膜的制备方法。系以双-(三乙氧基硅基)甲烷和甲基三乙氧基硅烷作为混合骨架前驱体，以双戊烯作为成孔剂，采用等离子体增强化学气相沉积工艺，通过调节衬底温度、射频功率、反应腔中工作压强等，沉积得到有机-无机杂化薄膜；然后对该薄膜进行热退火处理，使得部分有机组分发生热分解而除去，得到多孔低介电常数材料薄膜。通过调整两种骨架前驱体的比例，可以实现对薄膜骨架结构的控制，使薄膜具有良好的电学性能、力学性能及抗吸水性能的组合。制备的薄膜介电常数为2.3～2.5，1MV/cm场强下的漏电流密度处于10-8～10-9A/cm2数量级范围内，击穿场强大于3MV/cm，杨氏模量为5～7GPa，硬度为0.6～0.8GPa。

Description

一种低介电常数薄膜的制备方法
技术领域
本发明属于集成电路制造技术领域，具体涉及一种低介电常数薄膜的制备方法，应用于铜互连中的层间介质。
背景技术
随着集成电路技术的发展，芯片上晶体管密度每隔1.5-2年增加一倍，相应的特征尺寸缩小为原来的0.7倍，芯片性能也获得了极大地提升。互连容阻(RC)延迟却随着特征尺寸的减小而增加，从而成为制约芯片性能提升的瓶颈。采用铜/低介电常数材料(Cu/low-k)取代传统的铝/二氧化硅(Al/SiO2)作为互连结构，可以极大地降低互连延迟。当前，采用等离子体增强化学气相沉积(PECVD)方法制备的多孔SiCOH材料是工业生产中最主要的low-k材料，通过在薄膜中引入Si-CH3并引入孔隙，可以得到介电常数小于2.5。随着孔隙率的提高，薄膜力学性能下降，介电常数难以持续进一步降低。
目前，一般采用富含Si-CH3的前驱体进行低介电常数材料的制备，如三甲基硅烷(3MS)，八甲基环四硅氧烷(OMCTS)，二乙氧基甲基硅烷(DEMS)等。Si-CH3的引入能够降低薄膜极性，从而降低介电常数；同时-CH3作为疏水基团，有利于提高薄膜的抗吸水性能。但是，Si-CH3是封端结构，严重破坏了Si-O-Si之间的三维交联，导致力学性能降低。特别是对于多孔材料，当孔隙率较高的时候，富含Si-CH3的薄膜力学性能很差，以至于在化学机械抛光等工艺中会遭受严重的破坏；另外，交联程度的降低，也限制了k值的进一步降低：当继续提高成孔剂比例时，热处理过程中会发生孔的坍塌，反而导致孔隙率降低，k值升高。而如果采用单一的不含Si-CH3的前驱体，得到的薄膜难以实现低介电常数值，同时，薄膜抗吸水性能难以保证。
发明内容
鉴于当前低介电常数材料制备面临的诸多问题，本发明提供了一种多孔性的低介电常数材料薄膜的制备方法。采用分别含有Si-CH2-Si和Si-CH3化学结构的两种前驱体，通过优化工艺参数及前驱体配比，来实现低介电常数、良好的力学性能及抗吸水性能的结合。
本发明所提出的低介电常数薄膜的制备方法，是以双-(三乙氧基硅基)甲烷(BTEM)和甲基三乙氧基硅烷(MTES)作为为混合骨架前驱体，以双戊烯(LIMO)作为成孔剂，采用等离子体增强化学气相沉积(PECVD)工艺，沉积得到有机-无机杂化薄膜；然后对该薄膜进行适当的热处理，使得部分有机组分发生热分解而除去，由此获得多孔低介电常数薄膜。
具体发明内容如下：调节PECVD腔体上下极板间距为10～20mm。
(1)进行薄膜沉积的衬底可以是空白硅片，也可以是制备了半导体器件或形成了部分互连结构的晶圆。
(2)采用真空系统对反应腔体抽真空，使腔体压力小于0.02Torr；然后，通过加热系统将衬底加热至预设温度100～300℃，并维持稳定。
(3)使用汽化器将前驱体汽化，然后通过氦载气将前驱体蒸汽载入腔体，其中：BTEM流量为0.1～5g/min，汽化温度为100～120℃，载气流量为1000～5000sccm；MTES流量为0.1～5g/min，汽化温度为50～60℃，载气流量为2000～8000sccm；LIMO流量为0.5～5g/min，汽化温度为60～100℃，载气流量为2000～8000sccm。调节腔体压力为1～8Torr，并维持稳定。
(4)开启射频电源，进行等离子体增强化学气相沉积，射频(RF)功率为50～800W。通过改变沉积时间，可以得到不同厚度的有机-无机复合薄膜。所述的sccm是标准温度与压力下每分钟立方厘米数。沉积时间只对薄膜厚度有影响，通常沉积时间0.5-20分钟，推荐1-10分钟。
(5)将PECVD沉积得到的薄膜置于管式炉、箱式炉或其他腔体中，进行热退火处理，退火温度为350-600℃，退火时间为0.5～6小时，推荐2-5小时，退火气氛可以为氩气、氦气、氮气等惰性气体，惰性气体流量为0.5-2L/min，压力为0.1～800Torr，推荐压力为100～800Torr。在退火过程中，有机组分大部分分解除去，从而得到多孔薄膜。
(6)对上述薄膜进行电学和力学测量，以及成分结构的表征，结果如下：介电常数为2.3～2.5，1MV/cm场强下的漏电流密度处于10-8～10-9A/cm2数量级范围内，击穿场强大于3MV/cm，杨氏模量为5～7GPa，硬度为0.6～0.8GPa。
本发明具有如下优点：
本发明提供的方法与现有集成电路加工工艺相兼容，所制备的薄膜可直接用作芯片后端互连中的层间介质。所采用的反应原料性能安全、成本低廉、操作步骤比较简单。通过调整工艺参数及前驱体配比，可以有效地控制薄膜的成分、化学结构、孔隙率等，达到调控低介电常数薄膜的电学、力学等性能的目的。本发明的薄膜具有良好的电学性能、力学性能及抗吸水性能的，薄膜介电常数为2.3～2.5，1MV/cm场强下的漏电流密度处于10-8～10-9A/cm2数量级范围内，击穿场强大于3MV/cm，杨氏模量为5～7GPa，硬度为0.6～0.8GPa。
具体实施方式：
实施例1
在PECVD过程中，设定衬底温度为200℃，反应腔中工作压强为3Torr，RF功率为250～400W，反应原料的质量流量比固定在BTEM：MTES：LIMO＝1:1.5:5。BTEM、MTES、LIMO的汽化温度分别为120℃、60℃、100℃，氦载气流量分别为3000sccm、5000sccm、5000sccm，沉积3分钟，得到有机-无机杂化薄膜。然后，将该薄膜置于管式炉中于氮气氛围下进行热退火处理，气压约为一个大气压，氮气流量约为1L/min，退火温度为500℃，退火时间为4小时。为了观察RF功率对低介电常数材料薄膜性能的影响，本实施例中分别尝试了4种不同的RF功率(即为250W、300W、350W、400W)，所得样品分别命名为样品1、样品2、样品3和样品4.
薄膜性能测量：薄膜厚度及折射率通过椭偏仪来测量。为了得到上述薄膜的电学性能，本发明以低电阻率硅片(电阻率为0.001～0.005Ω·cm)为衬底，以电子束蒸发的铝作为顶电极和底电极，顶电极为直径400μm左右的圆形电极。通过对铝/low-k薄膜/硅衬底/铝(MISM)结构的电容-电压(C-V)曲线的测量来提取介电常数，并通过多点测试来获得平均介电常数值。通过对电流-电压(I-V)曲线的测量获得薄膜的漏电特性。表1列出不同样品的折射率和电学性能参数，其中C-V、I-V测试在100℃下完成的。
表1 不同RF功率下得到的样品的性能参数
实施例2
在PECVD过程中，固定RF功率为350W，改变反应原料的质量流量比BTEM：MTES：LIMO分别为1:1.5:5和1:1.5:6.25，其它的工艺条件与实施例1相同，所得样品分别命名为样品5、样品6。然后，将样品5和6在氮气中于425℃退火4小时，即得到低介电常数材料薄膜。样品5的傅里叶变换红外光谱测定结果在1140cm-1附近有一个明显的肩峰，归属为笼型Si-O-Si的伸缩振动吸收，表明薄膜中孔隙的存在。1270cm-1及1360cm-1处的吸收峰分别归属于Si-CH3及Si-CH2-Si中C-H的弯曲振动。由分析可知，所得low-k薄膜中同时存在上述两种结构。表2列出了样品5和6在85℃下测量得到的电学性能。进一步地对样品5的力学性能进行了测试，其杨氏模量和硬度分别为6.23±0.19GPa和0.79±0.06GPa。
表2 不同BTEM：MTES：LIMO流量比得到的样品电性能(85℃)
虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本法发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实例对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

Claims (6)

1.一种低介电常数薄膜的制备方法，其特征在于：该低介电常数薄膜以双-(三乙氧基硅基)甲烷和甲基三乙氧基硅烷作为混合骨架前驱体，以双戊烯作为成孔剂，采用等离子体增强化学气相沉积工艺，在反应腔中衬底上沉积得到有机-无机杂化薄膜；然后对该薄膜进行热退火处理，使得部分有机组分发生热分解而除去，获得低介电常数薄膜。
2.根据权利要求1所述的一种低介电常数薄膜的制备方法，其特征在于：所述的双-(三乙氧基硅基)甲烷流量为0.1～5g/min，汽化温度为100～120℃，载气流量为1000～5000sccm；甲基三乙氧基硅烷流量为0.1～5g/min，汽化温度为50～60℃，载气流量为2000～8000sccm；双戊烯LIMO流量为0.5～5g/min，汽化温度为60～100℃，载气流量为2000～8000sccm。
3.根据权利要求1所述的一种低介电常数薄膜的制备方法，其特征在于：所述的气相沉积工艺参数为：功率50～800W；衬底温度100～300℃；反应腔中工作压强1～8Torr；上下极板间距10～20mm。
4.根据权利要求1所述的一种低介电常数薄膜的制备方法，其特征在于：所述的热退火处理在惰性气体中进行：惰性气体流量为0.5-2L/min，退火温度为350-600℃，退火时间为0.5～6小时，压力为0.1～800Torr。
5.根权利要求4所述的一种低介电常数薄膜的制备方法，其特征在于：所述的惰性气体是氩气、氦气或氮气。
6.根据权利要求4所述的一种低介电常数薄膜的制备方法，其特征在于：所述的衬底是硅片、半导体器件或部分互连结构的晶圆。
CN201410831283.4A 2014-12-23 2014-12-23 一种低介电常数薄膜的制备方法 Pending CN104498900A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410831283.4A CN104498900A (zh) 2014-12-23 2014-12-23 一种低介电常数薄膜的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410831283.4A CN104498900A (zh) 2014-12-23 2014-12-23 一种低介电常数薄膜的制备方法

Publications (1)

Publication Number Publication Date
CN104498900A true CN104498900A (zh) 2015-04-08

Family

ID=52940349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410831283.4A Pending CN104498900A (zh) 2014-12-23 2014-12-23 一种低介电常数薄膜的制备方法

Country Status (1)

Country Link
CN (1) CN104498900A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116798952A (zh) * 2023-08-21 2023-09-22 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100151151A1 (en) * 2008-12-11 2010-06-17 Asm Japan K.K. Method of forming low-k film having chemical resistance
US20110204492A1 (en) * 2010-02-23 2011-08-25 Applied Materials, Inc. Microelectronic structure including a low K dielectric and a method of controlling carbon distribution in the structure
US20120178253A1 (en) * 2011-01-10 2012-07-12 Ahn Sang-Hoon Method of Manufacturing a Semiconductor Device Having a Porous, Low-K Dielectric Layer
CN103199056A (zh) * 2012-01-10 2013-07-10 国际商业机器公司 具有高机械强度的介电材料
CN104008997A (zh) * 2014-06-04 2014-08-27 复旦大学 一种超低介电常数绝缘薄膜及其制备方法
CN104022074A (zh) * 2014-06-02 2014-09-03 复旦大学 一种含纳米孔隙的低介电常数复合薄膜的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100151151A1 (en) * 2008-12-11 2010-06-17 Asm Japan K.K. Method of forming low-k film having chemical resistance
US20110204492A1 (en) * 2010-02-23 2011-08-25 Applied Materials, Inc. Microelectronic structure including a low K dielectric and a method of controlling carbon distribution in the structure
US20120178253A1 (en) * 2011-01-10 2012-07-12 Ahn Sang-Hoon Method of Manufacturing a Semiconductor Device Having a Porous, Low-K Dielectric Layer
CN103199056A (zh) * 2012-01-10 2013-07-10 国际商业机器公司 具有高机械强度的介电材料
CN104022074A (zh) * 2014-06-02 2014-09-03 复旦大学 一种含纳米孔隙的低介电常数复合薄膜的制备方法
CN104008997A (zh) * 2014-06-04 2014-08-27 复旦大学 一种超低介电常数绝缘薄膜及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
H.ZHOU ET AL.: ""Thickness dependent glass transition temperature of PECVD low-k dielectric thin films:effect of deposition methods"", 《MICROELECTRONICS JOURNALS》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116798952A (zh) * 2023-08-21 2023-09-22 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件
CN116798952B (zh) * 2023-08-21 2023-11-14 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件

Similar Documents

Publication Publication Date Title
CN100386472C (zh) 作为在半导体器件中的层内和层间绝缘体的超低介电常数材料及其制造方法、以及包含该材料的电子器件
CN100524648C (zh) 用于制造在制成的半导体器件和电子器件内用作层内或层间电介质的超低介电常数材料的改进方法
CN1787881B (zh) 超低介电常数的SiCOH薄膜及其制造方法
US6441491B1 (en) Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
CN100378990C (zh) 低k和超低k SiCOH介质膜及其制作方法
KR100702508B1 (ko) 유전 물질 및 ｂｅｏｌ 상호 접속 구조체
CN105177524B (zh) 烷基-烷氧基硅杂环化合物和利用该化合物沉积薄膜的方法
US6790789B2 (en) Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
CN103199056A (zh) 具有高机械强度的介电材料
CN101548362A (zh) 具有受控的双轴应力的超低介电常数层
Li et al. High-performance ultra-low-k fluorine-doped nanoporous organosilica films for inter-layer dielectric
Ding et al. Characterization of PECVD ultralow dielectric constant porous SiOCH films using triethoxymethylsilane precursor and cinene porogen
Chang et al. Effect of thermal treatment on physical, electrical properties and reliability of porogen-containing and porogen-free ultralow-k dielectrics
CN104498900A (zh) 一种低介电常数薄膜的制备方法
KR102442026B1 (ko) 알콕시실라사이클릭 또는 아실옥시실라사이클릭 화합물 및 이를 사용하여 막을 증착시키기 위한 방법
Homma Properties of fluorinated silicon oxide films formed using fluorotriethoxysilane for interlayer dielectrics in multilevel interconnections
WO2015184573A1 (zh) 一种超低介电常数绝缘薄膜及其制备方法
CN101245444A (zh) 一种碳氮化硅薄膜的制备方法
Lee et al. Effect of annealing temperature on dielectric constant and bonding structure of low-k SiCOH thin films deposited by plasma enhanced chemical vapor deposition
KR20030082479A (ko) 포로겐, 포로겐화 전구체, 및 이들을 사용하여 낮은 유전상수를 갖는 다공성 유기실리카 유리 필름을 제공하는 방법
CN104022074A (zh) 一种含纳米孔隙的低介电常数复合薄膜的制备方法
CN103205727A (zh) 非晶硅光学薄膜折射率调节方法
CN104164660A (zh) 一种低介电常数多孔SiOCNH薄膜及其制备方法
KR102409869B1 (ko) 규소 화합물 및 이를 사용하여 막을 증착시키는 방법
CN104201149B (zh) 一种含氟的多孔低介电常数复合薄膜及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150408