CN103199056A - 具有高机械强度的介电材料 - Google Patents

具有高机械强度的介电材料 Download PDF

Info

Publication number
CN103199056A
CN103199056A CN2013100078656A CN201310007865A CN103199056A CN 103199056 A CN103199056 A CN 103199056A CN 2013100078656 A CN2013100078656 A CN 2013100078656A CN 201310007865 A CN201310007865 A CN 201310007865A CN 103199056 A CN103199056 A CN 103199056A
Authority
CN
China
Prior art keywords
elasticity
modulus
group
dielectric material
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100078656A
Other languages
English (en)
Inventor
S·M·盖茨
A·格里尔
E·T·赖恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
International Business Machines Corp
Original Assignee
GlobalFoundries Inc
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc, International Business Machines Corp filed Critical GlobalFoundries Inc
Publication of CN103199056A publication Critical patent/CN103199056A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005Formation and after-treatment of dielectrics
    • H01L2221/1042Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及具有高机械强度的介电材料。描述了一种多相超低k电介质方法,其包含第一前体和第二前体、在PECVD腔中的高频射频功率以及包括紫外辐射的能量后处理,所述第一前体包含含有基团Si-(CH2)n-Si的碳硅烷和烷氧基碳硅烷分子中的至少一种,其中n是整数1、2或3,所述第二前体含有基团Si-R*,其中R*是嵌入的有机致孔剂。一种具有范围分别为2.2到2.3、2.3到2.4、2.4到2.5和2.5到2.55的k以及大于5、6、7.8和9GPa的弹性模量中的至少一个的超低k多孔SiCOH介电材料,以及一种包括具有如上描述的多孔SiCOH介电材料的互连布线的半导体集成电路。

Description

具有高机械强度的介电材料
技术领域
本发明涉及用于形成多相超低k介电材料的方法,更具体地,涉及利用第一和第二前体(precursor)以及紫外辐射的能量后处理(energy posttreatment)的等离子体增强化学气相沉积(PECVD)方法,以形成具有低于2.55的k和大于或等于5GPa的弹性模量的多孔SiCOH。
背景技术
在形成多相超低k介电材料的技术领域中,存在对具有高机械强度的介电材料的需求,尤其是对具有机械特性和电特性的非寻常组合的介电材料的需求,先前在通过PECVD制成的现有介电材料中尚未发现这样的非寻常组合。
发明内容
根据本发明,描述了一种形成超低k介电层的方法,其包括:选择等离子体增强化学气相沉积反应器;在所述反应器中放置衬底;将气体混合物流引入到所述反应器中;所述气体混合物包括惰性载气、第一前体气体和第二前体气体,所述第一前体气体包括包含Si、C、O和H原子并包含基团Si-(CH2)n-Si的碳硅烷(carbosilane)分子和烷氧基碳硅烷(alkoxycarbosilane)分子中的至少一种,其中n是整数1、2或3,所述第二前体气体含有包含Si、C、O和H原子的基团Si-R*,且其中R*是嵌入的有机致孔剂(porogen);将所述衬底加热到100℃以上的温度;通过在所述反应器中施加高频率射频功率来形成沉积层;在一段时间后,终止所述反应器中的所述高频率射频功率;以及对所述沉积层施加包括紫外(UV)辐射的能量后处理,以逐出所述嵌入的有机致孔剂,在所述沉积层中建立(creat)多孔性并增加所述沉积层中的交联。
本发明还提供了一种多孔SiCOH介电材料,其具有Si-O、Si-C、Si-(CH2)n-Si、C-O、Si-H和C-H键的三维随机共价键合的网络,并具有范围为从2.2到2.3的介电常数k和大于或等于5GPa的弹性模量、范围为从2.3到2.4的k和大于或等于6GPa的弹性模量、范围为从2.4到2.5的k何大于7.8GPa的弹性模量以及范围为从2.5到2.55的k和范围为从9到15GPa的弹性模量中的一种,其中n是整数1、2或3。
本发明还提供了一种半导体集成电路,其包括具有多孔SiCOH介电材料的互连布线,所述多孔SiCOH介电材料具有Si-O、Si-C、Si-(CH2)n-Si、C-O、Si-H和C-H键的三维随机共价键合的网络,并具有范围为从2.2到2.3的介电常数k和大于或等于5GPa的弹性模量、范围为从2.3到2.4的k和大于或等于6GPa的弹性模量、范围为从2.4到2.5的k何大于7.8GPa的弹性模量以及范围为从2.5到2.55的k和范围为从9到15GPa的弹性模量中的一种,其中n是整数1、2或3。
附图说明
通过在结合附图阅读时考虑本发明的以下详细说明,本发明的这些和其他特点、目的和优点将变得显而易见,在附图中:
图1是从三个PECVD沉积的多相多孔SiCOH膜获得的傅里叶变换红外光谱(FTIR)的图,其中在Si-CH2-Si键的1360cm-1处标记的吸收峰被示出为具有各自的值;
图2示出了图1的放大部分,其中纵坐标和横坐标的尺度(scale)有变化;以及
图3是本发明的实施例的横截面图,示出了在半导体集成电路或芯片中的本发明的介电层中被构图的金属导体。
具体实施方式
可以通过将衬底置于等离子体增强化学气相沉积(PECVD)反应器中并将这样的气体混合物引入到该反应器中而在该反应器中形成超低k介电层:该气体混合物包含诸如He或Ar的惰性载气、第一前体气体(蒸汽)和第二前体气体(蒸汽),所述第一前体气体包括含有Si、C、O和H的原子并包含基团Si-(CH2)n-Si的碳硅烷分子和烷氧基碳硅烷分子中的至少一种,其中n是1或更大的整数,且第二前体气体(蒸汽)含有基团Si-R*,该基团Si-R*包含Si、C、O和H的原子,且其中R*是嵌入的有机致孔剂。
第一前体气体可以选自:双(三乙氧基甲硅烷基)甲烷、双(二乙氧基甲基甲硅烷基)甲烷、双(三甲氧基甲硅烷基)甲烷和双(二甲氧基甲基甲硅烷基)甲烷分子。
第二前体气体可以选自这样的基于Si的前体:该基于Si的前体具有至少一个与Si键合的基团R*,所述基团R*选自正丁基、正丙基、异丙基、乙烯基、以及含有2、3或4个碳原子的烷基、烯和炔基团。在替代实施例中,第二前体气体可以选自这样的基于Si的前体:该基于Si的前体具有至少一个与Si键合的基团R*,其中R*含有以线性、支化、单环或二环结构键合的5到10个碳原子。在另一个替代实施例中,基团R*可包含一个或多个氧原子。通常,第二前体气体也可包含至少一个与上述Si键合的基团,所述至少一个与Si键合的基团选自甲氧基、乙氧基、甲基、乙基、丙氧基以及相关的烷氧基分子或基团。
本领域已知,可以调整PECVD反应器的参数,这些参数包括压力、衬底温度、衬底与和气体分布板之间的间隔以及气体混合物的流速。反应器中的压力可被控制在从5到9乇的范围内,且优选地是约7乇。衬底可被加热到从100℃到350℃的范围的温度,且优选地被加热到从200℃到300℃的范围的温度。衬底可以是Si晶片,并可包含被部分地构造的数字电路,例如逻辑电路、存储器电路和其他电子结构,所述其他电子结构包括一个或多个双极晶体管、场效应晶体管、电荷耦合器件、电容器、电感器、二极管和互连布线。
通过在PECVD反应器中施加高频率射频功率,在衬底上形成介电层。高频功率可以等于或大于400kHz,例如13.56MHz。在本发明中也可使用其他频率的功率源。通过将高频射频功率设置为刚好在等离子体引发(plasma initiation)以上,发生聚合作用的增加,并发生所沉积的介电层中牺牲(sacrificial)有机致孔剂的保留(retention)的增加。进一步通过以上设置,在等离子中发生牺牲有机致孔剂或官能团的最小等离子体离解,并在能量后处理之后发生大分子的交联而使所沉积的介电层形成为具有大于或等于13.8体积百分比的高孔隙度。
另外的气体选自反应性氧化剂气体和氧化了的烃类气体,且被引入到PECVD反应器中以稳定反应器中的等离子体并改善所沉积的介电层的特性和均匀性。反应性氧化剂气体可以选自O2、N2O、CO2及其组合。
通过降低或关断PECVD反应器中的高频射频功率而停止或终止介电层的生长。
可以在200℃以上的介电层温度下持续选定时间段对沉积的介电层进行紫外辐射的能量后处理,以增加介电层中的Si-(CH2)n-Si交联键,其中n是整数1、2或3。所述能量后处理的时间段可以例如是从100到1000秒,且在本发明中可使用其他时间。沉积的介电层典型地具有两个相邻的Si-CH3+Si-CH3化学键合基团,其改变为Si-(CH2)n-Si键以增大介电层的弹性模量和硬度,且挥发性的CH4将除气(outgas)。挥发性的CH4的除气在沉积的介电层中产生额外的孔。能量后处理热退火可包括在形成气体(H2和N2)的环境中持续超过40分钟的一段时间将沉积的介电层加热到范围为200℃到430℃的温度。在能量后处理之后的介电层可具有Si-O、Si-C、C-H3、Si-(CH2)n-Si、C-O、Si-H和C-H键的三维随机共价键合的网络,其中n是整数,以及以下中的一者:从2.2到2.3范围的介电常数k和大于或等于5GPa的弹性模量,从2.3到2.4范围的k和大于6Gpa的弹性模量,从2.3到2.5范围的k和大于7.8GPa的弹性模量,以及从2.5到2.55范围的k和从9到15GPa范围的弹性模量。层中的分数(fraction)X的C原子被共价地键合在官能团Si-(CH2)n-Si中。介电层的弹性模量在所有方向中是一致的或是各向同性的。
在紫外辐射的能量后处理之后,用于介电层的所沉积的介电层的特性发生变化。UV的波长可以是窄谱或广谱。UV的特定波长增强特定反应。能量后处理之后的介电层具有范围在2.2到2.55之间的介电常数(k值),其中介电常数是在具有铝电极作为金属和硅晶片衬底作为半导体的金属-绝缘体-半导体(MIS)结构中在150℃下测量的。能量后处理之后的介电层具有范围从15到35体积百分比的体积%孔隙率,以及范围从0.5到1.5nm的孔直径,其中1.0nm是典型值,这是由具有甲苯吸收剂的椭偏测孔仪(EP)测量的。能量后处理之后的介电层具有范围为5到15GPa的弹性模量,其是通过纳米压痕法(nanoindentation)测量的。能量后处理之后的介电层具有范围为10到30原子百分比的碳含量,范围为40到55原子百分比的氧含量,以及范围为从30到40原子百分比的硅含量,这是由X射线光电子能谱(XPS)测量的。在表I中示出了在约400℃的紫外辐射的能量后处理之后的本发明实施例1、2和3的材料的所测量的k值、模量、体积百分比孔隙率和通过XPS测量的C、Si和O的原子百分比。
表I
Figure BDA00002719631000051
除了UV辐射外的其他能量后处理可以是热退火和电子束(EB)照射。当介电层垂直时,例如,如果介电层被用作场效应晶体管上的栅极叠层侧壁间隔物(spacer),或如果层的某些部分是垂直的且其他部分是水平的,则热退火处理特别适用。UV辐射和EB照射可提供不均匀的向垂直介电层的暴露。能量后处理用于逐出有机致孔剂并增大所沉积的介电层中的孔隙率。介电层可具有低于2.55的介电常数和范围为从5到15GPa的弹性模量。
与使用其他有机前体通过PECVD制备的现有技术SiCOH和pSiCOH电介质相比,本发明的多孔SiCOH介电材料有更多的桥接在两个Si原子之间的有机基团(例如Si-(CH2)n-Si,其中n是整数1、2或3)中键合的碳。对各个衬底上的三个SiCOH介电层进行傅里叶变换红外(FTIR)光谱测量以确定在Si-(CH2)n-Si中碳键合的程度,其中n是整数。用于Si-CH2-Si的FTIR光谱具有以1360cm-1为中心的吸收峰。可通过对与1360cm-1处的峰相关的波形下的面积进行积分并随后除以介电层厚度来确定吸收峰的值,其中厚度是以微米为单位测量的。本发明的其中k等于2.4的多孔SiCOH介电材料的吸收峰面积与现有技术的SiCOH介电材料的FTIR吸收峰面积的比率大约是2。其中k是2.4的多孔SiCOH介电材料的在1360cm-1处的FTIR吸收峰的面积比现有技术的SiCOH介电材料的在1360cm-1处的FTIR吸收峰的面积大了约2倍。
其中k是2.55的多孔SiCOH介电层的在1360cm-1处的FTIR吸收峰的面积比现有技术的SiCOH介电材料的在1360cm-1处的FTIR吸收峰的面积大了约3倍。介电材料之间的在1360cm-1处的FTIR吸收峰的较大面积指示以Si-(CH2)n-Si的形式桥接在两个Si原子之间的有机基团CH2,其中在该特定实例中n=1。
图1是从在单独的各个衬底上形成的在能量后处理之后的三个沉积的介电层获得的曲线16、18和20所示出的FTIR光谱的图。曲线16是从现有技术的多孔超低k SiCOH的第一介电层获得的。曲线18是从使用其他有机前体的Si-CH2-Si键中的高碳百分比的多孔超低k SiCOH的第二介电层获得的。曲线20是从通过本文中的本发明的方法形成的多孔超低kSiCOH的第三介电层获得的。
在图1中,纵坐标表示吸收率且横坐标表示波数(cm-1)。参考图1的曲线16,光谱显示出975-1200cm-1处的具有0.485的吸收率的强Si-O吸收带22,1273cm-1处的具有0.125的吸收率的Si-CH3吸收峰24,1412cm-1处的具有0.06的吸收率的Si-Mex吸收峰25,2173-2242cm-1处的具有0.005的吸收率的Si-H吸收带26,以及2920-2972cm-1处的分别具有0.002和0.029的吸收率的C-H吸收峰28和30。Si-CH2-Si的1360cm-1处的标记的吸收峰32被示出为具有零吸收率。
参考图1中的曲线18,光谱显示出975-1200cm-1处的具有0.485的吸收率的强Si-O吸收带36,1273cm-1处的具有0.11的吸收率的Si-CH3吸收峰38,1412cm-1处的具有0.06的吸收率的Si-Mex吸收峰39,2173-2242cm-1处的具有0.001的吸收率的Si-H吸收带40,以及2920-2972cm-1处的分别具有0.002和0.028的吸收率的C-H吸收峰42和44。Si-CH2-Si的1360cm-1处的标记的吸收峰46被示出为具有0.001的吸收率。
参考图1中的曲线20,光谱显示出975-1200cm-1处的具有0.485的吸收率的强Si-O吸收带50,1273cm-1处的具有0.0875的吸收率的Si-CH3吸收峰52,在1412cm-1处的具有0.05的吸收率的Si-Mex吸收峰53,2173-2242cm-1处的具有0.009的吸收率的Si-H吸收带54,以及2920-2972cm-1处的分别具有0.009和0.025的吸收率的C-H吸收峰56和58。Si-CH2-Si的在1360cm-1处的标记的吸收峰60被示出为具有0.005的吸收率。
以上四段(21-24段)中提供的数值数据是从波形16、18和20的测量中确定的。
图2示出了图1的放大部分,在横坐标和纵坐标的尺度上有变化。图2示出了曲线16、18和20的在同样的波数处的吸收峰的幅度。在图2中,与Si-CH2-Si带对应的波数1360示出了曲线16具有0.0的幅度,曲线18具有0.0024的幅度且曲线20具有0.0048的幅度。曲线20具有与曲线18相比增加了100%的幅度。这指示出Si-CH2-Si键的100%的增长。还应当注意,Si-CH2-Si的低振动强度是由于CH2到两个Si原子的强键合。并且在图2中,与Si-Mex键对应的波数1410示出了曲线16吸收峰25具有0.0052的幅度,曲线18吸收峰39具有0.0052的幅度,且曲线20吸收峰53具有0.0047的幅度,该幅度降低了9.6%。通过本发明的方法,Si-CH2-Si中的100%的增长改善了本发明的介电层的弹性模量和硬度。本发明的方法导致Si-CH3键的20.5%的去除或降低。
图3示出了具有互连布线的半导体集成电路,该互连布线包括本发明的多孔SiCOH介电材料。应注意,图3中示出的集成电路是本发明的示例性实施例,存在许多可由本发明的方法形成或包含本发明的介电材料的其他器件或实施例。
在图3中,示出了构造在硅衬底72上的集成电路70。衬底72可包含半导体器件,例如场效应晶体管和其他器件(未示出)。在硅衬底72的顶上,首先将绝缘材料层74形成为具有嵌入到其中的第一金属区域76,以连接到衬底72中的半导体器件。在第一金属区域76上执行化学机械抛光(CMP)处理后,本发明的稳定的超低k多孔SiCOH介电膜78被沉积在第一绝缘层74和第一金属区域76的顶部上。第一绝缘材料层74可合适地由氧化硅、氮化硅、这些材料的掺杂的品种或任何其他的绝缘材料形成。然后在光刻工艺中对稳定的超低k多孔SiCOH介电膜78进行构图并随后进行蚀刻,且在其上沉积导电层80。在第一导电层80上执行CMP处理之后,通过PECVD工艺将本发明的SiCOH膜84的第二层沉积为覆盖第一SiCOH介电膜78和第一导电层80。第一导电层80可以是诸如铝、铜、或其合金的金属材料,或者是诸如金属氮化物或多晶硅的非金属导电材料。第一导体80与第一金属区域76电连通。图3的结构旨在示出本发明的稳定的超低k多孔SiCOH介电膜78中的构图的金属导体80的一般结构实施例78或80。其他构图的布线实施例和形成这些实施例的其他方法也可被用在本发明中。
尽管已描述并示例了包括利用第一和第二前体的等离子体增强化学气相沉积(PECVD)工艺以及紫外辐射的能量后处理的方法,具有Si-O、Si-C、Si-(CH2)n-Si(其中n是整数1、2或3)、C-O、Si-H和C-H键的三维随机共价键合的网络且具有范围在2.2到2.3的介电常数k和等于或大于5GPa的弹性模量、范围在2.3到2.4的k和大于6GPa的弹性模量、范围在2.4到2.5的k和大于7.8GPa的弹性模量、以及范围在2.5到2.55的k和范围在9到15GPa的弹性模量中的一者的多孔SiCOH介电材料,以及包括具有上述多孔SiCOH介电材料的互连布线的半导体集成电路,但对本领域技术人员来说很明显,在不脱离仅由所附权利要求的范围限定的本发明的宽范围的情况下,修改和变化是可能的。

Claims (23)

1.一种用于形成超低k介电层的方法,包括:
选择等离子体增强化学气相沉积反应器;
在所述反应器中放置衬底;
将气体混合物流引入到所述反应器中;所述气体混合物包括惰性载气、第一前体气体和第二前体气体,所述第一前体气体包括包含Si、C、O和H原子并含有基团Si-(CH2)n-Si的碳硅烷分子和烷氧基碳硅烷分子中的至少一种,其中n是整数1、2或3,所述第二前体气体含有包含Si、C、O和H原子的基团Si-R*,且其中R*是嵌入的有机致孔剂;
将所述衬底加热到100℃以上的温度;
通过在所述反应器中施加高频率射频功率来形成沉积层;
在一段时间后,终止所述反应器中的所述高频率射频功率;以及
对所述沉积层施加包括紫外(UV)辐射的能量后处理,以逐出所述嵌入的有机致孔剂,在所述沉积层中建立多孔性并增加所述沉积层中的交联。
2.如权利要求1所述的方法,其中,所述施加能量后处理包括用所述紫外辐射照射一段时间以增加所述沉积层中的Si-(CH2)n-Si交联键,以形成具有范围为从2.2到2.3的介电常数和大于或等于5的弹性模量的介电层。
3.如权利要求1所述的方法,其中,所述施加能量后处理包括用所述紫外辐射照射一段时间以增加所述沉积层中的Si-(CH2)n-Si交联键,以形成具有范围为从2.3到2.4的介电常数和大于或等于6的弹性模量的介电层。
4.如权利要求1所述的方法,其中,所述施加能量后处理包括用所述紫外辐射照射一段时间以增加所述沉积层中的Si-(CH2)n-Si交联键,以形成具有范围为从2.4到2.5的介电常数和大于或等于7.8GPa的弹性模量的介电层。
5.如权利要求1所述的方法,其中,所述施加能量后处理包括用所述紫外辐射照射一段时间以增加所述沉积层中的Si-(CH2)n-Si交联键,以形成具有范围为从2.5到2.55的介电常数和范围为从9到15GPa的弹性模量的介电层。
6.如权利要求1所述的方法,其中,所述施加能量后处理包括照射一段时间以使得所述沉积层中的相邻Si-CH3化学键改变为Si-(CH2)n-Si键,以增大所述沉积层的弹性模量。
7.如权利要求1所述的方法,其中,所述第一前体气体选自双(三乙氧基甲硅烷基)甲烷、双(二乙氧基甲基甲硅烷基)甲烷、双(三甲氧基甲硅烷基)甲烷和双(二甲氧基甲基甲硅烷基)甲烷。
8.如权利要求1所述的方法,其中,所述第二前体气体包含这样的基于Si的前体:该基于Si的前体具有至少一个与Si键合的基团,所述至少一个与Si键合的基团选自正丁基、正丙基、异丙基、乙烯基、以及包含2、3或4个碳原子的烷基、烯和炔基团。
9.如权利要求8所述的方法,其中,所述至少一个与Si键合的基团包含一个或多个氧原子。
10.如权利要求1所述的方法,其中,所述第二前体气体包含这样的基于Si的前体:该基于Si的前体具有至少一个与Si键合的基团,所述至少一个与Si键合的基团选自包含以线性、支化、单环或二环结构键合的5到10个碳原子的基团。
11.如权利要求10所述的方法,其中,所述至少一个与Si键合的基团包含一个或多个氧原子。
12.如权利要求1所述的方法,其中,所述第二前体气体包含这样的基于Si的前体:该基于Si的前体具有至少一个与Si键合的基团,所述至少一个与Si键合的基团选自甲氧基、乙氧基、甲基和乙基。
13.如权利要求1所述的方法,其中,所述沉积层包含Si、C、O和H的三维随机共价键合的网络。
14.如权利要求1所述的方法,还包括将选自反应性氧化剂气体和氧化了的烃类气体的气体引入到所述反应器中。
15.如权利要求1所述的方法,其中,所述氧化剂气体选自O2、N2O、CO2及其组合。
16.一种多孔SiCOH介电材料,具有Si-O、Si-C、Si-(CH2)n-Si、C-O、Si-H和C-H键的三维随机共价键合的网络,并具有范围为从2.2到2.3的介电常数k和大于或等于5GPa的弹性模量,其中n是整数1、2或3。
17.如权利要求16所述的多孔SiCOH介电材料,其中,所述多孔SiCOH介电材料具有从2.3到2.4的新范围的介电常数k和大于或等于6GPa的新弹性模量。
18.如权利要求16所述的多孔SiCOH介电材料,其中,所述多孔SiCOH介电材料具有从2.4到2.5的新范围的介电常数k和大于或等于7.8GPa的新弹性模量。
19.如权利要求16所述的多孔SiCOH介电材料,其中,所述多孔SiCOH介电材料具有从2.5到2.55的新范围的介电常数k和从9到15GPa的范围的新弹性模量。
20.一种半导体集成电路,包括具有多孔SiCOH介电材料的互连布线,所述多孔SiCOH介电材料具有Si-O、Si-C、Si-(CH2)n-Si、C-O、Si-H和C-H键的三维随机共价键合的网络并具有范围为从2.2到2.3的介电常数k和大于或等于5GPa的弹性模量,其中n是整数1、2或3。
21.如权利要求20所述的半导体集成电路,其中,所述多孔SiCOH介电材料具有从2.3到2.4的新范围的介电常数k和大于或等于6GPa的新弹性模量。
22.如权利要求20所述的半导体集成电路,其中,所述多孔SiCOH介电材料具有从2.4到2.5的新范围的介电常数k和大于或等于7.8GPa的新弹性模量。
23.如权利要求20所述的半导体集成电路,其中,所述多孔SiCOH介电材料具有从2.5到2.55的新范围的介电常数k和从9到15GPa的范围的新弹性模量。
CN2013100078656A 2012-01-10 2013-01-09 具有高机械强度的介电材料 Pending CN103199056A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/347,687 US20130175680A1 (en) 2012-01-10 2012-01-10 Dielectric material with high mechanical strength
US13/347,687 2012-01-10

Publications (1)

Publication Number Publication Date
CN103199056A true CN103199056A (zh) 2013-07-10

Family

ID=48721510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100078656A Pending CN103199056A (zh) 2012-01-10 2013-01-09 具有高机械强度的介电材料

Country Status (2)

Country Link
US (1) US20130175680A1 (zh)
CN (1) CN103199056A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104498900A (zh) * 2014-12-23 2015-04-08 上海爱默金山药业有限公司 一种低介电常数薄膜的制备方法
CN105280490A (zh) * 2014-07-17 2016-01-27 格罗方德半导体公司 用于蚀刻低介电常数材料的各向异性材料损坏制程
CN107532281A (zh) * 2015-04-28 2018-01-02 三井金属矿业株式会社 表面处理铜箔及其制造方法、印刷电路板用覆铜层叠板、以及印刷电路板
CN107636852A (zh) * 2015-03-09 2018-01-26 弗萨姆材料美国有限责任公司 用于沉积用作电阻随机存取存储器的多孔有机硅酸盐玻璃膜的方法
CN109326556A (zh) * 2017-07-31 2019-02-12 台湾积体电路制造股份有限公司 半导体器件和方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102053350B1 (ko) * 2013-06-13 2019-12-06 삼성전자주식회사 저유전율 절연층을 가진 반도체 소자를 형성하는 방법
US9209017B2 (en) 2014-03-26 2015-12-08 International Business Machines Corporation Advanced ultra low k SiCOH dielectrics prepared by built-in engineered pore size and bonding structured with cyclic organosilicon precursors
KR102624608B1 (ko) 2016-01-19 2024-01-16 삼성전자주식회사 저유전막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US10697082B1 (en) * 2019-08-12 2020-06-30 Chang Chun Petrochemical Co., Ltd. Surface-treated copper foil

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312129A (zh) * 2007-02-15 2008-11-26 气体产品与化学公司 提高介电膜的材料性能的活化化学方法
US20090054674A1 (en) * 2003-03-04 2009-02-26 Air Products And Chemicals, Inc. Mechanical Enhancement of Dense and Porous Organosilicate Materials by UV Exposure
CN100539118C (zh) * 2005-01-21 2009-09-09 国际商业机器公司 介质材料及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8293001B2 (en) * 2002-04-17 2012-10-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090054674A1 (en) * 2003-03-04 2009-02-26 Air Products And Chemicals, Inc. Mechanical Enhancement of Dense and Porous Organosilicate Materials by UV Exposure
CN100539118C (zh) * 2005-01-21 2009-09-09 国际商业机器公司 介质材料及其制造方法
CN101312129A (zh) * 2007-02-15 2008-11-26 气体产品与化学公司 提高介电膜的材料性能的活化化学方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280490A (zh) * 2014-07-17 2016-01-27 格罗方德半导体公司 用于蚀刻低介电常数材料的各向异性材料损坏制程
CN104498900A (zh) * 2014-12-23 2015-04-08 上海爱默金山药业有限公司 一种低介电常数薄膜的制备方法
CN107636852A (zh) * 2015-03-09 2018-01-26 弗萨姆材料美国有限责任公司 用于沉积用作电阻随机存取存储器的多孔有机硅酸盐玻璃膜的方法
CN107636852B (zh) * 2015-03-09 2021-06-25 弗萨姆材料美国有限责任公司 用于沉积用作电阻随机存取存储器的多孔有机硅酸盐玻璃膜的方法
CN107532281A (zh) * 2015-04-28 2018-01-02 三井金属矿业株式会社 表面处理铜箔及其制造方法、印刷电路板用覆铜层叠板、以及印刷电路板
CN107532281B (zh) * 2015-04-28 2020-01-24 三井金属矿业株式会社 表面处理铜箔及其制造方法、印刷电路板用覆铜层叠板、以及印刷电路板
US10763002B2 (en) 2015-04-28 2020-09-01 Mitsui Mining & Smelting Co., Ltd. Surface-treated copper foil, manufacturing method therefor, printed circuit board copper-clad laminate, and printed circuit board
CN109326556A (zh) * 2017-07-31 2019-02-12 台湾积体电路制造股份有限公司 半导体器件和方法
US10991636B2 (en) 2017-07-31 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN109326556B (zh) * 2017-07-31 2022-09-13 台湾积体电路制造股份有限公司 半导体器件和方法
US11837515B2 (en) 2017-07-31 2023-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Also Published As

Publication number Publication date
US20130175680A1 (en) 2013-07-11

Similar Documents

Publication Publication Date Title
CN103199056A (zh) 具有高机械强度的介电材料
JP4756036B2 (ja) 超低誘電率膜を製造するための方法、誘電材料、相互接続構造及び配線構造
CN100378990C (zh) 低k和超低k SiCOH介质膜及其制作方法
KR101124781B1 (ko) 층간 부착 개선 방법
CN101226922B (zh) SiCOH电介质材料和成形方法
JP3739081B2 (ja) 低誘電率の炭素含有酸化ケイ素の作製方法
JP3881282B2 (ja) 低誘電率材料およびcvdによる処理方法
US8637412B2 (en) Process to form an adhesion layer and multiphase ultra-low k dielectric material using PECVD
TW200307761A (en) Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
CN101101875A (zh) 电子结构及形成介质膜的方法
Oh et al. Study on characteristic properties of annealed SiOC film prepared by inductively coupled plasma chemical vapor deposition
KR20050010867A (ko) 유전 물질 및 beol 상호 접속 구조체
US20090179306A1 (en) ADVANCED LOW k CAP FILM FORMATION PROCESS FOR NANO ELECTRONIC DEVICES
KR20110122830A (ko) 절연막 재료, 이 절연막 재료를 이용한 성막방법 및 절연막
Li et al. High-performance ultra-low-k fluorine-doped nanoporous organosilica films for inter-layer dielectric
TW200409738A (en) Low dielectric constant material and method of processing by CVD
WO2009032488A1 (en) Improved low k porous sicoh dielectric and integration with post film formation treatment
Heo et al. The structures of low dielectric constant SiOC thin films prepared by direct and remote plasma enhanced chemical vapor deposition
Lee et al. Effect of annealing temperature on dielectric constant and bonding structure of low-k SiCOH thin films deposited by plasma enhanced chemical vapor deposition
Coclite et al. Chemical and Morphological Characterization of Low‐k Dielectric Films Deposited From Hexamethyldisiloxane and Ethylene RF Glow Discharges
KR20100042022A (ko) 저유전 상수를 갖는 절연막 및 이를 이용한 에어갭 제조 방법
Ross et al. Enhancement of mechanical properties of organosilicon thin films deposited from diethylsilane
JP2005045058A (ja) 銅拡散バリア性絶縁膜の形成方法およびその絶縁膜
Cheng et al. Effect of deposition temperature and oxygen flow rate on properties of low dielectric constant SiCOH film prepared by plasma enhanced chemical vapor deposition using diethoxymethylsilane
Li et al. Structural and electronic properties of low dielectric constant carbon rich amorphous silicon carbide

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130710