CN1044947C - 形成半导体器件电荷存贮电极的方法 - Google Patents

形成半导体器件电荷存贮电极的方法 Download PDF

Info

Publication number
CN1044947C
CN1044947C CN95109638A CN95109638A CN1044947C CN 1044947 C CN1044947 C CN 1044947C CN 95109638 A CN95109638 A CN 95109638A CN 95109638 A CN95109638 A CN 95109638A CN 1044947 C CN1044947 C CN 1044947C
Authority
CN
China
Prior art keywords
charge storage
polysilicon layer
storage electrodes
interlayer dielectric
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95109638A
Other languages
English (en)
Other versions
CN1122954A (zh
Inventor
金政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1122954A publication Critical patent/CN1122954A/zh
Application granted granted Critical
Publication of CN1044947C publication Critical patent/CN1044947C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供采用简单的且能得到增大的表面面积并达到提高生产率及工作可靠性的工艺步骤来形成半导体器件电荷存贮电极的方法，该方法包括以下各步骤：使用电荷存贮电极掩模对填充在电荷存贮电极接触孔的多晶硅层刻图；在位于刻成图形的多晶硅层之下的层间绝缘膜的裸露部位上选择生长氧化膜；去掉电荷存贮电极掩模，形成另一多晶硅膜，使其环绕选择生长的氧化膜；以及实施后续的工艺步骤。

Description

形成半导体器件电荷存贮电极的方法
本发明涉及一种形成半导体器件电荷存贮电极的方法，特别涉及采用简单而能获得增大的电极表面面积并能达到提高生产率和工作可靠性的工艺步骤来形成半导体器件电荷存贮电极的方法。
近年来，半导体器件的高集成化的趋势不可避免地包含单元尺寸的减小。然而，这种单元尺寸的减小造成了形成足够容量的电容的困难。为了在包括一个金属氧化物半导体(MOS)晶体管和一个电容器的动态随机存取存贮器(DRAM)中得到增大的容量，曾提出用介电常数高的介质材料制成的介质膜，形成薄的介质层以及形成增大其表面面积的电容器。
但是，所有这些方法各有各的问题。虽然曾提出诸如Ta2O5、TiO2、或SrTiO3等各种材料作为介电常数高的介质材料，但其可靠性及薄膜的特性尚未被证实。因此，难以将这些材料实用于半导体器件。另一方面，介质层厚度的减薄导致介质层的损伤，严重地影响电容器的可靠性。
为了增加电容的表面面积，也曾提出各种电容结构。这些结构包括翅片结构、带有一圆筒或方形框架的迷宫结构以及在其存贮电极表面带有半圆的硅晶粒的结构。然而，在这些电容器的结构中，由于形成所需的图形，造成单元区和外围电路区之间的拓扑结构的增加，因而会在外围电路的周边部位形成残积物。这种残积物会造成工作可靠性及生产率的下降。
所以，本发明之目的在于解决上述现有技术所包含的问题，并提供采用简单的且能得到增大的表面面积并达到提高生产率及工作可靠性的工艺步骤来形成半导体器件电荷存贮电极的方法，该方法包括以下各步骤：使用电荷存贮电极掩模对填充在电荷存贮电极接触孔的多晶硅层刻图；在位于刻成图形的多晶硅层之下的层间绝缘膜的裸露部位上选择生长氧化膜；去掉电荷存贮电极掩模，形成另一多晶硅膜，使其环绕选择生长的氧化膜；以及实施后续的工艺步骤。
根据本发明，提供一种形成半导体器件电荷存贮电极的方法达到此目的，包括以下各步骤：在一半导体衬底上形成层间绝缘膜；去掉该层间绝缘膜位于部分半导体衬底之上的部位，各限定一电荷存贮电极接触，因而形成电荷存贮电极接触孔；在电荷存贮电极接触孔形成之后所得到结构上形成第一多晶硅层，使第一多晶硅层通过电荷存贮电极接触孔与半导体衬底接触；在所述第一多晶硅层上形成第一光刻胶膜图形，作为电荷存贮电极掩模，以保护第一多晶硅层各个填入电荷存储电极接触孔的部位；去掉第一多晶硅层未被电荷存贮电极掩模覆盖的部位，因而部分地露出了层间绝缘膜；在该层间绝缘膜的各裸露部位上选择生长氧化膜，使选择生长的氧化膜向上突出超过电荷存贮电极掩模的上表面；去掉第一光刻胶膜图形；在所得结构上形成第二多晶硅层；在所述第二多晶硅层上形成第二光刻胶膜图形；腐蚀第二多晶硅层，使第二多晶硅层具有相互分离的各部位，因而形成由第一多晶硅层图形和带有弯曲部位的第二多晶硅层图形构成的电荷存贮电极。
通过下面参照附图对实施方案的说明，会使本发明的其它目的和方面变得更加明了。
图1A～1I是分别说明根据本发明形成半导体器件电荷存贮电极的各工艺步骤。
图1A～1I表明根据本发明形成半导体器件电荷存贮电极的方法。
根据本发明，制备一半导体衬底，然后在该半导体衬底上形成一定的结构，如图1A所示。虽未表示，该结构可以包括隔离单元的绝缘膜、栅氧化膜以及一系列字线和扩散区域。在该结构上，涂镀第一层间绝缘膜2，以为该结构提供一个平坦的上表面。然后，在第一层间绝缘膜2上形成一系列比特线3。
然后在所得结构的整个上表面上形成第二层间绝缘膜4，如图1B所示。第二层间绝缘膜4是起着绝缘作用和平坦化作用的层，它由含氧化硅的玻璃材料，如硼磷硅玻璃(BPSG)制成。
此后，采用各向异性腐蚀法，依次去掉第二层间绝缘膜4和第一层间绝缘膜2的位于部分半导体衬底1上的部位，其每一个限定一个电荷存贮电极接触，因而形成电荷存贮电极接触孔10，如图1C所示。然后在所得结构上，形成第一多晶硅层5，通过该电荷存贮电极接触孔10使它与半导体衬底1接触。随后，在第一多晶硅层5上形成第一光刻胶膜图形6，作为保护第一多晶硅层5分别填入电荷存贮电极接触孔10的部位的电荷存贮电极掩模，如图1D所示。
然后去掉第一多晶硅层5未被第一光刻胶膜图形6覆盖的部位，因而部分地露出第二层间绝缘膜4，如图1E所示。此后，在第二层间绝缘膜4的裸露部位上选择生长氧化膜7至一预期的厚度，例如致使选择生长的氧化膜7向上突出超过第一光刻胶膜图形6的上表面的某一厚度，如图1F所示。
随后，去掉第一光刻胶膜图形6，因而露出第一多晶硅层5，如图1G所示。然后在所得结构上利用化学汽相淀积法形成第二多晶硅层8。
采用与第一光刻胶膜图形6相同的掩模，在第二多晶硅层8上形成第二光刻胶膜图形9，以便仅仅露出第二多晶硅层8位于各选择生长的氧化膜7之上的部位，如图1H所示。
然后，去掉第二多晶硅层8未被第二光刻胶膜图形9覆盖的部位，以便露出各选择生长的氧化膜7的上表面。结果是，使第二多晶硅层8被第二光刻胶膜图形9所覆盖的部位相互分离开。这种分离可使用第二光刻胶膜9作掩模腐蚀第二多晶硅层8来实现。于是获得了电荷存贮电极，每一个电极由通过各相应的电荷存贮电极接触孔10与半导体衬底1接触的第一多晶硅层图形5与设于第一多晶硅层图形之上且与第一多晶硅层图形接触的第二多晶硅层图形8构成。第二多晶硅层图形具有弯曲部位。在获得电荷存贮电极之后，去掉第二光刻胶膜图形9和选择生长的氧化膜7，如图1I所示。
由上面说明可知，本发明提供了一种形成电荷存贮电极的方法，包括以下各步骤：采用电荷存贮电极掩模对通过电荷存贮电极接触孔与半导体衬底接触的第一多晶硅刻图；在刻图后所露出的层间绝缘膜部位选择生长氧化膜，选择生长的氧化膜向上突出超过电荷存贮电极掩模的上表面；去掉电荷存贮电极掩模；在所得结构上形成第二多晶硅层，使第二多晶硅层相互分离开，因而形成各由每个相应的电荷存贮电极接触孔与半导体衬底接触的第一多晶硅层图形和设于第一多晶硅层图形上同时与第一多晶硅层图形接触的、并带弯曲部位的第二多晶硅层形构成的电荷存贮电极。所以根据本发明，可以得到增大的表面面积并可达到提高生产率和工作可靠性。
虽然为了解释的目的公开了本发明的优选实施方案，但本领域的技术人员应理解，本发明可以有各式各样的在不脱离所附权利要求公开的本发明的范畴与精神的改型、增添和替代。

Claims (1)

1．一种形成半导体器件电荷存贮电极的方法，包括以下各步骤：
在一半导体衬底上形成层间绝缘膜；
去掉该层间绝缘膜位于部分半导体衬底之上的部位，各限定一电荷存贮电极接触，因而形成电荷存贮电极接触孔；
在电荷存贮电极接触孔形成之后所得到结构上形成第一多晶硅层，使第一多晶硅层通过电荷存贮电极接触孔与半导体衬底接触；
在所述第一多晶硅层上形成第一光刻胶膜图形，作为电荷存贮电极掩模，以保护第一多晶硅层各个填入电荷存储电极接触孔的部位；
去掉第一多晶硅层未被电荷存贮电极掩模覆盖的部位，因而部分地露出了层间绝缘膜；
在该层间绝缘膜的各裸露部位上选择生长氧化膜，使选择生长的氧化膜向上突出超过电荷存贮电极掩模的上表面；
去掉第一光刻胶膜图形；
在所得结构上形成第二多晶硅层；
在所述第二多晶硅层上形成第二光刻胶膜图形；
腐蚀第二多晶硅层，使第二多晶硅层具有相互分离的各部位，因而形成由第一多晶硅层图形和带有弯曲部位的第二多晶硅层图形构成的电荷存贮电极。
CN95109638A 1994-08-10 1995-08-09 形成半导体器件电荷存贮电极的方法 Expired - Fee Related CN1044947C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019940019688A KR960009188A (ko) 1994-08-10 1994-08-10 반도체소자의 전하보존전극 제조방법
KR9419688 1994-08-10
KR94-19688 1994-08-10

Publications (2)

Publication Number Publication Date
CN1122954A CN1122954A (zh) 1996-05-22
CN1044947C true CN1044947C (zh) 1999-09-01

Family

ID=19390099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95109638A Expired - Fee Related CN1044947C (zh) 1994-08-10 1995-08-09 形成半导体器件电荷存贮电极的方法

Country Status (3)

Country Link
US (1) US5691227A (zh)
KR (1) KR960009188A (zh)
CN (1) CN1044947C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100246989B1 (ko) * 1996-09-09 2000-03-15 김영환 반도체소자의 캐패시터 형성방법
KR100227070B1 (ko) * 1996-11-04 1999-10-15 구본준 커패시터 및 그의 제조방법
CN111133323A (zh) * 2017-10-18 2020-05-08 索尼半导体解决方案公司 电荷检测传感器和电位测量系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5137842A (en) * 1991-05-10 1992-08-11 Micron Technology, Inc. Stacked H-cell capacitor and process to fabricate same
EP0682372A1 (en) * 1994-05-13 1995-11-15 Samsung Electronics Co., Ltd. DRAM device with upper and lower capacitor and production method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449635A (en) * 1993-12-28 1995-09-12 Goldstar Electron Co., Ltd. Method of fabricating a semiconductor memory
KR0119961B1 (ko) * 1993-12-30 1997-10-27 김주용 반도체 소자의 캐패시터 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5137842A (en) * 1991-05-10 1992-08-11 Micron Technology, Inc. Stacked H-cell capacitor and process to fabricate same
EP0682372A1 (en) * 1994-05-13 1995-11-15 Samsung Electronics Co., Ltd. DRAM device with upper and lower capacitor and production method

Also Published As

Publication number Publication date
KR960009188A (ko) 1996-03-22
US5691227A (en) 1997-11-25
CN1122954A (zh) 1996-05-22

Similar Documents

Publication Publication Date Title
JP4002647B2 (ja) 半導体素子の薄膜キャパシタ製造方法
US4812885A (en) Capacitive coupling
KR100597958B1 (ko) 표면 부위가 증가된 도전성 층을 포함하는 집적회로 구조및 그의 형성 방법
JPH08204157A (ja) Ｄｒａｍ用の自己調整されたキャパシタ底部プレート・ローカル相互接続方法
KR940003021A (ko) 반도체 기억장치 및 그 제조방법
JPH1050947A (ja) 半導体メモリ素子のキャパシタの製造方法
CN1044947C (zh) 形成半导体器件电荷存贮电极的方法
US5770510A (en) Method for manufacturing a capacitor using non-conformal dielectric
US6420272B1 (en) Method for removal of hard mask used to define noble metal electrode
US5936273A (en) High-capacitance dynamic random access memory cell having a storage capacitor on a continuous irregular surface
JPH07263649A (ja) 半導体メモリ装置およびその製造方法
KR100268776B1 (ko) 반도체 소자 제조방법
CN1437221A (zh) 嵌入式动态随机存取内存的整合自行对准金属硅化物闸极的制造方法
US6916702B2 (en) Gate process and gate structure for an embedded memory device
JPH0982914A (ja) 半導体装置およびその製造方法
KR930011125B1 (ko) 반도체 메모리장치
KR950026042A (ko) 적층 캐패시터 제조방법
KR0154159B1 (ko) 반도체 소자의 전하보존전극 제조방법
CN1127134C (zh) 制造半导体存储器件的方法
KR970011749B1 (ko) 디램(dram)의 고용량 캐패시터 제조방법
KR100252758B1 (ko) 반도체소자의캐패시터제조방법
CN1148787C (zh) 电容器的下电极和电容器的制造方法
JP2927252B2 (ja) 薄膜キャパシタの製造方法
KR960026658A (ko) 반도체소자의 캐패시터 제조방법
EP0810664A2 (en) DRAM cell and method of its manufacture

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee