CN104488076B - 紧密集成的半导体器件、系统和/或封装的热管理 - Google Patents

紧密集成的半导体器件、系统和/或封装的热管理 Download PDF

Info

Publication number
CN104488076B
CN104488076B CN201380038137.XA CN201380038137A CN104488076B CN 104488076 B CN104488076 B CN 104488076B CN 201380038137 A CN201380038137 A CN 201380038137A CN 104488076 B CN104488076 B CN 104488076B
Authority
CN
China
Prior art keywords
die
tube core
temperature
heat
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380038137.XA
Other languages
English (en)
Other versions
CN104488076A (zh
Inventor
L·G·舒亚-伊恩
R·张
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104488076A publication Critical patent/CN104488076A/zh
Application granted granted Critical
Publication of CN104488076B publication Critical patent/CN104488076B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F17/00—Coin-freed apparatus for hiring articles; Coin-freed facilities or services
    • G07F17/32—Coin-freed apparatus for hiring articles; Coin-freed facilities or services for games, toys, sports, or amusements
    • G07F17/326—Game play aspects of gaming systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

一些实现提供了一种半导体封装，其包括第一管芯和毗邻第一管芯的第二管芯。第二管芯能够加热第一管芯。该半导体封装还包括被配置成测量第一管芯的漏泄电流的漏泄传感器。该半导体封装还包括耦合至漏泄传感器的热管理单元。热管理单元被配置成基于第一管芯的漏泄电流来控制第一管芯的温度。

Description

紧密集成的半导体器件、系统和/或封装的热管理
根据35 U.S.C.§119的优先权要求
本申请主张2012年7月20日提交的题为“Thermal Management of TightlyIntegrated System(紧密集成的系统的热管理)”的美国临时申请No.61/673,803的权益，该临时申请通过援引被明确纳入于此。
背景技术
领域
各个特征涉及紧密集成的半导体器件、系统和/或封装的热管理。
背景
图1解说了现有技术中发现的紧密集成的半导体器件100(也被称为系统和/或封装)的示例。紧密集成的半导体器件的示例包括系统级封装(SiP)和玻璃上系统(SoG)。如图1所示，半导体器件100包括封装基板102和若干管芯104-108。第一管芯是处理器104，第二管芯是第一存储器106，而第三管芯是第二存储器108。处理器104、第一存储器106和第二存储器108堆叠在彼此顶部。具体来说，处理器104在封装基板102顶部，并且电耦合至封装基板102。第一存储器106在处理器104顶部，而第二存储器108在第一存储器106顶部。存储器106和108中的每一者电耦合至封装基板102。通常，处理器104、第一存储器106和第二存储器108通过封装基板102中的电连接彼此通信。封装基板102可以是层压材料和/或玻璃材料。
如图1所示，管芯104-108中的每一个具有不同的工作温度容差范围。例如，处理器104具有在-40℃与+125℃之间的工作温度容差，而第二存储器108具有在0℃与+70℃之间的工作温度容差。
通常，每一管芯基于(i)来自温度传感器的温度读数以及(ii)其自己的温度容差来管制其自己的操作。即，每一管芯基于从温度传感器测得的温度并且独立于其它管芯地管制其操作。然而，热传感器在紧密集成的半导体器件(诸如SiP或SoG)中占据有价值的空间/板面。而且，在紧密集成的半导体器件中，来自一个管芯的热量可影响其它附近的管芯。因而，例如，当处理器104以靠近其较高温度容差范围(例如+125℃)的温度操作时，第二存储器108必须关闭，因为这一温度对于具有高温度容差仅为+70℃的第二存储器108而言太高了。因而，很明显仅基于管芯自己的温度容差来进行的管制未能解决紧密集成的半导体器件、系统和/或封装中的热问题。
因此，存在对一种用于紧密集成的半导体器件、系统和/或封装(诸如SiP和SoG)中的热管理的改进方法的需求。
概述
本文描述的各个特征、装置和方法提供紧密集成的半导体器件、系统和/或封装的热管理。
第一示例提供了一种半导体封装，其包括第一管芯和毗邻第一管芯的第二管芯。第二管芯能够加热第一管芯。该半导体封装包括被配置成测量第一管芯的漏泄电流的漏泄传感器。该半导体封装包括耦合至漏泄传感器的热管理单元。热管理单元被配置成基于第一管芯的漏泄电流来控制第一管芯的温度。
根据一个方面，热管理单元被配置成通过基于第一管芯的漏泄电流控制从第二管芯发出的热量来控制第一管芯的温度。在一些实现中，控制从第二管芯发出的热量包括基于第一管芯的漏泄电流来降低第二管芯的活跃性。
根据一方面，被配置成测量漏泄电流的漏泄传感器是被配置成测量第一管芯中的压降的传感器。
根据一个方面，第一管芯具有热容差，并且热管理单元被配置成通过基于第一管芯的热容差控制从第二管芯发出的热量来控制第一管芯的温度。在一些实现中，基于第一管芯的热容差来控制从第二管芯发出的热量包括基于第一管芯的测得漏泄电流来确定第一管芯的温度并且将测得温度与第一管芯的热容差作比较。
根据一方面，该半导体封装进一步包括耦合至热管理单元的热量减少机构。在一些实现中，第一管芯是存储器而热量减少机构是存储器控制器。在一些实现中，热量减少机构通过执行至少动态电压和频率调节(DVFS)、动态频率调节(DFS)、时钟门控和断电之一来减少热量。
根据一个方面，漏泄传感器与第一管芯分开。在一些实现中，漏泄传感器是第一管芯的一部分。在一些实现中，热管理单元是第二管芯的一部分。在一些实现中，第一管芯堆叠在第二管芯顶部。在一些实现中，第一管芯和第二管芯通过穿板通孔(TSV)彼此耦合。
根据一方面，第一管芯、第二管芯和热管理单元是系统级封装(SiP)和玻璃上系统(SoG)中的至少一者的一部分。
根据一个方面，封装被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
第二示例提供了一种设备，其包括第一管芯和毗邻第一管芯的第二管芯。第二管芯能够加热第一管芯。该设备包括用于测量第一管芯的漏泄电流的装置。该设备还包括用于基于第一管芯的漏泄电流来控制第一管芯的温度的装置。
根据一个方面，用于控制第一管芯的温度的装置是用于基于第一管芯的漏泄电流来控制从第二管芯发出的热量的装置。在一些实现中，用于控制从第二管芯发出的热量的装置包括用于基于第一管芯的漏泄电流来降低第二管芯的活跃性的装置。在一些实现中，用于测量漏泄电流的装置是用于测量第一管芯中的压降的装置。
根据一方面，第一管芯具有热容差，并且用于控制第一管芯的温度的装置包括用于基于第一管芯的热容差来控制从第二管芯发出的热量的装置。
根据一个方面，用于基于第一管芯的热容差来控制从第二管芯发出的热量的装置包括用于基于第一管芯的测得漏泄电流来确定第一管芯的温度的装置以及用于将测得温度与第一管芯的热容差作比较的装置。
根据一方面，该设备进一步包括用于热量减少机构的装置。在一些实现中，第一管芯是存储器而用于热量减少机构的装置是存储器控制器。在一些实现中，用于热量减少机构的装置通过执行至少动态电压和频率调节(DVFS)、动态频率调节(DFS)、时钟门控和断电之一来减少热量。
根据一个方面，该设备被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机中的至少一者中。
第三示例提供了一种用于制造封装若干管芯的半导体封装的方法。该方法将第一管芯置于封装基板上。该方法将第二管芯置于毗邻第一管芯。第二管芯能够加热第一管芯。该方法将漏泄传感器置于封装内。漏泄传感器被配置成测量第一管芯的漏泄电流。该方法将热管理单元置于封装内。热管理单元耦合于漏泄传感器。热管理单元被配置成基于第一管芯的漏泄电流来控制第一管芯的温度。
根据一个方面，热管理单元被配置成通过基于第一管芯的漏泄电流控制从第二管芯发出的热量来控制第一管芯的温度。在一些实现中，控制从第二管芯发出的热量包括基于第一管芯的漏泄电流来降低第二管芯的活跃性。
根据一方面，漏泄传感器是被配置成测量第一管芯中的压降的传感器。
根据一个方面，第一管芯具有热容差，并且热管理单元被配置成通过基于第一管芯的热容差控制从第二管芯发出的热量来控制第一管芯的温度。
根据一方面，基于第一管芯的热容差来控制从第二管芯发出的热量包括基于第一管芯的测得漏泄电流来确定第一管芯的温度并且将测得温度与第一管芯的热容差作比较。
根据一个方面，该方法进一步包括将热量减少机构置于封装内。热量减少机构耦合于热管理单元。在一些实现中，第一管芯是存储器而热量减少机构是存储器控制器。在一些实现中，热量减少机构通过执行至少动态电压和频率调节(DVFS)、动态频率调节(DFS)、时钟门控和断电之一来减少热量。
根据一方面，该封装被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
第四示例提供了一种半导体封装，其包括含有若干穿板通孔(TSV)的第一管芯。该半导体封装还包括耦合于若干TSV的第二管芯。第二管芯能够经由若干TSV加热第一管芯。该半导体封装还包括被配置成测量第一管芯的属性的传感器。该半导体封装还包括耦合至传感器的热管理单元。热管理单元被配置成基于第一管芯的属性来控制第一管芯的温度。
根据一方面，传感器是至少温度传感器和/或漏泄电流传感器之一。
根据一个方面，热管理单元被配置成通过基于第一管芯的属性控制从第二管芯发出的热量来控制第一管芯的温度。
根据一方面，第一管芯、第二管芯和热管理单元是系统级封装(SiP)和玻璃上系统(SoG)中的至少一者的一部分。
根据一个方面，该封装被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
第五示例提供了一种用于制造半导体封装的方法。该方法将第一管芯置于封装基板上。第一管芯包括若干穿板通孔(TSV)。该方法将第二管芯置于毗邻第一管芯。第二管芯能够加热第一管芯。第一管芯和第二管芯经由若干TSV彼此耦合。该方法将传感器置于封装内。该传感器被配置成测量第一管芯的属性。该方法将热管理单元置于封装内。热管理单元耦合于该传感器。热管理单元被配置成基于第一管芯的属性来控制第一管芯的温度。
根据一个方面，该传感器是至少温度传感器和/或漏泄电流传感器之一。
第六示例提供了一种用于管理包括第一管芯和第二管芯的封装中的温度的方法。该方法测量第一管芯的属性。第一管芯经由若干穿板通孔(TSV)耦合于第二管芯。该方法通过基于第一管芯的测得属性降低第二管芯的活跃性来控制第一管芯的温度。
根据一个方面，第一管芯的属性是第一管芯的温度，第一管芯是存储器管芯。
根据一方面，第一管芯的属性是第一管芯的漏泄电流，第一管芯是存储器管芯。
第七示例提供了一种包括用于管理包括第一管芯和第二管芯的半导体封装中的温度的一条或多条指令的计算机可读存储介质，该指令在由至少一个处理器执行时使得该至少一个处理器测量第一管芯的属性，第一管芯经由若干穿板通孔(TSV)耦合于第二管芯。该计算机可读存储介质还包括用于管理包括第一管芯和第二管芯的半导体封装中的温度的一条或多条指令，该指令在由至少一个处理器执行时使得该至少一个处理器通过基于第一管芯的测得属性降低第二管芯的活跃性来控制第一管芯的温度。
根据一个方面，第一管芯的属性是第一管芯的温度，第一管芯是存储器管芯。
根据一方面，第一管芯的属性是第一管芯的漏泄电流，第一管芯是存储器管芯。
第八示例提供了一种用于管理包括第一管芯和第二管芯的半导体封装中的温度的方法。该方法测量第一管芯的漏泄电流。该方法通过基于第一管芯的漏泄电流降低第二管芯的活跃性来控制第一管芯的温度。
根据一个方面，测量第一管芯的漏泄电流包括测量跨第一管芯的压降。
根据一方面，降低第二管芯的活跃性降低了从第二管芯发出的热量。
第九示例提供了一种包括用于管理包括第一管芯和第二管芯的半导体封装中的温度的一条或多条指令的计算机可读存储介质，该指令在由至少一个处理器执行时，使得该至少一个处理器测量第一管芯的漏泄电流。该计算机可读存储介质还包括用于管理包括第一管芯和第二管芯的半导体封装中的温度的一条或多条指令，该指令在由至少一个处理器执行时使得该至少一个处理器通过基于第一管芯的漏泄电流降低第二管芯的活跃性来控制第一管芯的温度。
根据一个方面，在由至少一个处理器执行时使得该至少一个处理器测量第一管芯的漏泄电流的该一条或多条指令包括在由至少一个处理器执行时使得该至少一个处理器测量跨第一管芯的压降的一条或多条指令。
根据一方面，在由至少一个处理器执行时使该至少一个处理器降低第二管芯的活跃性的该一条或多条指令包括在由至少一个处理器执行时使该至少一个处理器降低从第二管芯发出的热量的一条或多条指令。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相像的附图标记贯穿始终作相应标识。
图1解说了包括堆叠在彼此顶部的若干管芯的半导体封装。
图2A解说了包括具有温度传感器或漏泄传感器的若干管芯的半导体封装。
图2B解说了包括具有温度传感器或漏泄传感器的若干管芯的半导体封装。
图2C解说了包括各自具有温度传感器的若干管芯的半导体封装。
图3解说了中央热管理单元如何基于漏泄电流读数和/或热读数来管制管芯的活跃性的概念性图解。
图4解说了中央热管理单元如何基于漏泄电流读数和/或热读数来管制管芯的活跃性的另一概念性图解。
图5解说了中央热管理单元可以执行以管制一个或多个管芯的过程的流程图。
图6解说了中央热管理单元可以执行以管制一个或多个管芯的过程的另一流程图。
图7解说了中央热管理单元可以执行以管制一个或多个管芯的过程的另一流程图。
图8解说了中央热管理单元可以执行以管制一个或多个管芯的过程的另一流程图。
图9解说了中央热管理单元。
图10解说了一种用于制造包括中央热管理单元的半导体封装的方法。
图11解说了可以集成此处描述的IC的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各方面的透彻理解。但是，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免使本公开的这些方面不明朗。
综览
一些实现提供了一种半导体封装，其包括第一管芯和毗邻第一管芯的第二管芯。第二管芯能够加热第一管芯。该半导体封装包括被配置成测量第一管芯的漏泄电流的漏泄传感器。该半导体封装包括耦合至漏泄传感器的热管理单元。热管理单元被配置成基于第一管芯的漏泄电流来控制第一管芯的温度。在一些实现中，热管理单元被配置成通过基于第一管芯的漏泄电流控制从第二管芯发出的热量来控制第一管芯的温度。在一些实现中，控制从第二管芯发出的热量包括基于第一管芯的漏泄电流来降低第二管芯的活跃性。在一些实现中，被配置成测量漏泄电流的漏泄传感器是被配置成测量第一管芯中的压降的传感器。在一些实现中，第一管芯具有热容差，并且热管理单元被配置成通过基于第一管芯的热容差控制从第二管芯发出的热量来控制第一管芯的温度。在一些实现中，基于第一管芯的热容差来控制从第二管芯发出的热量包括基于第一管芯的测得漏泄电流来确定第一管芯的温度并且将测得温度与第一管芯的热容差作比较。
紧密集成的半导体器件、系统和/或封装的热管理的示例性组件
图2A解说了一些实施例中的紧密集成的半导体器件、系统和/或封装200的一个示例。紧密集成的半导体器件200的示例可包括系统级封装(SiP)和玻璃上系统(SoG)。如图2A所示，紧密集成的半导体器件、系统和/或封装200可包括封装基板202和若干管芯204-208。第一管芯是包括中央热管理(CTM)单元210和温度传感器212的处理器204。第二管芯是包括存储器控制器214和漏泄传感器216的第一存储器206。第三管芯是包括存储器控制器218和漏泄传感器220的第二存储器208。
处理器204、第一存储器206和第二存储器108堆叠在彼此顶部。第一存储器206和第二存储器208可以是任何类型的存储器，包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。
如图2A中进一步示出，基板202通过穿板通孔(TSV)222耦合至处理器204，处理器204通过TSV 224耦合至第一存储器206，而第一存储器206通过TSV 226耦合至第二存储器208。TSV提供相对于传统引线接合的若干优点。第一，TSV比引线接合更小并且因此可以在管芯上使用更多的TSV。因而，它们可具有更高密度的输入/输出(I/O)端子。第二，TSV是比引线接合直接和更短的连接，藉此增加了管芯之间的通信速度。
然而，使用TSV的一个缺点在于它们与引线接合相比将更多热量从一个管芯传导到另一管芯。这部分地是由于较高密度的管芯以及管芯之间较短的距离导致的。因而，在利用TSV的封装中的任何管芯更易受到该封装中的另一管芯引起的过热的影响。对于封装中的存储器管芯而言尤其如此。
如上所提及的，存储器可包括存储器控制器和漏泄传感器。存储器控制器(例如，存储器控制器214)是用于控制存储器(例如，第一存储器206)的操作以及管理去往以及来自存储器的数据流的控制器。例如，存储器控制器可以控制在存储器中哪里进行读和写。存储器控制器还可控制将存储器连接至半导体器件、系统和/或封装中的其它组件的存储器总线。图2A解说了存储器控制器是存储器的一部分。然而，在一些实现中，存储器控制器(例如，存储器控制器214)可以与存储器(例如，存储器206)分开。即，存储器控制器可以在存储器外部和/或相比于存储器在分开的管芯上。
漏泄传感器(例如，漏泄传感器216)是用于测量从管芯中逸出的漏泄电流量的传感器。漏泄电流在所有管芯中是固有的。漏泄电流是通过管芯中的替换或非预期路径耗散的电流。这是因为管芯的其它部分并非是理想绝缘体并且因而电流从这些非理想绝缘体漏泄而发生的。在管芯中的漏泄电流与管芯的温度之间存在相关。通常，随着管芯温度增加，管芯的漏泄电流也增加。在漏泄电流与管芯的工作电压之间也存在相关。随着工作电压增加，漏泄电流也增加。使用这些相关，通过测量管芯的漏泄电流来确定管芯的温度是可能的。这种办法的优点之一在于不再要求单独的温度传感器来测量管芯的温度。因而管芯的热管理可以通过使用漏泄传感器来达成。图2A解说了漏泄传感器是管芯的一部分(例如，被集成到管芯的电路中)。然而在一些实现中，漏泄传感器与管芯分开。
漏泄传感器(例如，漏泄传感器216)可以通过测量管芯中的输出端子与输入端子之间的电压差来测量管芯中的漏泄电流。这可以例如通过使用电压传感器/电压计来测量管芯的输出引脚和输入引脚之间的压降来达成。管芯中的压降指示管芯中的漏泄电流量。
一旦测量了漏泄电流，可以通过使用漏泄电流与温度之间的预定相关来确定管芯的温度。例如，指定漏泄电流与处于各个工作电压的温度之间的关系的表查找可用于确定管芯的温度。
作为漏泄传感器的替代或补充，存储器还可包括温度传感器。温度传感器(例如，温度传感器212)是用于测量温度(例如，处理器204的温度)的传感器。温度传感器可以是管芯的一部分(例如，集成到管芯的电路中)或者可以与管芯分开。温度传感器可以位于管芯的内部或外部。
中央热管理单元210是监视半导体器件、系统和/或封装200中的处理器204的温度和存储器206-208的漏泄电流的组件。除了监视温度和漏泄电流之外，中央热管理单元210还可根据来自处理器204的温度读数以及来自存储器206-208的漏泄读数来管制管芯204-208的操作。即，中央管理单元210可以通过指令管芯204-208中的一者或多者降低活跃性来管制半导体器件200的温度。
不同的实施例可以利用不同的办法来降低管芯204-208的活跃性。例如，当管芯是处理器时，中央热管理单元210可以通过利用动态电压和频率调节(DVFS)/动态频率调节(DFS)、时钟门控、断电或其任何组合来降低处理器(例如，作为主要热源的管芯的处理器204)的活跃性。
当管芯是存储器(例如，存储器206)时，中央热管理单元210可以通过利用上述用于降低处理器活跃性的技术中的一些或全部来降低存储器的活跃性。即，中央热管理单元210可以通过降低存储器的时钟速度和/或降低存储器总线的时钟速度来降低存储器的活跃性。作为利用以上技术的代替或与其相结合，中央热管理单元210还可指令存储器关闭或者使存储器的一部分空闲以降低存储器的活跃性。存储器活跃性的降低可以被线性地扼流或者其可以按照单位阶跃(例如，1333MHz、1066MHz、800MHz)来扼流。
中央热管理210可以直接指令存储器降低活跃性，或者中央热管理210可以指令耦合至存储器的存储器控制器(例如，存储器控制器214)降低活跃性(间接指令存储器降低活跃性)。存储器控制器可以是存储器的一部分(例如，集成到存储器管芯的电路中)或者其可以是分开的管芯的一部分。在一些实现中，控制存储器的存储器控制器是中央热管理210的一部分，或者反之亦然。
当来自漏泄传感器216和220中的至少一者的漏泄读数达到某些漏泄电流阈值/值时，中央热管理单元210可以发起降低活跃性的指令。例如，当管芯206-208之一的漏泄电流靠近或达到上漏泄电流容差时，中央热管理单元210可以指令管芯中的一者或多者降低活跃性。
当来自温度传感器212的温度读数达到某些温度阈值/值时，中央热管理单元210也可发起降低活跃性的指令。
另外，中央管理单元210可以基于试探办法来发起指令。即，例如，中央热管理单元210可以依赖于某种热曲线来确定是否要降低管芯204-208中的一者或多者的活跃性。在这些实例中，中央管理单元210可以使用查找表来映射各个管芯中的热阈值并且应用基于规则的办法。
在一些实现中，中央管理单元210可以降低管芯中的一者或多者的活跃性，同时增加其它管芯中的一者或多者的活跃性。这可以在管芯之一是存储器管芯时发生。存储器管芯(例如SDRAM)通常具有比其它类型的管芯(例如，处理器管芯)更低的温度阈值。
在SDRAM的情形中，较高的温度意味着较高的漏泄电流，这意味着SDRAM不能保留与存储在存储器阵列中一样长的比特值。为了弥补这一数据丢失，SDRAM可以增加存储在SDRAM的存储器阵列中的数据的刷新速率。刷新速率指的是在给定时段内在存储器中重写数据的次数。然而，刷新数据增加了活跃性并且因此增加了生成的热量。然而，存储器生成的热量没有处理器(通常具有较高的温度容差)可生成的热量那么多。
作为一个示例，中央热管理单元可以检测封装或存储器管芯(例如SDRAM)的温度靠近或高于温度阈值。中央热管理单元可以确定处理器是过度热量的源。由此，中央热管理单元可以指令处理器降低其活跃性(例如，降低时钟速度)。然而，在降低处理器活跃性实际上降低了封装或存储器管芯的温度之前可能需要花费一段时间。由此，存储器管芯可能仍然正在经历高于正常漏泄电流，纵使事实上处理器活跃性已经被降低了。
如上所提及的，高温度可导致存储管芯的漏泄电流，这可导致存储器中的数据丢失。因而，为了确保存储器管芯正常工作并且没有数据丢失，一些实现可以增加(例如临时增加)存储器管芯的活跃性(例如增加数据的刷新速率)而降低处理器的活跃性。增加存储器管芯的活跃性可包括增加存储器的时钟速度、总线速度和/或工作电压。由于处理器通常比存储器对封装的热量影响更大，增加存储器的活跃性不一定增加封装和/或存储器的温度，只要处理器的活跃性被足够降低。一旦封装和/或存储器管芯的温度已经下降(例如，低于温度阈值)，中央热管理单元可以降低存储器的活跃性，从而进一步降低封装和/或存储器管芯的温度。
图2A解说了中央热管理单元210是处理器204的一部分(例如，中央热管理单元210是处理器204中的电路)。然而在一些实施例中，中央热管理单元210是其自己单独的电路(例如其自己的管芯)或者是半导体器件200的另一电路或管芯(例如，存储器206)的一部分。
图2B-2C解说了利用中央热管理单元的其它可能的半导体器件、系统和/或封装。图2B类似于图2A，除了存储器管芯之一具有温度传感器代替漏泄传感器。如图2B所示，封装200(例如SiP)包括处理器204、第一存储器206和第二存储器208。第一存储器206包括温度传感器228，而第二存储器208包括漏泄传感器220。与中央热管理单元210相结合使用处理器204的温度传感器212、第一存储器206的温度传感器228、以及第二存储器208的漏泄传感器220来通过控制、管制和管理封装中的管芯中的一者或多者的活跃性来管制、控制和管理封装(作为系统，或封装的每一管芯)的温度。
图2C类似于图2A，除了两个存储器管芯各自具有温度传感器代替漏泄传感器。如图2C所示，第一存储器206包括温度传感器228而第二存储器208包括温度传感器230。中央热管理单元210使用来自至少温度传感器228-230的读数来管制、控制和管理封装的温度和/或管芯的活跃性。
描述了包括若干管芯的封装(例如SoG)的各个组件和部分，现在下文将描述半导体器件、系统和/或封装中的中央热管理单元的操作。
紧密集成的半导体器件、系统和/或封装中的中央热管理单元的示例性操作
图3解说了中央热管理单元如何基于漏泄电流读数和/或温度读数来管制管芯的活跃性的概念性图解。具体来说，图3解说了第一电路300和第二电路302。第一电路300可以是第一管芯/芯片的一部分，而第二电路302可以是与第一管芯/芯片不同的第二管芯/芯片的一部分。第一电路300可以是存储器(例如存储器芯片)而第二电路302可以是处理器(例如处理器芯片)。第一电路300具有传感器304和存储器控制器306。传感器304可以是漏泄传感器或温度传感器。第二电路302具有活跃性控制器308、温度传感器310和中央热管理(CTM)单元312。
中央热管理单元312接收来自传感器304的数据和/或来自温度传感器310的温度数据。当传感器304是漏泄传感器时，中央热管理单元312可以接收来自传感器304的漏泄电流数据。如果漏泄传感器是电压传感器/电压计，则中央管理单元312可以接收电压数据。然而，当传感器304是温度传感器时，中央热管理单元312可以接收来自传感器304的温度数据。基于收到的数据和阈值，中央热管理单元312确定是否需要降低第一电路300和/或第二电路302的活跃性。
如果需要降低第一电路300的活跃性，则中央热管理单元312与存储器控制器306通信并且指令存储器控制器306降低第一电路300的活跃性。当第一电路300的漏泄电流逼近、达到、或通过某一漏泄电流阈值时，可能需要降低第一电路300的活跃性。在一些实现中，当第一电路300中的压降满足某一压降阈值时(例如，当管芯中的压降高于最大压降值时)，降低第一电路300的活跃性。当第一电路300的温度逼近、达到、或通过某一阈值温度值时，也可能需要降低第一电路300的活跃性。
如上所提及的，电路的活跃性可以通过利用不同的扼流技术来降低。当电路是存储器(例如第一电路300)时，中央管理单元312可以例如指令存储器控制器306降低第一电路300的工作电压和/或减缓第一电路300的时钟周期或总线。因而，中央管理单元312指定要使用哪种技术来降低第一电路的活跃性。然而，在一些实现中，中央管理单元312可以简单地指令存储器控制器306降低第一电路300的活跃性，并且存储器控制器306作出关于要使用哪种技术来降低第一电路300的活跃性的实际确定。在一些实现中，执行第一电路300的活跃性的降低直到漏泄电流不再满足漏泄阈值电流值(例如，漏泄电流低于容差漏泄电流值)或者直到第一电路的温度不再满足温度阈值(例如，最大温度)。在使用电压确定漏泄电流的实例中，降低活跃性直到压降不再满足压降阈值。另外，不同的实现可以使用多种漏泄电流阈值(例如，针对电路的不同工作电压的不同值)。
如果需要降低第二电路302的活跃性，则中央热管理单元312与活跃性控制器308通信并且指令活跃性控制器308降低第二电路302的活跃性。通过降低第二电路302的活跃性，从第二电路302发出的热量被降低，进而降低第一电路300的温度。
可以出于各种原因来降低第二电路302的活跃性。在一些实现中，当第一电路300的漏泄电流逼近、达到或通过某一漏泄电流阈值时，降低第二电路302的活跃性。类似地，当第一电路300中的压降满足某一压降阈值时，降低第二电路302的活跃性。在一些实现中，当来自第一电路300的传感器304的温度读数满足温度阈值(例如，最大温度)时，可以降低第二电路302的活跃性。另外，当第二电路302的温度读数满足某一温度阈值(例如，最大温度)时，可以降低第二电路302的活跃性。
尽管中央热管理单元312和活跃性控制器308被示为两个分开的单元/模块，但在一些实现中，中央热管理单元312和活跃性控制器308是相同单元或模块的一部分。或者，中央热管理单元312可以位于第一电路300中而非第二电路302中。在这些实例中，中央热管理单元312可以与存储器控制器306分开或者中央热管理单元312可以是存储器控制器306的一部分。
应该注意，中央热管理单元和存储器控制器、活跃性控制器和传感器之间的通信可以在两个方向上进行并且不限于单向通信。例如，存储器控制器306可以提供数据并且与中央热管理单元312通信。
图4解说了中央热管理单元如何基于漏泄电流读数和/或热读数(例如温度读数)来管制电路的活跃性的另一概念性图解。图4解说了中央热管理单元400、第一电路402和第二电路404。图4类似于图3，除了中央热管理单元400与两个电路402-404分开(例如，相对于电路402-404在分开的管芯上)。中央热管理单元400可以是其自己的电路或者其可以是紧密集成的半导体器件、系统和/或封装(例如，SiP、SoG)中另一电路(例如，另一管芯中)的一部分。中央热管理单元400还可以是位于计算机可读存储介质上的软件/代码。第一电路402包括存储器控制器406和传感器408。第一电路402可以是存储器管芯。传感器408可以是漏泄传感器或温度传感器。第二电路404具有活跃性控制器410和温度传感器412。第二电路404可以是处理器或处理器的一部分。
中央热管理单元400接收来自传感器408的数据和/或来自温度传感器412的温度数据。当传感器408是漏泄传感器时，中央热管理单元400可以接收来自传感器408的漏泄电流数据。漏泄电流数据可以是电流数据或电压数据。然而，当传感器408是温度传感器时，中央热管理单元400可以接收来自传感器408的温度数据。基于收到的漏泄电流数据和/或温度数据，中央热管理单元400确定是否需要降低第一电路402和/或第二电路404的活跃性。
如果需要降低第一电路402的活跃性，则中央热管理单元400与存储器控制器406通信并且指令存储器控制器406降低第一电路402的活跃性。在一些实现中，中央热管理单元400指定要使用哪种技术来降低第一电路402的活跃性。在一些实现中，中央热管理单元400指令存储器控制器406降低第一电路402的活跃性，但存储器控制器406确定要使用哪种技术来降低第一电路402的活跃性。
如果需要降低第二电路404的活跃性，则中央热管理单元400与活跃性控制器单元410通信并且指令活跃性控制器单元410降低第二电路404的活跃性。
再一次，应当注意，中央热管理单元和存储器控制器、活跃性控制器和传感器之间的通信可以在两个方向上进行并且不限于单向通信。例如，存储器控制器406和/或活跃性控制器410可以提供数据并且与中央热管理单元400通信。
描述了多个管芯的中央热管理单元的各种实现，现在将描述中央热管理单元可执行的各个流程图。
图5解说了中央热管理单元可以执行以管制一个或多个管芯和/或电路的方法的流程图。如图5所示，该方法测量(在502)管芯(例如，封装中的存储器管芯)的漏泄电流。不同的实现可以不同地测量漏泄电流。在一些实现中，该方法可以通过测量跨管芯的压降来测量漏泄电流。一旦测量了漏泄电流，该方法确定(在504)漏泄电流是否在漏泄电流阈值内。再一次，不同的实现可以不同地作出这一确定。在一些实现中，该方法可以将测得漏泄电流与最大漏泄电流值作比较。在其它实现中，该方法可以将管芯的测得压降与压降阈值(例如，给定工作电压的最大压降)作比较。在又一实现中，该方法可以基于测得漏泄电流来确定管芯的温度并且将所确定的温度与可允许温度阈值(例如，最大温度)作比较。
如果该方法确定(在504)漏泄电流不在漏泄电流阈值内，则该方法继续至降低(在506)管芯(例如，第一管芯)的活跃性。该方法可以通过使用以上描述的任何技术来降低管芯的活跃性。例如，该方法可以指令存储器控制器降低管芯的活跃性。这可以通过利用以上提及的任何技术(例如，动态电压和频率调节(DVFS)/动态频率调节(DFS)、时钟门控、断电)来完成。
然而，如果该方法确定(在504)漏泄电流在漏泄电流阈值内或者在降低(在506)管芯的活跃性之后，该方法确定(在508)是否要结束封装的热管理。如果方法确定(在508)不结束热管理，则该方法继续回到502以测量另一漏泄电流。然而，当该方法确定(在508)要结束封装的热管理时，该方法结束。
图5解说了中央热管理单元可以在一个管芯上执行的方法的流程图。但图5的方法也可实现在包括多个管芯的封装中。现在将描述中央热管理单元可以执行的方法的另一流程图。
图6解说了中央热管理单元可以执行以管制一个或多个管芯和/或电路的方法的流程图。图6类似于图5，除了图6涉及基于封装中第一管芯的漏泄电流来降低封装中第二管芯的活跃性。图6的方法可以在包括通过穿板通孔(TSV)彼此耦合的两个管芯的封装中执行。TSV可位于第一管芯和/或第二管芯中。
如图6所示，该方法测量(在602)封装中第一管芯(例如，存储器管芯)的漏泄电流。如上所提及的，不同的实现可以不同地测量漏泄电流。在一些实现中，该方法可以通过测量跨第一管芯的压降来测量漏泄电流。一旦测量了(在602)漏泄电流，该方法确定(在604)第一管芯的漏泄电流是否在漏泄电流阈值内。再一次，不同的实现可以不同地作出这一确定。在一些实现中，该方法可以将测得漏泄电流值与最大漏泄电流值作比较。在其它实现中，该方法可以将第一管芯的测得压降与压降阈值(例如，给定工作电压的最大压降)作比较。在又一实现中，该方法可以基于测得漏泄电流来确定第一管芯的温度并且将所确定的温度与可允许温度阈值(例如，最大温度)作比较。
如果该方法确定(在604)漏泄电流不在漏泄电流阈值内，则该方法继续至降低(在606)封装中第二管芯的活跃性。在一些实现中，该方法可以通过基于第一管芯的属性(例如，漏泄电流、压降)降低第二管芯的活跃性来控制第一管芯的温度。该方法可以通过使用以上描述的任何技术来降低第二管芯的活跃性。例如，当第二管芯是存储器管芯时，该方法可指令存储器控制器降低第二管芯的活跃性。当第二管芯是处理器时，该方法可以指令活跃性控制器单元降低处理器的活跃性。这可以通过利用以上提及的任何技术(例如，动态电压和频率调节(DVFS)/动态频率调节(DFS)、时钟门控、断电)来完成。
然而，如果该方法确定(在604)漏泄电流在漏泄电流阈值内或者在降低(在606)第二管芯的活跃性之后，该方法确定(在608)是否要结束封装的热管理。如果方法确定(在608)不结束热管理，则该方法继续回到602以测量另一漏泄电流。然而，当该方法确定(在608)要结束封装的热管理时，该方法结束。
图5-6解说了当第一管芯中的传感器是漏泄传感器时的流程图。如上所提及的，在一些实现中，传感器可以是温度传感器。
图7解说了当传感器是温度传感器时中央热管理单元可以执行以管制一个或多个管芯的方法的流程图。图7类似于图6，除了图7解说了基于温度读数的方法。图7的方法可以在包括通过穿板通孔(TSV)彼此耦合的两个管芯的封装中执行。TSV可位于第一管芯和/或第二管芯中。
如图7所示，该方法测量(在702)封装中第一管芯的温度。第一管芯可以是存储器管芯。在一些实例中，温度传感器用于测量第一管芯的温度。第一管芯可包括穿板通孔(TSV)。一旦测量了(在702)温度，该方法确定(在704)第一管芯的温度是否在温度阈值内。再一次，不同的实现可以不同地作出这一确定。在一些实现中，该方法可以将测得温度与最大温度值作比较。
如果该方法确定(在704)温度不在温度阈值内，则该方法继续至降低(在706)封装中第二管芯的活跃性。在一些实现中，该方法通过基于第一管芯的属性(例如，温度)降低第二管芯的活跃性来控制第一管芯的温度。该方法可以通过使用以上描述的任何技术来降低第二管芯的活跃性。例如，当第二管芯是处理器时，该方法可以指令活跃性控制器单元降低第二管芯的活跃性。这可以通过利用以上提及的任何技术(例如，动态电压和频率调节(DVFS)/动态频率调节(DFS)、时钟门控、断电)来完成。当第二管芯是存储器管芯时，该方法可指令存储器控制器降低第二管芯的活跃性。
然而，如果该方法确定(在704)温度在阈值温度值内或者在降低(在706)第二管芯的活跃性之后，该方法确定(在708)是否要结束封装的热管理。如果方法确定(在708)不结束热管理，则该方法继续回到702以测量另一温度。然而，当该方法确定(在708)要结束封装的热管理时，该方法结束。
在一些实现中，图6-7的方法还可测量封装中第二管芯的温度，并且至少部分地基于第二管芯的测得温度来降低第二管芯的活跃性。在这些实例中，该方法可以在图6的602(或图7的702)处或在图6的606(或图7的706)处降低第二管芯的活跃性之前的某一点处测量第二管芯的温度。此外，在测量第二管芯的温度时，该方法在降低第二管芯的活跃性时可以与第一管芯的测得漏泄电流或温度相结合地或分开地考虑测得温度。另外，在一些实现中，图5-7的方法被执行若干次以便使得第一管芯的温度在可容忍范围内。
此外，图5-7解说了降低管芯的活跃性的流程图。然而在一些实现中，图5-7的以上方法可用于控制和限制管芯的活跃性的增加。即，中央热管理单元可用于限制存储器控制器和/或活跃性控制器单元发起的任何潜在增加。而且，当增加管芯活跃性不会使得管芯超过温度容差和/或漏泄电流阈值时，中央管理单元还可发起管芯的活跃性的增加。因而，中央管理单元可充当管芯的活跃性的保护和/或守卫。
如上所述，在一些实例中，中央热管理单元可以增加一个或多个管芯的活跃性。例如，在一些实现中，中央热管理单元可以降低封装中处理器的活跃性同时增加存储器管芯的活跃性。这一过程可以并发地或顺序地完成。存储器管芯活跃性的增加可以是临时性的并且被完成以确保当温度处于存储器温度容差范围的较高端时没有数据丢失。如前所讨论的，在较高温度时，存储器管芯(例如SDRAM)可遭受较高的漏泄电流，这导致较高的数据丢失率。为了缓解或最小化数据丢失，增加存储器的刷新速率。刷新速率可以被维持在较高水平，直到存储器管芯和/或封装的温度由于处理器(其是封装中的主要热源)活跃性下降而降低。一旦温度被降低，存储器管芯的活跃性可被降低至正常水平或恰适水平。
此外，在一些实现中，图6-7的方法还可测量封装中第二管芯的温度，并且至少部分地基于第二管芯的测得温度来降低第二管芯的活跃性。在这些实例中，该方法可以在图6的602(或图7的702)处或在图6的606(或图7的706)处降低第二管芯的活跃性之前的某一点处测量第二管芯的温度。此外，在测量第二管芯的温度时，该方法在降低第二管芯的活跃性时可以与第一管芯的测得漏泄电流或温度相结合地或分开地考虑测得温度。在一些实现中，图5-7的方法被执行若干次以便使得第一管芯的温度在容差范围内。
图8解说了中央热管理单元如何基于漏泄电流读数和/或温度读数来管制电路的活跃性的又一概念性图解。图8解说了中央热管理单元800、第一电路802、第二电路804、传感器806和存储器控制器808。第一和第二电路802-804可以是管芯或者可以是作为管芯的一部分的电路。传感器806可以是漏泄传感器或温度传感器。图8类似于图4，除了传感器806和存储器控制器808与第一电路802分开。第二电路804具有活跃性控制器单元810和温度传感器812。
中央热管理单元800接收来自传感器806的数据和/或来自温度传感器812的温度数据。当传感器806是漏泄传感器时，中央热管理单元800可以接收来自传感器806的漏泄电流数据。然而，当传感器806是温度传感器时，中央热管理单元800可以接收来自传感器806的温度数据。基于收到的漏泄电流数据和/或温度数据，中央热管理单元800确定是否需要降低第一电路802和/或第二电路804的活跃性。如果需要降低第二电路804的活跃性，则中央热管理单元800与活跃性控制器单元808通信并且指令活跃性控制器808降低第二电路804的活跃性。
在一些实现中，中央热管理单元可以通过使用封装中处理器的温度传感器但利用封装中其它管芯(例如存储器管芯)的温度容差范围来管理和控制封装的温度。使用温度曲线和建模，中央热管理单元可以测量处理器处的温度并且使用这一温度来预测和/或近似封装和/或封装中其它管芯的温度。如果温度曲线和/或模型预测附近管芯或封装的温度将超过某一阈值，则中央热管理单元可以降低处理器的活跃性。因而，这一办法允许在无须依赖众多传感器的情况下对封装进行热管理。
图2A-2C、3、4、8解说了具有温度传感器的处理器。然而在一些实现中，处理器可具有漏泄传感器。另外，存储器和处理器可各自具有多个传感器，包括漏泄传感器和温度传感器的组合。
在以上附图中，对中央热管理单元作出众多引用。中央热管理单元可以按许多方式实现在封装中。图9概念性地解说了可以在封装(例如，SiP、SoG)中的中央热管理单元900。中央热管理单元900可以是管芯(例如，处理器)的电路的一部分，或者其可以是封装中其自己的管芯。中央热管理单元900还可以是存储在计算机/处理器可读存储介质中的代码。中央热管理单元900还可以是半导体器件、系统和/或封装，或者是半导体器件、系统和/或封装中跨封装中的若干电路和/或管芯分布的一部分。
如图9中所示，中央热管理单元900包括中央热管理(CTM)逻辑电路/模块902、温度传感器接口模块904、漏泄传感器接口模块906、控制器接口模块908、以及芯片/管芯接口模块910。CTM逻辑电路/模块902通过控制和管理封装中管芯的温度和活跃性来执行管芯和/或封装的热管理。CTM逻辑电路/模块902可以利用以上描述的技术来控制和管理封装中管芯的温度和活跃性，包括使用热曲线和查找表。
CTM逻辑电路/模块902可以耦合至温度传感器接口模块904，该温度传感器接口模块904允许CTM逻辑模块902接收来自温度传感器912的数据。CTM逻辑电路/模块902可以耦合至漏泄传感器接口模块906，该漏泄传感器接口模块906允许CTM逻辑电路/模块902接收来自漏泄传感器914的数据。如图9中所示，CTM逻辑电路/模块902可进一步耦合至控制器接口模块908，该控制器接口模块908允许CTM逻辑电路/模块902与控制器916(例如，存储器控制器、活跃性控制器)往返通信。最后，CTM逻辑电路/模块902还可耦合至芯片/管芯接口模块910，该芯片/管芯接口模块910允许CTM逻辑电路/模块902与管芯918通信。
CTM逻辑电路/模块902还可包括温度电路/模块920、漏泄电路/模块922、活跃性电路/模块924、热曲线电路/模块926。温度电路/模块920用于分析温度数据。漏泄电路/模块922用于分析漏泄电流数据，包括压降数据。活跃性电路/模块924用于确定和控制管芯的活跃性。这包括要增加还是降低管芯的活跃性。热曲线电路/模块926用于存储与封装的热曲线和/或建模有关的数据。
描述了中央热管理单元的各种结构和操作实现，现在下文将描述一种用于制造包括中央热管理单元的封装(例如SiP、SoG)的方法。
示例性制造具有中央热管理单元的封装
图10解说了一种用于制造包括中央热管理单元的封装的方法1000。该方法始于提供(在1002)封装基板。封装基板可以是半导体基板或玻璃基板。接着，该方法将第一管芯置于(在1004)封装基板上。第一管芯可包括穿板通孔(TSV)。在一些实现中，第一管芯可以是处理器或存储器管芯。第一管芯可以通过第一管芯的穿板通孔(TSV)耦合至封装基板。第一管芯还可包括中央热管理单元。在这些实例中，将第一管芯置于封装基板上还包括将中央热管理单元置于封装内。在一些实现中，第一管芯还可包括温度传感器和/或漏泄传感器。由此，在一些实现中，放置第一管芯还可包括放置温度传感器和/或漏泄传感器。
一旦放置了(在1004)第一管芯，该方法将第二管芯置于(在1006)毗邻第一管芯(例如，将第二管芯置于第一管芯顶部)。第二管芯可以能够加热第一管芯。在一些实现中，第二管芯通过TSV耦合至第二管芯。TSV可位于第一管芯和/或第二管芯中。第二管芯可以是存储器管芯。在一些实现中，第二管芯可包括漏泄传感器和/或温度传感器。在这些实例中，放置(在1006)第二管芯还包括将漏泄传感器和/或温度传感器置于封装内。第二管芯可以是处理器。第二管芯可包括中央热管理单元。在这些实例中，将第二管芯置于(在1006)封装基板上还包括将中央热管理单元置于封装内。
该方法将传感器(例如温度/漏泄传感器)置于(在1008)封装内。在一些实现中，传感器被配置成测量第一管芯的属性(例如温度/漏泄电流)。
不同的实现可以将传感器不同地置于封装中。在一些实现中，传感器被置于毗邻第一管芯和/或第二管芯。传感器可以是第一管芯或第二管芯的一部分。在一些实现中，放置传感器可包括在第一管芯或第二管芯被置于封装基板上之前将传感器置于第一管芯或第二管芯周围(例如，放置在其中或其附近)。如上所提及的，在一些实现中，在第一管芯或第二管芯被置于封装中(例如在1004和/或在1006)时可以放置传感器。
该方法将热管理单元置于(在1010)封装内。在一些实现中，热管理单元被配置成基于第一管芯的属性(例如第一管芯的温度/漏泄电流)通过控制第一管芯和/或第二管芯的活跃性(例如，降低第一管芯和/或第二管芯的活跃性)来控制第一管芯的温度。
不同的实现可以将热管理单元不同地置于封装中。在一些实现中，热管理单元被置于毗邻第一管芯和/或第二管芯。热管理单元可以是第一管芯或第二管芯的一部分。在一些实现中，放置热管理单元可包括在第一管芯或第二管芯被置于封装基板上之前将热管理单元置于第一管芯或第二管芯周围(例如，放置在其中或其附近)。如上所提及的，在一些实现中，在第一管芯或第二管芯被置于封装中(例如在1004和/或在1006)时可以放置热管理单元。
在将第一管芯和第二管芯(以及传感器和热管理单元)置于封装内之后，通过放置覆盖来封装(在1012)第一管芯和第二管芯，这创建了封装(例如系统级封装(SiP))并且该方法结束。不同的接合工艺(例如热压缩接合、回流接合)可用于将管芯耦合至基板。在一些实现中，两个以上的管芯被置于封装内。另外，中央热管理单元可以是在封装内的多个管芯中的任一个管芯的一部分或者是其自己的管芯。此外，漏泄传感器可以与第二管芯分开，而不是集成到第二管芯的电路内。
示例性电子设备
图11解说了可与任何前述集成电路、管芯、芯片或封装集成的各种电子设备。例如，移动电话1102、膝上型计算机1104以及固定位置终端1106可包括具有中央热管理单元的集成电路(IC)1100。IC 1100可以是例如本文所述的集成电路、管芯或封装中的任何一种。图11中所解说的设备1102、1104、1106仅是示例性的。其它电子设备也可以IC 1100为其特征，此类电子设备包括但不限于移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、有GPS能力的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单位(诸如仪表读取设备)、通信设备、智能电话、平板计算机或存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
术语
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中被用于指两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。例如，第一管芯可以在封装中耦合至第二管芯，即便第一管芯从不直接与第二管芯物理接触。
根据本公开的各方面，术语晶片和基板在本文可被用于包括具有藉以形成集成电路(IC)的暴露表面的任何结构。术语“管芯”可以在此处用于包括IC。管芯可包括一个或多个电路。术语基板被理解为包括半导体晶片。术语基板还被用于指制造期间的半导体结构，并且可包括已经在其上制造了的其它层。术语基板包括掺杂和未掺杂半导体、由基半导体支承的外延半导体层、或由绝缘体支承的半导体层、以及本领域技术人员熟知的其它半导体结构。术语绝缘体被定义为包括比一般被本领域技术人员称为导体的材料导电性低的任何材料。术语“单元”可以指代作为管芯和/或管芯的电路的一部分的组件。单元可以位于一个管芯内或者单元可以是半导体器件、系统和/或封装中在若干管芯和/或电路上分布的一部分。因而，单元可以指代物理上和/或逻辑上位于若干位置的组件。
图2A-2C、3、4、5、6、7、8、9、10和/或11中解说的组件、步骤、特征和/或功能中的一个或多个可以被重新安排和/或组合成单个组件、步骤、特征或功能，或可以实施在数个组件、步骤、或功能中。也可添加额外的元件、组件、步骤、和/或功能而不会脱离本发明。
附图中解说的组件、步骤、特征、和/或功能之中的一个或多个可以被重新安排和/或组合成单个组件、步骤、特征、或功能，或可以实施在若干组件、步骤或功能中。还可添加附加的元件、组件、步骤、和/或功能而不会脱离本文中所公开的新颖特征。附图中所解说的装置、设备和/或组件可以被配置成执行在这些附图中所描述的一个或多个方法、特征、或步骤中。本文中描述的新颖算法还可以高效地实现在软件中和/或嵌入在硬件中。
还应注意，这些实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中有许多能够并行或并发地执行。另外，这些操作的次序可以被重新安排。过程在其操作完成时终止。过程可对应于方法、函数、规程、子例程、子程序等。当过程对应于函数时，它的终止对应于该函数返回调用方函数或主函数。
此外，存储介质可以代表用于存储数据的一个或多个设备，包括只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光学存储介质、闪存设备、和/或其他用于存储信息的机器可读介质。术语“机器可读介质”或“机器可读存储介质”包括，但不被限定于，便携或固定的存储设备、光学存储设备、无线信道以及能够存储、包含或承载指令和/或数据的各种其它介质。
此外，诸实施例可以由硬件、软件、固件、中间件、微代码、或其任何组合来实现。当在软件、固件、中间件或微码中实现时，执行必要任务的程序代码或代码段可被存储在诸如存储介质之类的机器可读介质或其它存储中。处理器可以执行这些必要的任务。代码段可表示规程、函数、子程序、程序、例程、子例程、模块、软件包、类，或是指令、数据结构、或程序语句的任何组合。通过传递和/或接收信息、数据、自变量、参数、或存储器内容，一代码段可被耦合到另一代码段或硬件电路。信息、自变量、参数、数据等可以经由包括存储器共享、消息传递、令牌传递、网络传输等的任何合适的手段被传递、转发、或传输。
结合本文中公开的示例描述的各个解说性逻辑块、模块、电路(例如，处理电路)、元件和/或组件可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑组件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以实现为计算组件的组合，例如DSP与微处理器的组合、数个微处理器、与DSP核心协作的一个或多个微处理器、或任何其他此类配置。
结合本文中公开的示例描述的方法或算法可直接在硬件中、在能由处理器执行的软件模块中、或在这两者的组合中以处理单元、编程指令、或其他指示的形式实施，并且可包含在单个设备中或跨多个设备分布。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。存储介质可耦合到处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。
本领域技术人员将可进一步领会，结合本文中公开的实施例描述的各种解说性逻辑块、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。
本文所述的本发明的各种特征可实现于不同系统中而不脱离本发明。应注意，本公开的以上各方面仅是示例，且不应被解释成限定本发明。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。例如，以上方法不限于包括使用TSV彼此耦合的管芯的封装。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (59)

1.一种半导体封装，包括：
第一管芯；
毗邻所述第一管芯的第二管芯，所述第二管芯能够加热所述第一管芯；
漏泄传感器，被配置成测量所述第一管芯的漏泄电流；以及
耦合至所述漏泄传感器的热管理单元，所述热管理单元被配置成基于所述第一管芯的漏泄电流以及所述第一管芯和所述第二管芯的相对热量生成特性来控制所述第一管芯的温度。
2.如权利要求1所述的半导体封装，其特征在于，所述热管理单元被配置成通过基于所述第一管芯的漏泄电流控制从所述第二管芯发出的热量来控制所述第一管芯的温度。
3.如权利要求2所述的半导体封装，其特征在于，控制从所述第二管芯发出的热量包括基于所述第一管芯的漏泄电流来降低所述第二管芯的活跃性。
4.如权利要求1所述的半导体封装，其特征在于，被配置成测量漏泄电流的所述漏泄传感器是被配置成测量所述第一管芯中的压降的传感器。
5.如权利要求1所述的半导体封装，其特征在于，所述第一管芯具有热容差，所述热管理单元被配置成通过基于所述第一管芯的热容差控制从所述第二管芯发出的热量来控制所述第一管芯的温度。
6.如权利要求5所述的半导体封装，其特征在于，基于所述第一管芯的热容差来控制从所述第二管芯发出的热量包括基于所述第一管芯的测得漏泄电流来确定所述第一管芯的温度并且将所确定的温度与所述第一管芯的热容差作比较。
7.如权利要求1所述的半导体封装，其特征在于，进一步包括耦合至所述热管理单元的热量减少机构。
8.如权利要求7所述的半导体封装，其特征在于，所述第一管芯是存储器而所述热量减少机构是存储器控制器。
9.如权利要求7所述的半导体封装，其特征在于，所述热量减少机构通过执行至少动态电压和频率调节(DVFS)、动态频率调节(DFS)、时钟门控和断电之一来减少热量。
10.如权利要求1所述的半导体封装，其特征在于，所述漏泄传感器与所述第一管芯分开。
11.如权利要求1所述的半导体封装，其特征在于，所述漏泄传感器是所述第一管芯的一部分。
12.如权利要求1所述的半导体封装，其特征在于，所述热管理单元是所述第二管芯的一部分。
13.如权利要求1所述的半导体封装，其特征在于，所述第一管芯堆叠在所述第二管芯顶部。
14.如权利要求1所述的半导体封装，其特征在于，所述第一管芯和所述第二管芯通过穿板通孔(TSV)彼此耦合。
15.如权利要求1所述的半导体封装，其特征在于，所述第一管芯、所述第二管芯和所述热管理单元是系统级封装(SiP)和玻璃上系统(SoG)中的至少一者的一部分。
16.如权利要求1所述的半导体封装，其特征在于，所述封装被纳入音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机中的至少一者中。
17.如权利要求16所述的半导体封装，其特征在于，所述通信设备包括移动电话和/或智能电话中的至少一者。
18.一种半导体设备，包括：
第一管芯；
毗邻所述第一管芯的第二管芯，所述第二管芯能够加热所述第一管芯；
用于测量所述第一管芯的漏泄电流的装置；以及
用于基于所述第一管芯的漏泄电流以及所述第一管芯和所述第二管芯的相对热量生成特性来控制所述第一管芯的温度的装置。
19.如权利要求18所述的半导体设备，其特征在于，用于控制所述第一管芯的温度的装置是用于基于所述第一管芯的漏泄电流来控制从所述第二管芯发出的热量的装置。
20.如权利要求19所述的半导体设备，其特征在于，用于控制从所述第二管芯发出的热量的装置包括用于基于所述第一管芯的漏泄电流来降低所述第二管芯的活跃性的装置。
21.如权利要求18所述的半导体设备，其特征在于，用于测量漏泄电流的装置是用于测量所述第一管芯中的压降的装置。
22.如权利要求18所述的半导体设备，其特征在于，所述第一管芯具有热容差，用于控制所述第一管芯的温度的装置包括用于基于所述第一管芯的热容差来控制从所述第二管芯发出的热量的装置。
23.如权利要求22所述的半导体设备，其特征在于，用于基于所述第一管芯的热容差来控制从所述第二管芯发出的热量的装置包括用于基于所述第一管芯的测得漏泄电流来确定所述第一管芯的温度的装置以及用于将所确定的温度与所述第一管芯的热容差作比较的装置。
24.如权利要求18所述的半导体设备，其特征在于，进一步包括用于热量减少机构的装置。
25.如权利要求24所述的半导体设备，其特征在于，所述第一管芯是存储器而用于热量减少机构的装置是存储器控制器。
26.如权利要求24所述的半导体设备，其特征在于，用于热量减少机构的装置通过执行至少动态电压和频率调节(DVFS)、动态频率调节(DFS)、时钟门控和断电之一来减少热量。
27.如权利要求18所述的半导体设备，其特征在于，所述半导体设备被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机中的至少一者中。
28.如权利要求27所述的半导体设备，其特征在于，所述通信设备包括移动电话和/或智能电话中的至少一者。
29.一种用于制造封装若干管芯的半导体封装的方法，所述方法包括：
将第一管芯置于所述半导体封装内的封装基板上；
将第二管芯置于毗邻所述第一管芯，所述第二管芯能够加热所述第一管芯；
将漏泄传感器置于所述半导体封装内，所述漏泄传感器被配置成测量所述第一管芯的漏泄电流；以及
将热管理单元置于所述半导体封装内，所述热管理单元耦合至所述漏泄传感器，所述热管理单元被配置成基于所述第一管芯的漏泄电流以及所述第一管芯和所述第二管芯的相对热量生成特性来控制所述第一管芯的温度。
30.如权利要求29所述的方法，其特征在于，所述热管理单元被配置成通过基于所述第一管芯的漏泄电流控制从所述第二管芯发出的热量来控制所述第一管芯的温度。
31.如权利要求30所述的方法，其特征在于，控制从所述第二管芯发出的热量包括基于所述第一管芯的漏泄电流来降低所述第二管芯的活跃性。
32.如权利要求29所述的方法，其特征在于，所述漏泄传感器是被配置成测量所述第一管芯中的压降的传感器。
33.如权利要求29所述的方法，其特征在于，所述第一管芯具有热容差，所述热管理单元被配置成通过基于所述第一管芯的热容差控制从所述第二管芯发出的热量来控制所述第一管芯的温度。
34.如权利要求33所述的方法，其特征在于，基于所述第一管芯的热容差来控制从所述第二管芯发出的热量包括基于所述第一管芯的测得漏泄电流来确定所述第一管芯的温度并且将所确定的温度与所述第一管芯的热容差作比较。
35.如权利要求29所述的方法，其特征在于，进一步包括将热量减少机构置于所述半导体封装内，所述热量减少机构耦合至所述热管理单元。
36.如权利要求35所述的方法，其特征在于，所述第一管芯是存储器而所述热量减少机构是存储器控制器。
37.如权利要求35所述的方法，其特征在于，所述热量减少机构通过执行至少动态电压和频率调节(DVFS)、动态频率调节(DFS)、时钟门控和断电之一来减少热量。
38.如权利要求29所述的方法，其特征在于，所述半导体封装被纳入音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机中的至少一者中。
39.如权利要求38所述的方法，其特征在于，所述通信设备包括移动电话和/或智能电话中的至少一者。
40.一种半导体封装，包括：
包括多个穿板通孔(TSV)的第一管芯；
耦合至所述多个TSV的第二管芯，所述第二管芯能够经由所述多个TSV加热所述第一管芯；
被配置成测量所述第一管芯的属性的传感器；以及
耦合至所述传感器的热管理单元，所述热管理单元被配置成基于所述属性以及所述第一管芯和所述第二管芯的相对热量生成特性来控制所述第一管芯的温度。
41.如权利要求40所述的半导体封装，其特征在于，所述传感器是至少温度传感器和/或漏泄电流传感器之一。
42.如权利要求40所述的半导体封装，其特征在于，所述热管理单元被配置成通过基于所述第一管芯的属性控制从所述第二管芯发出的热量来控制所述第一管芯的温度。
43.如权利要求40所述的半导体封装，其特征在于，所述第一管芯、所述第二管芯和所述热管理单元是系统级封装(SiP)和玻璃上系统(SoG)中的至少一者的一部分。
44.如权利要求40所述的半导体封装，其特征在于，所述半导体封装被纳入音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机中的至少一者中。
45.如权利要求44所述的半导体封装，其特征在于，所述通信设备包括移动电话和/或智能电话中的至少一者。
46.一种用于制造半导体封装的方法，所述方法包括：
将第一管芯置于封装基板上，所述第一管芯包括多个穿板通孔(TSV)；
将第二管芯置于毗邻所述第一管芯，所述第二管芯能够加热所述第一管芯，所述第一管芯和所述第二管芯经由所述多个TSV彼此耦合；
将传感器置于所述封装内，所述传感器被配置成测量所述第一管芯的属性；以及
将热管理单元置于所述封装内，所述热管理单元耦合至所述传感器，所述热管理单元被配置成基于所述属性以及所述第一管芯和所述第二管芯的相对热量生成特性来控制所述第一管芯的温度。
47.如权利要求46所述的方法，其特征在于，所述传感器是至少温度传感器和/或漏泄电流传感器之一。
48.一种用于管理包括第一管芯和第二管芯的封装中的温度的方法，所述方法包括：
测量第一管芯的属性，所述第一管芯经由多个穿板通孔(TSV)耦合至所述第二管芯；以及
通过基于所述第一管芯的测得属性以及所述第一管芯和所述第二管芯的相对热量生成特性来降低所述第二管芯的活跃性来控制所述第一管芯的温度。
49.如权利要求48所述的方法，其特征在于，所述第一管芯的属性是所述第一管芯的温度，所述第一管芯是存储器管芯。
50.如权利要求48所述的方法，其特征在于，所述第一管芯的属性是所述第一管芯的漏泄电流，所述第一管芯是存储器管芯。
51.一种包括用于管理包括第一管芯和第二管芯的半导体封装中的温度的一条或多条指令的计算机可读存储介质，所述指令在由至少一个处理器执行时使得所述至少一个处理器：
测量第一管芯的属性，所述第一管芯经由多个穿板通孔(TSV)耦合至所述第二管芯；以及
通过基于所述第一管芯的测得属性以及所述第一管芯和所述第二管芯的相对热量生成特性来降低所述第二管芯的活跃性来控制所述第一管芯的温度。
52.如权利要求51所述的计算机可读存储介质，其特征在于，所述第一管芯的属性是所述第一管芯的温度，所述第一管芯是存储器管芯。
53.如权利要求51所述的计算机可读存储介质，其特征在于，所述第一管芯的属性是所述第一管芯的漏泄电流，所述第一管芯是存储器管芯。
54.一种用于管理包括第一管芯和第二管芯的半导体封装中的温度的方法，所述方法包括：
测量第一管芯的漏泄电流；以及
通过基于所述第一管芯的漏泄电流以及所述第一管芯和所述第二管芯的相对热量生成特性来降低所述第二管芯的活跃性来控制所述第一管芯的温度。
55.如权利要求54所述的方法，其特征在于，测量所述第一管芯的漏泄电流包括测量跨所述第一管芯的压降。
56.如权利要求54所述的方法，其特征在于，降低所述第二管芯的活跃性降低了从所述第二管芯发出的热量。
57.一种包括用于管理包括第一管芯和第二管芯的半导体封装中的温度的一条或多条指令的计算机可读存储介质，所述指令在由至少一个处理器执行时使得所述至少一个处理器：
测量第一管芯的漏泄电流；以及
通过基于所述第一管芯的漏泄电流以及所述第一管芯和所述第二管芯的相对热量生成特性来降低所述第二管芯的活跃性来控制所述第一管芯的温度。
58.如权利要求57所述的计算机可读存储介质，其特征在于，在由所述至少一个处理器执行时使所述至少一个处理器测量所述第一管芯的漏泄电流的所述一条或多条指令包括在由所述至少一个处理器执行时使所述至少一个处理器测量跨所述第一管芯的压降的一条或多条指令。
59.如权利要求57所述的计算机可读存储介质，其特征在于，在由所述至少一个处理器执行时使所述至少一个处理器降低所述第二管芯的活跃性的所述一条或多条指令包括在由所述至少一个处理器执行时使所述至少一个处理器降低从所述第二管芯发出的热量的一条或多条指令。
CN201380038137.XA 2012-07-20 2013-07-19 紧密集成的半导体器件、系统和/或封装的热管理 Active CN104488076B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261673803P 2012-07-20 2012-07-20
US61/673,803 2012-07-20
US13/741,755 2013-01-15
US13/741,755 US9508607B2 (en) 2012-07-20 2013-01-15 Thermal management of tightly integrated semiconductor device, system and/or package
PCT/US2013/051392 WO2014015316A2 (en) 2012-07-20 2013-07-19 Thermal management of tightly integrated semiconductor device, system and/or package

Publications (2)

Publication Number Publication Date
CN104488076A CN104488076A (zh) 2015-04-01
CN104488076B true CN104488076B (zh) 2018-05-25

Family

ID=49949399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380038137.XA Active CN104488076B (zh) 2012-07-20 2013-07-19 紧密集成的半导体器件、系统和/或封装的热管理

Country Status (4)

Country Link
US (1) US9508607B2 (zh)
EP (1) EP2875527B1 (zh)
CN (1) CN104488076B (zh)
WO (1) WO2014015316A2 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9927266B2 (en) * 2012-02-27 2018-03-27 Nxp Usa, Inc. Multi-chip device with temperature control element for temperature calibration
KR20130127746A (ko) * 2012-05-15 2013-11-25 삼성전자주식회사 전력 소모를 제어하는 방법과 장치
US9342443B2 (en) * 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
US9671850B2 (en) * 2014-07-07 2017-06-06 Empire Technology Development Llc Leakage current variability based power management
JP2016115727A (ja) * 2014-12-11 2016-06-23 株式会社東芝 半導体装置
KR102373543B1 (ko) * 2015-04-08 2022-03-11 삼성전자주식회사 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
US9559086B2 (en) * 2015-05-29 2017-01-31 Micron Technology, Inc. Semiconductor device with modified current distribution
US20170322906A1 (en) * 2016-05-04 2017-11-09 Chengdu Haicun Ip Technology Llc Processor with In-Package Look-Up Table
US10762420B2 (en) 2017-08-03 2020-09-01 Xcelsis Corporation Self repairing neural network
US10593667B2 (en) 2016-10-07 2020-03-17 Xcelsis Corporation 3D chip with shielded clock lines
US10672663B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
US10600735B2 (en) 2016-10-07 2020-03-24 Xcelsis Corporation 3D chip sharing data bus
US10672745B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D processor
US10600691B2 (en) 2016-10-07 2020-03-24 Xcelsis Corporation 3D chip sharing power interconnect layer
US10580757B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Face-to-face mounted IC dies with orthogonal top interconnect layers
US10672744B2 (en) * 2016-10-07 2020-06-02 Xcelsis Corporation 3D compute circuit with high density Z-axis interconnects
US10600780B2 (en) 2016-10-07 2020-03-24 Xcelsis Corporation 3D chip sharing data bus circuit
US10586786B2 (en) 2016-10-07 2020-03-10 Xcelsis Corporation 3D chip sharing clock interconnect layer
US10672743B2 (en) * 2016-10-07 2020-06-02 Xcelsis Corporation 3D Compute circuit with high density z-axis interconnects
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
KR102512017B1 (ko) 2016-10-07 2023-03-17 엑셀시스 코포레이션 직접-접합된 네이티브 상호접속부 및 능동 베이스 다이
US10209761B2 (en) * 2017-01-04 2019-02-19 Semiconductor Components Industries, Llc Methods and apparatus for a power management unit
KR20180135662A (ko) * 2017-06-13 2018-12-21 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
CN111492477A (zh) * 2017-10-20 2020-08-04 艾克瑟尔西斯公司 具有高密度z轴互连的3d计算电路
KR102414047B1 (ko) 2017-10-30 2022-06-29 에스케이하이닉스 주식회사 통합 메모리 디바이스 및 그의 동작 방법
KR102433549B1 (ko) * 2017-11-17 2022-08-19 에스케이하이닉스 주식회사 통합 메모리 디바이스 및 그의 동작 방법
US11544168B2 (en) 2017-10-30 2023-01-03 SK Hynix Inc. Memory system
JP2019169565A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体装置
US10915154B1 (en) * 2019-08-08 2021-02-09 Mellanox Technologies Tlv Ltd. Raising maximal silicon die temperature using reliability model
US11599299B2 (en) 2019-11-19 2023-03-07 Invensas Llc 3D memory circuit
US11960438B2 (en) * 2020-09-08 2024-04-16 Rambus Inc. Methods and circuits for streaming data to processing elements in stacked processor-plus-memory architecture
US20220262756A1 (en) * 2021-12-30 2022-08-18 Narasimha Lanka Clock-gating in die-to-die (d2d) interconnects

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809538B1 (en) * 2001-10-31 2004-10-26 Intel Corporation Active cooling to reduce leakage power

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237386B2 (en) 2003-08-15 2012-08-07 Apple Inc. Methods and apparatuses for operating a data processing system
US7117114B2 (en) 2004-08-23 2006-10-03 Intel Corporation On-die temperature control data for communicating to a thermal actuator
NL1027571C2 (nl) * 2004-11-23 2006-05-24 Ferro Techniek Holding Bv Emailsamenstelling voor toepassing als dielektricum, en gebruik van een dergelijke emailsamenstelling.
US7562234B2 (en) 2005-08-25 2009-07-14 Apple Inc. Methods and apparatuses for dynamic power control
US7692310B2 (en) * 2006-03-27 2010-04-06 Intel Corporation Forming a hybrid device
US7852138B2 (en) 2007-12-24 2010-12-14 Nokia Corporation Thermal sensors for stacked dies
DE102010029526B4 (de) 2010-05-31 2012-05-24 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit einer gestapelten Chipkonfiguration mit einem integrierten Peltier-Element
US20120061059A1 (en) 2010-09-09 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling mechanism for stacked die package and method of manufacturing the same
US9030054B2 (en) * 2012-03-27 2015-05-12 Raytheon Company Adaptive gate drive control method and circuit for composite power switch
US9323870B2 (en) * 2012-05-01 2016-04-26 Advanced Micro Devices, Inc. Method and apparatus for improved integrated circuit temperature evaluation and IC design

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809538B1 (en) * 2001-10-31 2004-10-26 Intel Corporation Active cooling to reduce leakage power

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Traffic and Thermal-Aware Run-Time Thermal Management Scheme for 3D NoC Systems;Chih-Hao Chao;《2010 Fourth ACM/IEEE International Symposium on Networks-on-Chip》;20100503;摘要，附图2、9，正文第223页第2栏15行-33行、第224页第1栏27行-54行、第224页第2栏17行-30行、第226页第2栏1行-第227页第1栏27行 *

Also Published As

Publication number Publication date
EP2875527B1 (en) 2019-05-08
EP2875527A2 (en) 2015-05-27
US20140022002A1 (en) 2014-01-23
WO2014015316A3 (en) 2014-04-10
US9508607B2 (en) 2016-11-29
CN104488076A (zh) 2015-04-01
WO2014015316A2 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
CN104488076B (zh) 紧密集成的半导体器件、系统和/或封装的热管理
CN204614457U (zh) 半导体装置
US9548126B1 (en) Multi-chip non-volatile semiconductor memory package including heater and sensor elements
US8801279B2 (en) Semiconductor device with stacked structure having through electrode, semiconductor memory device, semiconductor memory system, and operating method thereof
CN104425468B (zh) 半导体封装
CN104916305B (zh) 能通过各种路径输入信号的层叠半导体装置和半导体系统
TW201433921A (zh) 非揮發性記憶體系統及控制非揮發性記憶體系統之方法
CN105390481A (zh) 半导体器件
CN108155175A (zh) 能够测试内部信号线的多芯片封装件
US20170098469A1 (en) Semiconductor memory device capable of reducing peak current with respect to external power in multi-memory die structures
CN102541120A (zh) 半导体器件以及控制其温度的方法
US10228746B1 (en) Dynamic distributed power control circuits
US9460316B2 (en) Authentication device, authentication method, and computer program product
CN107591174A (zh) 半导体存储器封装、存储器件和半导体存储器系统
CN103985648A (zh) 半导体的晶圆级封装方法和半导体封装件
CN108806759A (zh) 用于补偿退化的半导体装置及使用其的半导体系统
CN103730457A (zh) 半导体存储装置及其制造方法
CN106971991A (zh) 堆叠的半导体器件及其制造方法
Franzon et al. Creating 3D specific systems: Architecture, design and CAD
EP3373511A1 (en) Method and apparatus for binding stacked die using a physically unclonable function
Lee et al. Hybrid cache architecture replacing SRAM cache with future memory technology
CN104795108B (zh) 半导体器件和包括半导体器件的半导体系统
CN107209735A (zh) 用于以最小封装复杂度支持不同外部存储器类型的共用管芯
CN104517938B (zh) 具有测试单元的半导体器件、电子器件和测试方法
KR102620566B1 (ko) 반도체 패키지, 이를 포함하는 스토리지 장치 및 반도체 패키지의 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant