CN104469199A - 成像设备、成像方法、制造设备、制造方法和电子设备 - Google Patents

成像设备、成像方法、制造设备、制造方法和电子设备 Download PDF

Info

Publication number
CN104469199A
CN104469199A CN201410460817.7A CN201410460817A CN104469199A CN 104469199 A CN104469199 A CN 104469199A CN 201410460817 A CN201410460817 A CN 201410460817A CN 104469199 A CN104469199 A CN 104469199A
Authority
CN
China
Prior art keywords
grid
photoelectric conversion
electric charge
conversion part
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410460817.7A
Other languages
English (en)
Other versions
CN104469199B (zh
Inventor
熊谷至通
阿部高志
山下和芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN104469199A publication Critical patent/CN104469199A/zh
Application granted granted Critical
Publication of CN104469199B publication Critical patent/CN104469199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/626—Reduction of noise due to residual charges remaining after image readout, e.g. to remove ghost images or afterimages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
    • H04N5/772—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera the recording apparatus and the television camera being placed in the same enclosure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

提供一种成像设备，其包括光电转换部、保持部和第一栅极和第二栅极。光电转换部构造为将接收光转换为电荷。保持部构造为保持由光电转换部所提供的电荷。第一栅极和第二栅极设置在光电转换部和保持部之间，第一栅极和第二栅极在将电荷从光电转换部转移至保持部的情况下导通，并且第二栅极在第一栅极截止后截止。

Description

成像设备、成像方法、制造设备、制造方法和电子设备
技术领域
本公开涉及成像设备、成像方法、制造设备、制造方法以及电子设备，并且更具体的是涉及适合用于提高动态范围的成像设备、成像方法、制造设备、制造方法以及电子设备。
背景技术
近来的数字摄像机、数字照相机或其他装置中所采用的成像设备包括多个二维排列的CCD(Charge Coupled Devices,电荷耦合装置)、CMOS(Complementary Metal-Oxide Semiconductor,互补金属氧化物半导体)装置或其他。
为在CMOS图像传感器中实现电荷的同时累积，采用全局快门技术使得信号暂时存储在存储器中。采用该全局快门技术，每个像素设置有存储器，并且向像素中的所有的存储器同时提供累积在光电转换部的电荷。然后存储器存储电荷直到进行逐行读取，使得所有像素曝光相同的时间段(例如，参考专利申请特开Nos.2012-129797和2013-21533)。
发明内容
采用全局快门技术，信号暂时存储在像素的存储器中，并且希望将电荷一次转移至存储器中。但是，在读取存储器时在栅极截止过程中，有可能会因为电荷量的减少而使得动态范围降低。因此作为也采用全局快门技术的传感器需要进一步增大动态范围和提高性能。
因此希望增大动态范围以为提高性能做出贡献。
根据本公开的实施例，提供一种成像设备，包括：光电转换部，构造为将接收光转换为电荷；保持部，构造为保持由光电转换部所提供的电荷；以及第一栅极和第二栅极，设置在光电转换部和保持部之间，第一栅极和第二栅极为将电荷从光电转换部转移至保持部而导通，并且第二栅极在第一栅极截止后截止。
第一栅极可以累积电荷。
第一栅极可以防止电荷从保持部回流到光电转换部。
第一栅极可以设置为与光电转换部接触，并且第二栅极设置在保持部附近。
第一栅极和第二栅极在光电转换部之上可以彼此附近设置。
第二栅极可以构造在另一光电转换部附近，另一光电转换部在设置有第一栅极的光电转换部相邻。
第一栅极和第二栅极可以形成为具有相同的尺寸比率。
第一栅极和第二栅极之一可以形成为比另一个大。
第一栅极和第二栅极的每一个可以是多边形的形状。
第一栅极和第二栅极的每一个可以形成为具有圆弧的形状。
根据本公开的实施例的成像设备还可以包括：浮置扩散区域，构造为累积来自保持部的电荷；以及第三栅极，设置在保持部和浮置扩散区域之间。在成像设备中，在第一栅极和第二栅极截止之后，第三栅极可以导通，并且可以开始从保持部向浮置扩散区域转移电荷。
第三栅极可以设置为不与第一栅极和第二栅极接触。
第一栅极可以构造为多片。
第二栅极可以构造为多片。
根据本公开的实施例，提供有在成像设备中的成像方法，其中该成像设备包括：构造为将接收光转换为电荷的光电转换部、构造为保持由光电转换部所提供的电荷的保持部、以及设置在光电转换部和保持部之间的第一栅极和第二栅极，该成像方法包括：导通第一栅极和第二栅极以将电荷从光电转换部转移至保持部；以及在截止第一栅极后截止第二栅极。
根据本公开的实施例，提供有制造成像设备的制造装置，其中该成像设备包括：光电转换部，构造为将接收光转换为电荷；保持部，构造为保持由光电转换部所提供的电荷；第一栅极和第二栅极，设置在光电转换部和保持部之间；以及处理部，构造为为了将电荷从光电转换部转移至保持部而导通第一栅极和第二栅极，并且在截止第一栅极之后截止第二栅极。
光电转换部和保持部可以形成在基板中，并且第一栅极和第二栅极可以形成在基板上。
根据本公开的实施例，提供有制造成像设备的制造方法，其中该成像设备包括：光电转换部，构造为将接收光转换为电荷；保持部，构造为保持由光电转换部所提供的电荷；第一栅极和第二栅极，设置在光电转换部和保持部之间；以及处理部，构造导通该第一栅极和该第二栅极以将电荷从该光电转换部转移至该保持部，并且在截止该第一栅极之后截止该第二栅极。
制造方法还可以包括：在基板中形成光电转换部和保持部；以及在基板上形成第一栅极和第二栅极。
根据本公开的实施例，提供有电子设备，该电子设备包括成像设备；其中该成像设备包括：光电转换部，构造为将接收光转换为电荷；保持部，构造为保持由光电转换部所提供的电荷；以及第一栅极和第二栅极，设置在光电转换部和保持部之间，为将电荷从光电转换部转移至保持部而导通第一栅极和第二栅极，并且在第一栅极截止后截止第二栅极；以及信号处理部，构造为对来自光电转换部的像素信号进行信号处理。
在根据本公开的实施例的成像设备和方法中，接收光转换为电荷，作为转换结果的电荷在转移后被保持，并且设置第一栅极和第二栅极以控制电荷的转移。在转移电荷时，第一栅极和第二栅极导通，并且在第一栅极截止之后，第二栅极截止。
在根据本公开实施例的制造设备和方法中，成像设备制造完成。
根据本公开的实施例的电子设备包括成像设备。
根据本公开的实施例，提高了诸如CMOS之类的图像传感器的动态范围，并且提高了作为传感器的性能。
应注意文中所述的效果是非限制性的，并且同样包括本公开所述的任何效果。
如附图所示，借助下述关于其中最佳状态的实施例的详细描述，本公开的这些及其他目的、特征以及优势会变得更加明晰。
附图说明
图1是示出在采用本公开的实施例中的固态成像装置的构造示例的示意图；
图2是示出单元像素的示例构造的示意图；
图3是示出图2的单元像素的另一示例性构造的示意图；
图4是图示说明如何驱动单元像素的示例的电位示意图；
图5是图示说明可以利用的电荷的量的示意图；
图6是示出图2的单元像素的另一示例性构造的示意图；
图7是图示说明栅极如何在电荷转移期间作为屏障的示意图；
图8是示出图2的单元像素的另一示例性构造的示意图；
图9是示出图8的单元像素的另一示例性构造的示意图；
图10是图示说明如何驱动图8的单元像素的示例的电位示意图；
图11是图示说明可以利用的电荷的量的示意图；
图12是图示说明图8的单元像素的另一构造的示意图；
图13是图示说明图8的单元像素的又一构造的示意图；
图14是图示说明图8的单元像素的又一构造的示意图；
图15是图示说明图8的单元像素的又一构造的示意图；
图16是图示说明图8的单元像素的又一构造的示意图；
图17是图示说明图8的单元像素的又一构造的示意图；
图18是图示说明图8的单元像素的又一构造的示意图；
图19是图示说明图8的单元像素的又一构造的示意图；
图20是图示说明图8的单元像素的又一构造的示意图；
图21是图示说明图8的单元像素的又一构造的示意图；
图22是图示说明图8的单元像素的又一构造的示意图；
图23是图示说明图8的单元像素的又一构造的示意图；
图24是图示说明图8的单元像素的制造过程的示意图；以及
图25是示出电子设备的示例构造的示意图。
具体实施方式
下文中，将参考附图对本公开的实施例(下文中，简单称为实施例)进行描述。描述将以下面的顺序给出。
1.固态成像装置的构造
2.单元像素的构造
3.单元像素的另一构造
4.示例性的单元像素布局
5.关于制造
6.电子设备
固态成像装置的构造
图1是示出采用本技术方案的作为固态成像装置的CMOS(互补金属氧化物半导体)图像传感器的示例性构造框图。
CMOS图像传感器30包括像素阵列部41、垂直驱动部42、列处理部43、水平驱动部44和系统控制部45。这些部件，也就是，像素阵列部41、垂直驱动部42、列处理部43、水平驱动部44和系统控制部45形成在未示出的半导体基板(芯片)上。
像素阵列部41包括(图2的单元像素50)二维排列在矩阵中的多个单元像素。这些单元像素的每一个均设置有光电转换元件，该光电转换元件产生用于存储的与入射光量相符的光电电荷量。下文中，与入射光量相符的光电电荷量有时简单称为“电荷”，并且单元像素有时简单称为“像素”。
像素阵列部41形成为具有像素驱动线46和垂直信号线47。像素驱动线46形成至矩阵中沿图1的横向方向的像素的每一行，即，沿行中像素的排列方向，并且垂直信号线47形成至沿图1的垂直方向的像素的每一列，即，沿列中像素的排列方向。每条像素驱动线46的一端连接至垂直驱动部42，例如，连接至设置在垂直驱动部42的每一行的输出终端。
CMOS图像传感器30还包括信号处理部48和数据存储部49。这些部件，即，信号处理部48和数据存储部49，可以设置或者不设置在CMOS图像传感器30的基板上，例如，可以设置在另外的外部基板上，并且可以由DSP(数字信号处理器)或软件处理实现。
垂直驱动部42由移位寄存器、地址解码器或其他构成，并且是同时驱动或者逐行驱动像素阵列部41中所有像素的像素驱动部。虽然未示出具体的构造，该垂直驱动部42包括读取扫描系统和放电扫描系统，或者集体放电系统、集体转移系统。
为从单元像素中读取信号，读取扫描系统选择性地逐行扫描像素阵列部41其中的单元像素的每一行。为驱动像素行，即，通过卷帘式快门操作，在快门速度持续时间之前，读取的像素行在读取扫描系统的扫描之前先经受放电扫描。通过全局曝光，即，通过全局快门操作，在快门速度持续时间之前，在集体转移之前进行集体放电。
通过如此放电，从读取行中每个单元像素的光电转换元件中释放任何多余的电荷，即，进行电荷复位。该多余电荷的释放(复位)导致所谓的电子快门操作。这里，电子快门操作是为了在移除光电转换元件中的光电电荷之后重新开始曝光，例如，开始累积光电电荷。
由读取扫描系统的读取操作所获得的信号对应于在前述读取操作或电子快门操作之后的光进入量。为驱动像素行，每个单元像素中的光电电荷累积期间(曝光期间)是从前一读取操作的读取或由前一电子快门操作的放电开始直到由现在的读取操作的读取为止的时间。对于全局曝光，光电电荷累积期间(曝光期间)是从集体放电开始直到集体转移为止的时间。
在通过垂直驱动部42选择性地扫描像素行后，每个单元像素输出像素信号。生成的像素信号通过垂直信号线47提供给列处理部43。列处理部43对由所选择的行中的单元像素通过垂直信号线47提供的像素信号进行预定的信号处理。该信号处理以像素阵列部41中的像素列为单位进行，并且列处理部43在信号处理之后暂时存储所生成的像素信号。
具体的是，列处理部43所进行的信号处理至少包括噪声消除，例如，CDS(相关双采样)。通过列处理部43进行CDS，移除任何像素特有的固定图像噪声，例如，放大晶体管中的复位噪声或阈值变化。这里，不限于这些噪声消除，并且列处理部43可以提供有AD(模拟-数字)转换功能以输出数字形式的信号电平。
水平驱动部44由移位寄存器、地址解码器或其他构成，并且逐一选择对应于列处理部43中的每列像素的单元电路。通过水平扫描部44的该选择扫描，作为由列处理部43的信号处理结果的像素信号按顺序输出至信号处理部48。
系统控制部45例如由产生不同种类的时间信号的定时发生器构成。基于定时发生器所产生的不同种类的时间信号，控制和驱动这些部件，即，垂直驱动部42、列处理部43和水平驱动部44。
信号处理部48至少提供有加法处理的功能，并且对列处理部43提供的像素信号进行包括加法处理或其他的各种类型的信号处理。数据存储部49暂时存储希望用于信号处理部48进行的信号处理的数据。
单元像素的构造
下文描述了排列在图1的像素阵列部41中的矩阵中的每个单元像素50的具体构造。采用本公开的像素可以增大其动态范围使得作为传感器的性能得到提高。为证明像素产生这样的效果，首先给出关于不采用本公开的像素的描述，并且然后给出关于采用本公开的像素的描述。
图2示出了单元像素的示例性构造。单元像素50是光电转换元件，并且例如包括光电二极管(PD)61。该光电二极管61是埋设的光电二极管，例如由埋设在n型基板62上的p型阱层63中的n型埋设层61-2和形成在基板表面侧的p型层61-1构成。在该示例中，n型埋设层61-2中的杂质浓度在发射电荷时耗尽。
除了光电二极管61之外，单元像素50包括TRX栅极64和存储部(MEM)65。在图2的单元像素50中，TRX栅极64的栅极电极设置在位于光电二极管61和存储部65之间的p型阱层63的一部分之上。在单元像素50中，存储部65由埋设在p型阱层63中的n型扩散区域65-2以及形成在基板表面侧的p型层65-1构成。
即使当存储部65如上所述由n型扩散部65-2构成时，所产生的效果从而相似于由埋设的沟道所形成的存储部65。具体来讲，因为存储部65由p型阱层63中的n型扩散区域65-2以及基板表面侧上的p型层65-1构成，可以避免存储部65的n型扩散区域65-2累积产生在Si-SiO2界面上的暗电流。这从而对提高图像质量具有贡献。
TRX栅极64响应于施加在栅极电极上的驱动信号TRX而进行电荷转移。这里的电荷是在其中光电转换之后累积在光电二极管61中的电荷。存储部65是遮光的并且由n型埋设沟道构成，其位于TRX栅极64之下。存储部65累积TRX栅极64从光电二极管61转移来的电荷。
存储部65通过施加在TRX栅极64的栅极电极上的驱动信号TRX来调整。即是，通过施加在TRX栅极64的栅极电极的驱动信号TRX增大存储部65的电位。因此，存储部65电荷的饱和量增大得大于未调整的存储部。
单元像素50还包括TRG栅极66和浮置扩散区域(FD)67。TRG栅极66响应于施加在其栅极电极的驱动信号TRG将累积在存储部65的电荷转移到浮置扩散区域67。
浮置扩散区域67是由n型层构成的电荷-电压转换部，并且对TRG栅极66从存储部65转移来的电荷进行电荷-电压转换。
单元像素50还包括复位晶体管(RST)68、放大晶体管(AMP)69和选择晶体管(SEL)70。图2示出了这些例如复位晶体管68、放大晶体管69和选择晶体管70的晶体管的每一个均采用n沟道MOS(金属氧化物半导体)晶体管的示例。但是，这种导电型的组合对于这些晶体管是非限制性的，即，对复位晶体管68、放大晶体管69和选择晶体管70的晶体管是非限制性的。
复位晶体管68连接在电源Vrst和浮置扩散区域67之间，并且响应于施加在其栅极电极的驱动信号RST将浮置扩散区域67复位。在放大晶体管69中，其漏极电极连接至电源Vdd，并且其栅极电极连接至浮置扩散区域67，从而读取浮置扩散区域67的电压。
选择晶体管70中，其漏极电极连接至放大晶体管69的源极电极，并且其源极电极连接至例如对应的垂直信号线71。选择晶体管70响应于施加在其栅极电极的驱动信号SEL从单元像素50中作出选择以读取像素信号。作为替换构造，选择晶体管70可以连接在电源Vdd和放大晶体管69的漏极电极之间。
可以根据读取像素信号的方式而不提供一个或多个晶体管，例如复位晶体管68、放大晶体管69和选择晶体管70。
在图2的单元像素50以及将在下文描述的其他替换构造中，p型阱层63形成为具有n型埋设沟道。此导电型是非限制性的，并且可以是p型。如果是这种情况，则下文描述的电位关系将完全相反。
图2的像素单元50还提供有溢流式栅极(OFG)72以抗信号干扰。该OFG72在曝光开始时响应于施加到其栅极电极的驱动信号OFG而将光电二极管61中的电荷发射至n型层73。向n型层73施加预定的电压Vdd。
通过上述构造中的CMOS图像传感器30，全局快门操作(全局曝光)通过所有像素在同一时间开始曝光并在同一时间结束，并且通过将累积在光电二极管61中的电荷转移至遮光存储部65而实现。通过此全局快门操作，因为像素在同一时刻曝光所以可以获得无失真的图像。
下文中，对这些部件，即，TRX栅极64、TRG栅极66、复位晶体管68以及选择晶体管70，分别对其栅极电极施加驱动信号TRX、TRG、RST以及SEL简单地表述为导通(being on)，或表述为导通(turning on)TRX栅极64、TRG栅极66、复位晶体管68和选择晶体管70。同样地对上述部件，分别对其栅极电极停止施加驱动信号TRX、TRG、RST和SEL简单地表述为截止(being off)，或者截止(turning off)TRX栅极64、TRG栅极66、复位晶体管68和选择晶体管70。
图3是示出从上方看时，即从图2的上部分看时，单元像素50的示意图。位于图2下方右侧的OFD 74表示连接至光电二极管61的复位栅极的漏极。在OFD74的左侧，通过OFG72具有光电二极管61。
在光电二极管61之上，具有存储部65。当从上方看单元像素50时，存储部65的区域包括TRX栅极64。如上所述，提供TRX栅极64以将电荷从光电二极管61中转移至存储部65。
在图中存储部65的左侧，通过TRG栅极66具有浮置扩散区域67。如上所述，提供该TRG栅极66以将电荷从存储部65转移至浮置扩散区域67。
通过参考图4，将描述图2和3的单元像素50的操作。图4是单元像素50的电位图。
在T1时刻，单元像素50开始曝光使得电荷累积在其光电二极管61中。在该状态中，存储部65和浮置扩散区域67均处于初始状态(复位)。
从T2时刻至T4时刻，进行从光电二极管61向存储部65的电荷转移。当驱动信号TRX(TRX栅极64)导通时，累积在光电二极管61中的电荷转移至存储部65。在T5时刻，当TRX栅极64截止时，存储部65存储电荷。
现在参考T3和T4时刻的状态。在T3时刻的状态，从光电二极管61向存储部65的电荷转移正在进行中，并且一部分电荷流回光电二极管61。在具有这样回流的状态中，如果TRX栅极64在T4时刻截止，流回到光电二极管61的电荷将遗留在其中。
就是说，当进行从光电二极管61向存储部65转移电荷时，一部分电荷留在了光电二极管61中。图5的曲线图表示了这种情况。
参考图5的曲线图。在图5的曲线图中，横轴表示累积的时间，并且纵轴表示输出。累积时间与光电二极管61中所累积电荷的量成比例，即，累积的时间越长，所累积电荷的量就越大。因此，输出电荷的量按比例地随累积时间而增加。
在图5的曲线图中，但是，斜率在累积时间中的T11时刻出现了变化，即，没有保持线性，曲线并且随时间的流逝而弯曲。这说明即使随着累积时间的流逝电荷累积在光电二极管61中，但是输出的电荷与时间并不成比例。这被认为是因为在上文参考图4所述的向存储部65转移电荷的过程中所发生的电荷向光电二极管61的回流。
如图5所示，如果没有保持线性，这将导致可用电荷量的减少。就是说，可用电荷的量是失去线性之前累积到T11时刻的电荷，并且在T11时刻之后累积的任何电荷不可用。这从而降低了动态范围，并且单元像素50的性能受损。
考虑到这些，如图6所示，单元像素50另外还提供有TRY栅极91。图6是示出单元像素50的另一示例性构造的示意图。在该示例中，图6的单元像素称为单元像素50B，以区别于图3的单元像素50。
图6的单元像素50B的TRY栅极91作为防止电荷从存储部65回流到光电二极管61的栅极，并且如图6所示设置在光电二极管61和存储部65之间。
为防止电荷回流至光电二极管61，提供有TRY栅极91，当从光电二极管61向存储部65的电荷转移开始时TRY栅极91导通，并且然后TRY栅极91截止从而不会导致电荷向光电二极管61的回流。
这里的问题在于额外提供的栅极导致难以将所有电荷从光电二极管61转移到存储部65，如图7所示。在图7中，细线代表电荷的累积正在进行，并且粗线表示电荷的转移正在进行。
电荷在光电二极管61中累积时，TRY栅极91截止。电荷从光电二极管61向存储部65转移的时候，TRY栅极91导通。此时，TRY栅极91可以作为屏障，并且因为屏障的作用使得来自光电二极管61的电荷不会部分被转移。
考虑到这些，单元像素50构造为如图8所示以防止电荷回流到光电二极管61，并且如果的话可以使得所有的电荷从光电二极管61转移到存储部65。
单元像素的另一构造
图8是示出单元像素50的又一构造的示意图。图8的单元像素称为单元像素50C以区别于图3和6的单元像素50和50B。
相似于图6的单元像素50B，单元像素50C包括TRY栅极，但是这个TRY栅极101提供有累积电荷的存储功能。TRY栅极101的存储功能可以提供给存储部65，也可以与存储部65分离。
与图2的单元像素50的截面示意图一样，图9是单元像素50C的截面示意图。相比于图2的单元像素50，图9的单元像素50C额外提供有TRY栅极101，这是两者之间的区别。额外提供的TRY栅极101构造在连接光电二极管61和存储部65的位置。TRX栅极64构造在存储部65的附近。
在如上构造的单元像素50C中，TRY栅极101作为从光电二极管61向存储部65转移电荷的栅极，并且同时作为防止电荷从存储部65向光电二极管61回流的栅极。
TRX栅极作为从光电二极管61向存储部65转移电荷的栅极，并且同时作为将电荷保持在存储部65的栅极。
通过参考图10的电位图，下文将描述包括此TRY栅极101的单元像素50C的操作。
在T31时刻，在光电二极管61开始累积电荷。在光电二极管61中累积电荷时，所有部件截止，即，OFG72、TRY栅极101、TRX栅极64以及TRG栅极66截止。
在T32时刻，电荷开始从光电二极管61向存储部65转移。当电荷开始转移时，TRY栅极101和TRX栅极64均导通。通过TRY栅极101和TRX栅极64均被导通，光电二极管61中的电荷开始流向存储部65，并且电荷由于TRY栅极101的保持功能和TRX栅极64的保持功能而被保持。
在T33时刻，TRY栅极101截止。在T33时刻，仅有TRX栅极64导通。在T33时刻，由于TRY栅极101的保持功能而被保持的电荷开始流向TRX栅极64一侧，并且由TRX栅极64的保持功能而被保持。
在T34时刻，TRX栅极64也截止。通过TRX栅极64的截止，电荷向存储部65的转移完成，并且电荷保持在存储部65中。
在T35时刻，TRG栅极66导通，并且保持在存储部65中的电荷转移至浮置扩散区域67。
为了如上所述地将电荷从光电二极管61转移至存储部65，提供有TRX栅极64和TRY栅极101。在电荷从光电二极管61向存储部65转移时，TRX栅极64和TRY栅极101为了转移电荷均被导通。
之后，TRY栅极101截止但是TRX栅极64保持导通。通过TRY栅极101的截止，可以防止到达存储部65中的电荷流回到光电二极管61。
此外，通过为保持电荷而向TRY栅极101提供的保持功能，使得TRY栅极101变为可以通过保持功能保持电荷。如上所述通过参考图6和7，在光电二极管61和存储部65之间额外提供栅极可能产生电荷从光电二极管61完全转移的困难。但是，通过给TRY栅极101提供保持功能以保持电荷，可以避免这种可能性，并且存储部65能够完整地接收来自光电二极管61的电荷。
就是说，如图11的右侧所示，保持了电荷在累积和输出之间的线性，从而提高了可用的电荷量。在图11左侧的曲线与图7的相同，并且在图11右侧的曲线是从参考图8至10所述的单元像素50C中所获得的曲线。
如上所述通过参考图7，当产生向光电二极管61的电荷回流时，如图11左侧的曲线所示，累积时间(电荷的累积量)和输出之间的线性消失。因此，可用的电荷是仅在线性保持时所累积的电荷。
另一方面，参考图8至10的上述单元像素50C可以防止电荷回流至光电二极管61使得图11右侧曲线的累积时间(时间的累积量)和输出之间的线性得以保持。就是说，如图11右侧的曲线所示，单元像素50C获得了随时间变化不弯曲的曲线，使得线性保持直到电荷量达到其实际的饱和点。
达到实际饱和点的电荷量变为可用的电荷量。这从而提高了采用单元像素50C的成像设备的动态范围，使得其性能相应地提高。
单元像素中的示例性布局
在单元像素50C中，图8的TRY栅极101和TRX栅极64是非限制性的，即，布局的位置、形状、尺寸及其他方面等。图12至23示出了在单元像素50C中用于说明的其他示例性布局。在下文中将要描述的每一个单元像素中，与图8的单元像素50C中一样包括TRY栅极101，并且因此单元像素及其中部件用与在图8中相同的符号表示。
图12和13的每一个示出了TRY栅极101和TRX栅极64位置的示例性布局，并且图14和15的每一个示出了TRY栅极101和TRX栅极64的示例性尺寸比率(size ratio)。图16至18的每一个示出了TRY栅极101和TRX栅极64的示例性形状，并且图19和20的每一个示出了TRY栅极101和/或TRX栅极64可能不与TRG栅极66接触的示例性布局。图21至23的每一个示出了可以提供两个或更多的TRY栅极101和/或TRX栅极64的示例性布局。
在图12的单元像素50C中，TRY栅极101位于光电二极管61的右上部分上，并且TRX栅极64位于其左上部分上。TRG栅极66位于TRY栅极101和TRX栅极64交叉的上中间部分上。如图12所示，TRY栅极101和TRX栅极64可以在光电二极管61上彼此相邻设置。
有此布局，光电二极管61中的电荷首先导向其右上部分上的TRY栅极101，并且然后从TRY栅极101中导向左边，例如，导向光电二极管61的左上部分上的TRX栅极64。
图12示出了其中TRY栅极101设置在光电二极管61的右上部分上的示例性布局，并且TRX栅极64设置在其左上部分上。或者，左和右之间位置关系也可以颠倒，即，TRY栅极101可以构造在光电二极管61的左上部分上，并且TRX栅极64可以构造在其右上部分。
在图13的单元像素50C中，TRY栅极101设置在光电二极管61的左上部分上，并且TRX栅极64构造在TRY栅极101的左侧。在该布局中，单元像素50C的TRX栅极64位于单元像素50C左侧的另一单元像素50C’(未示出；提供有附图标记50C’以区别于单元像素50C)的右上部分上。
如上所述，TRX栅极64可以位于单元像素50C’之上。如果以此布局，TRX栅极64设置在单元像素50C’(未示出)的光电二极管61的附近，单元像素50C’位于提供有TRY栅极101的单元像素50C的附近。
同样在此布局中，将光电二极管61中的电荷首先导向其左上部分的TRY栅极101，并且然后导向TRY栅极101左侧的TRX栅极64。
在图13的单元像素50C中，OFG 72或其他部件设置在光电二极管61的左侧。或者，相似于图12的单元像素50C，OFG 72可以设置在光电二极管61的右侧。
应注意，图13示出了其中TRY栅极101设置在光电二极管61的左上部分上的示例性布局，并且TRX栅极64设置在TRY栅极101的左侧。这是非限制性的，并且左和右之间位置关系也可以颠倒，即，TRY栅极101构造在光电二极管61的右上部分上，并且TRX栅极64构造在TRY栅极101的右侧。
如上所述，在单元像素50C中的布局是非限制性的，只要TRY栅极101与光电二极管61接触，并且光电二极管61中的电荷转移至附近的TRX栅极64。
在图12和13中，示例性地示出了在光电二极管61之上包括TRY栅极101和TRX栅极64的布局。但是，取决于从哪个方向看这些部件，TRY栅极101和TRX栅极64可以看上去在光电二极管61的左边或右边或者下面。从这个意义上说，上文或下文中出现的表述“上方(上部，和上侧)”根据看的方向可以表示“左方(左部，和左侧)、右方(右部，和右侧)和下方(下部，和下侧)”。表述“上方”因此也可以理解为“左方”、“右方”和“下方”，并且还包括“左方”、“右方”和“下方”。
在图14至23中，由于这些附图不是为了规定光电二极管61在单元像素50C中的位置，未示出光电二极管61及其他。
在图14或15的单元像素50C中，TRY栅极101和TRX栅极64的尺寸不同。在图14的单元像素50C中，TRY栅极101形成为比TRX栅极64大。
在图15的单元像素50C中，TRY栅极101形成为比TRX栅极64小。如图14和15所示，不希望TRY栅极101和TRX栅极64具有相同的尺寸(比例)，并且一个可能比另一个大。
在图16至18的单元像素50C中，TRY栅极101和TRX栅极64的形状不同。图16的TRY栅极101和TRX栅极64的每一个都是多边形的形状。
在上述的单元像素50C中，例如，在图12的单元像素50C中，TRY栅极101和TRX栅极64的每一个几乎是正方形的形状，其中一部分由TRG栅极66占据。在图16的单元像素50C中，TRY栅极101和TRX栅极64的每一个是其右下部分或左下部分被切去的形状。
在图17的单元像素50C中，TRY栅极101和TRX栅极64的每一个是三角形的形状。TRY栅极101和TRX栅极64的每一个具有三个顶点，其中一个由TRG栅极66占据。
在图18的单元像素50C中，TRY栅极101和TRX栅极64的每一个是扇形的形状，例如，圆弧的形状。TRY栅极101和TRX栅极64的每一个是扇形的形状其中顶点部分由TRG栅极66占据。
在单元像素50C中，TRY栅极101和TRX栅极64可以是如上所述的形状。就是说，TRY栅极101和TRX栅极64不受限于形状。
在上述的单元像素50C中，示出的是其中TRG栅极66同时与TRY栅极101和TRX栅极64两者接触的布局。但是，如图19和20所示，不希望TRG栅极66与TRY栅极101和TRX栅极64两者接触。
在图19的单元像素50C中，TRY栅极101设置在下侧，并且TRX栅极64设置在其上。在TRX栅极64的中间部分，设置有TRG栅极66。此外，TRG栅极66与TRX栅极64接触但不与TRY栅极101接触。
在图20的单元像素50C中，部件按顺序从附图右边开始依次设置在彼此的旁边，即，TRY栅极101、TRX栅极64和TRG栅极66。在图20的示例中，这些部件，即，TRY栅极101、TRX栅极64和TRG栅极66，设置在相互远离彼此。如此，这些栅极可以在横向方向设置为相互远离彼此。
在上述的单元像素50C中，示出的是其中TRY栅极101和TRX栅极64的每个均为一片的布局。或者，TRY栅极101和TRX栅极64可以构造为两片或多片。
图21示出了其中TRX栅极64构造为两个区域部分的示例。就是说，TRX栅极64由TRX栅极64-1和64-2构成，并且TRX栅极64-1设置为与TRG栅极66接触。TRY栅极101是在附图中构造在右侧上的一片。
图21示出了其中不仅TRX栅极64而且TRY栅极101也由两个区域部分构成的示例。图22的在单元像素50C中，TRY栅极101由两片TRY栅极101-1和101-2构成。TRG栅极66构造在TRY栅极101-1和TRX栅极64-1之间的上部。
图23的单元像素50C与图21的单元像素50C的构造相似，但是TRX栅极64和TRY栅极101构造为一个部件位于另一个部件上。就是说，图23的在单元像素50C中，部件从附图的底部开始按顺序依次构造在彼此上，即，TRY栅极101、TRX栅极64-2和TRX栅极64-1。TRX栅极64-1和TRG栅极66构造为与彼此接触。
如上所述，TRX栅极64和TRY栅极101的每一个可以构造为两片或多片，并且可以构造在垂直或水平方向上。在上述示出的布局中，每一个部件构造为两片，但是其每一个可以构造为三片或四片。
应注意，对于TRX栅极64和TRY栅极101，上述的位置、尺寸、形状以及片数是示例性的且为非限制性的。
关于制造过程
通过参考图24，描述了上述单元像素50C的制造过程。在步骤S1中，制备完成SOI(绝缘体上硅)基板。尽管现在所示出的是采用具有n型电荷累积层的SOI基板制造单元像素50C的情况，本公开也可以应用在采用具有p型电荷累积层的块状基板的情况。在步骤S1中，通过离子注入还形成晶体管的阱。
在步骤S2中，光电二极管61作为n型区域并且存储部65通过离子注入而形成。当存储部65形成为具有p型区域，该区域在步骤S2中形成。
在步骤S3中，形成OFG 72、TRY栅极101、TRX栅极64以及TRG栅极66。这些晶体管的每一个的栅极部分由通过CVD(化学汽相沉积)以及光刻图案化所形成的多晶硅膜形成。
在步骤S4中，HAD(有空穴累积层的光电二极管)由离子注入形成。为形成HAD，光电二极管61形成为具有p型区域。形成HAD可实质上减小暗电流。
在步骤S5中，浮置扩散区域67作为n型区域并且n型层73通过离子注入而形成。
图9的单元像素50C以上述方法制造。此后，可以适当地形成微型透镜或其他部件，并且成像设备制造完成。产生的包括单元像素50C的成像设备能够如上述地将光电二极管61中累积的电荷完全转移，使得其动态范围提高并且性能完善。
电子设备
本公开不限于应用在成像设备中，并且还可以应用于在图像捕捉部(光电转换部)使用成像设备的通用电子设备，例如，诸如数字照相机和摄像机之类的成像设备、诸如移动电话之类的具有成像功能的移动终端、以及在图像读取部使用成像设备的复印机。成像设备可以是装载在电子设备上的模块的形成，例如可以是相机模块。
图25是示出成像设备的示例性构造的框图，其是根据本公开的实施例的电子设备的示例。如图25所示，根据本公开实施例的成像设备300提供有光学系统，其例如包括：透镜组301或其他、成像装置302、作为相机信号处理部的DSP电路303、帧存储器304、显示装置305、记录装置306、操作系统307以及供电系统308。
这些部件，例如，DSP电路303、帧存储器304、显示装置305、记录装置306、操作系统307以及供电系统308通过总线309彼此相连。CPU(中央处理单元)310控制成像装置300中的部件。
透镜组301捕捉来自物体的入射光(成像光)，并且在成像装置302的成像表面上形成图像。在通过透镜组301在成像表面上形成图像之后，成像装置302以像素为单位将入射光的量转换为电信号，并且输出所产生的电信号作为像素信号。对于用作该成像装置302，根据本实施例的上述固态成像装置是一种可能的选择。
显示装置305的示例是诸如液晶显示或有机EL(电致发光)的平板显示装置。显示装置305显示通过成像装置302所捕捉的动态或静态图像。记录装置306将成像装置302所捕捉的动态或静态图像记录在诸如录像带或DVD(数字通用光盘)的记录介质上。
操作系统307根据用户的操作为提供给成像设备的各种不同的功能发出各种操作命令。供电系统308为例如，DSP电路303、帧存储器304、显示装置305、记录装置306和操作系统307的供电目标的操作提供合适的电源。
此成像设备300可应用在摄像机、数字照相机以及为诸如移动电话之类的移动设备所设计的相机模块上。成像装置300中，根据上述实施例的成像装置用作为成像装置302。
在该说明书中，术语“系统”表示多个装置构成的整个设备。
此外，该说明书中示例所描述的效果是通过示例描述的并且是非限制性的，并且可能产生任何其他效果。
尽管详细描述了本发明，上文的描述在所有方面都是示意性的且为非限制性的。应理解的是，可以在不脱离本发明的范围内设计无数其他修改例和变化例。
本公开还可以在于下述结构。
(1)一种成像设备，包括：
光电转换部，构造为将接收光转换为电荷；
保持部，构造为保持由该光电转换部所提供的电荷；以及
第一栅极和第二栅极，设置在该光电转换部和该保持部之间，该第一栅极和第二栅极为在将电荷从该光电转换部转移至该保持部的情况下导通，并且该第二栅极在该第一栅极截止后截止。
(2)根据(1)的成像设备，其中
该第一栅极累积该电荷。
(3)根据(1)或(2)的成像设备，其中
该第一栅极防止电荷从该保持部回流到该光电转换部。
(4)根据(1)至(3)中任一项的成像设备，其中
该第一栅极设置为与该光电转换部接触，并且
该第二栅极设置在该保持部的附近。
(5)根据(1)至(4)中任一项的成像设备，其中
该第一栅极和第二栅极在该光电转换部之上彼此附近设置。
(6)根据(1)至(4)中任一项的成像设备，其中
该第二栅极布置在另一光电转换部附近，该另一光电转换部在具有该第一栅极的该光电转换部附近。
(7)根据(1)至(6)中任一项的成像设备，其中
该第一栅极和第二栅极形成为具有相同的尺寸比率。
(8)根据(1)至(6)中任一项的成像设备，其中
该第一栅极和第二栅极之一形成为比另一个大。
(9)根据(1)至(8)中任一项的成像设备，其中
该第一栅极和第二栅极的每一个是多边形的形状。
(10)根据(1)至(8)中任一项的成像设备，其中
该第一栅极和第二栅极的每一个形成为具有圆弧的形状。
(11)根据(1)至(10)中任一项的成像设备，还包括
浮置扩散区域，构造为累积来自该保持部的电荷；以及
第三栅极，设置在该保持部和该浮置扩散区域之间，其中
在该第一栅极和第二栅极截止之后，该第三栅极导通，并且开始从该保持部向该浮置扩散区域转移电荷。
(12)根据(11)的成像设备，其中
该第三栅极设置为不与该第一栅极和第二栅极接触。
(13)根据(1)至(12)中任一项的成像设备，其中
该第一栅极构造为多片。
(14)根据(1)至(12)中任一项的成像设备，其中
该第二栅极构造为多片。
(15)一种成像设备中的成像方法，其中该成像设备包括
光电转换部，构造为将接收光转换为电荷，
保持部，构造为保持由该光电转换部所提供的电荷，以及
第一栅极和第二栅极，设置在该光电转换部和该保持部之间，
该成像方法包括：
导通该第一栅极和第二栅极，以将电荷从该光电转换部转移至该保持部；以及
在截止该第一栅极后截止该第二栅极。
(16)一种制造成像设备的制造设备，其中该成像设备包括
光电转换部，构造为将接收光转换为电荷，
保持部，构造为保持由该光电转换部所提供的电荷，
第一栅极和第二栅极，设置在该光电转换部和该保持部之间，以及
处理部，用于在将电荷从该光电转换部转移至该保持部的情况下导通该第一栅极和第二栅极，并且在截止该第一栅极之后截止该第二栅极。
(17)根据(16)的该制造设备，其中
该光电转换部和该保持部形成在基板中，并且
该第一栅极和第二栅极形成在该基板上。
(18)一种制造成像设备的制造方法，其中该成像设备包括
光电转换部，构造为将接收光转换为电荷，
保持部，构造为保持由该光电转换部所提供的电荷，
第一栅极和第二栅极，设置在该光电转换部和该保持部之间，以及
处理部，用于在将电荷从该光电转换部转移至该保持部的情况下导通该第一栅极和第二栅极，并且在截止该第一栅极之后截止该第二栅极。
(19)根据(18)的制造方法，还包括：
在基板中形成该光电转换部和该保持部；以及
在该基板上形成该第一栅极和第二栅极。
(20)一种电子设备，包括成像设备，该成像设备包括
光电转换部，构造为将接收光转换为电荷，
保持部，构造为保持由该光电转换部所提供的电荷，以及
第一栅极和第二栅极，设置在该光电转换部和该保持部之间，该第一和第二栅极在将电荷从该光电转换部转移至该保持部的情况下导通，并且该第二栅极在该第一栅极截止后截止；以及
信号处理部，构造为对来自该光电转换部的像素信号进行信号处理。
本领域的技术人员应理解，在所附权利要求或其等同物的范围内，根据设计需要和其它因素，可进行各种修改、结合、部分结合和替换。
本申请要求2013年9月18日提交的日本优先权专利申请JP2013-193375的权益，其全部内容通过引用结合于此。

Claims (20)

1.一种成像设备，包括：
光电转换部，构造为将接收光转换为电荷；
保持部，构造为保持由该光电转换部所提供的电荷；以及
第一栅极和第二栅极，设置在该光电转换部和该保持部之间，该第一栅极和该第二栅极在将电荷从该光电转换部转移至该保持部的情况下导通，并且该第二栅极在该第一栅极截止后截止。
2.根据权利要求1所述的成像设备，其中
该第一栅极累积该电荷。
3.根据权利要求1所述的成像设备，其中
该第一栅极防止电荷从该保持部回流到该光电转换部。
4.根据权利要求1所述的成像设备，其中
该第一栅极设置为与该光电转换部接触，并且
该第二栅极设置在该保持部的附近。
5.根据权利要求1所述的成像设备，其中
该第一栅极和该第二栅极在该光电转换部上方彼此相邻设置。
6.根据权利要求1所述的成像设备，其中
该第二栅极设置在另一光电转换部附近，该另一光电转换部与具有该第一栅极的该光电转换部相邻。
7.根据权利要求1所述的成像设备，其中
该第一栅极和该第二栅极形成为具有相同的尺寸比率。
8.根据权利要求1所述的成像设备，其中
该第一栅极和该第二栅极之一形成为比另一个大。
9.根据权利要求1所述的成像设备，其中
该第一栅极和该第二栅极的每一个是多边形的形状。
10.根据权利要求1所述的成像设备，其中
该第一栅极和该第二栅极的每一个形成为具有圆弧的形状。
11.根据权利要求1所述的成像设备，还包括：
浮置扩散区域，构造为累积来自该保持部的电荷；以及
第三栅极，设置在该保持部和该浮置扩散区域之间，其中
在该第一栅极和该第二栅极截止之后，该第三栅极导通，并且开始从该保持部向该浮置扩散区域转移电荷。
12.根据权利要求11所述的成像设备，其中
该第三栅极构造为不与该第一栅极和该第二栅极接触。
13.根据权利要求1所述的成像设备，其中
该第一栅极构造为多片。
14.根据权利要求1所述的成像设备，其中
该第二栅极构造为多片。
15.一种成像设备中的成像方法，其中该成像设备包括
光电转换部，构造为将接收光转换为电荷，
保持部，构造为保持由该光电转换部所提供的电荷，以及
第一栅极和第二栅极，设置在该光电转换部和该保持部之间，
该成像方法包括：
导通该第一栅极和该第二栅极，以将电荷从该光电转换部转移至该保持部；以及
在截止该第一栅极之后截止该第二栅极。
16.一种制造成像设备的制造设备，其中该成像设备包括
光电转换部，构造为将接收光转换为电荷，
保持部，构造为保持由该光电转换部所提供的电荷，
第一栅极和第二栅极，设置在该光电转换部和该保持部之间，以及
处理部，用于在将电荷从该光电转换部转移至该保持部的情况下导通该第一栅极和该第二栅极，并且在截止该第一栅极之后截止该第二栅极。
17.根据权利要求16所述的该制造设备，其中
该光电转换部和该保持部形成在基板中，并且
该第一栅极和该第二栅极形成在该基板上。
18.一种制造成像设备的制造方法，其中该成像设备包括
光电转换部，构造为将接收光转换为电荷，
保持部，构造为保持由该光电转换部所提供的电荷，
第一栅极和第二栅极，设置在该光电转换部和该保持部之间，以及
处理部，用于在将电荷从该光电转换部转移至该保持部的情况下导通该第一栅极和该第二栅极，并且在截止该第一栅极之后截止该第二栅极。
19.根据权利要求18所述的制造方法，还包括：
在基板中形成该光电转换部和该保持部；以及
在该基板上形成该第一栅极和该第二栅极。
20.一种电子设备，包括：
成像设备，该成像设备包括：
光电转换部，构造为将接收光转换为电荷，
保持部，构造为保持由该光电转换部所提供的电荷，以及
第一栅极和第二栅极，设置在该光电转换部和该保持部之间，该第一栅极和该第二栅极在将电荷从该光电转换部转移至该保持部的情况下导通，并且该第二栅极在该第一栅极截止后截止；以及
信号处理部，用于对来自该光电转换部的像素信号进行信号处理。
CN201410460817.7A 2013-09-18 2014-09-11 成像设备、成像方法、制造设备、制造方法和电子设备 Active CN104469199B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-193375 2013-09-18
JP2013193375A JP6304738B2 (ja) 2013-09-18 2013-09-18 撮像装置、撮像方法、製造装置、製造方法、並びに電子機器

Publications (2)

Publication Number Publication Date
CN104469199A true CN104469199A (zh) 2015-03-25
CN104469199B CN104469199B (zh) 2021-06-18

Family

ID=52667634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410460817.7A Active CN104469199B (zh) 2013-09-18 2014-09-11 成像设备、成像方法、制造设备、制造方法和电子设备

Country Status (3)

Country Link
US (1) US9538104B2 (zh)
JP (1) JP6304738B2 (zh)
CN (1) CN104469199B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066810A (zh) * 2021-03-25 2021-07-02 中国科学院半导体研究所 像素器件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192273A (ja) * 2013-03-27 2014-10-06 Sony Corp 撮像素子、撮像装置、製造装置および方法、並びに、半導体素子
CN105681690B (zh) * 2016-03-10 2018-05-25 长春长光辰芯光电技术有限公司 双转移栅高动态范围图像传感器像素的全局快门控制方法
JP2018160485A (ja) * 2017-03-22 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
US10964741B1 (en) * 2019-09-18 2021-03-30 Omnivision Technologies, Inc. Backside illuminated sensor pixel structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064751A (ja) * 2000-08-22 2002-02-28 Victor Co Of Japan Ltd 固体撮像装置
CN1747177A (zh) * 2004-09-07 2006-03-15 三洋电机株式会社 固体摄像装置
CN101819981A (zh) * 2009-02-27 2010-09-01 索尼公司 固态摄像装置及其制造方法以及电子设备
JP2012189599A (ja) * 2012-03-21 2012-10-04 Hamamatsu Photonics Kk 距離センサ及び距離画像センサ
US20130215304A1 (en) * 2012-02-17 2013-08-22 Canon Kabushiki Kaisha Image pickup apparatus and method of driving the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697415A (ja) * 1992-09-16 1994-04-08 Matsushita Electron Corp 固体撮像装置
US7087883B2 (en) * 2004-02-04 2006-08-08 Omnivision Technologies, Inc. CMOS image sensor using shared transistors between pixels with dual pinned photodiode
JP4488969B2 (ja) * 2004-09-07 2010-06-23 三洋電機株式会社 固体撮像装置
KR100630704B1 (ko) * 2004-10-20 2006-10-02 삼성전자주식회사 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법
US7965326B2 (en) * 2006-09-27 2011-06-21 Fujifilm Corporation Semiconductor element, method of driving semiconductor element and solid imaging apparatus
JP5076528B2 (ja) * 2007-02-06 2012-11-21 株式会社ニコン 光電変換部の連結／分離構造、固体撮像素子及び撮像装置
JP5568880B2 (ja) * 2008-04-03 2014-08-13 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP4494492B2 (ja) * 2008-04-09 2010-06-30 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP5219724B2 (ja) * 2008-10-09 2013-06-26 キヤノン株式会社 固体撮像装置
JP5558999B2 (ja) * 2009-11-24 2014-07-23 浜松ホトニクス株式会社 距離センサ及び距離画像センサ
JP5651976B2 (ja) * 2010-03-26 2015-01-14 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP5403369B2 (ja) * 2010-03-31 2014-01-29 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
JP5671830B2 (ja) * 2010-03-31 2015-02-18 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP5641287B2 (ja) * 2010-03-31 2014-12-17 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
JP5516960B2 (ja) * 2010-04-02 2014-06-11 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
JP5673063B2 (ja) * 2010-12-15 2015-02-18 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
JP4768889B1 (ja) * 2011-04-05 2011-09-07 株式会社東芝 画像撮像デバイス及びその製造方法
JP2013021533A (ja) 2011-07-12 2013-01-31 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
KR20130085124A (ko) * 2012-01-19 2013-07-29 삼성전자주식회사 이미지 센서 및 이를 포함하는 휴대용 장치
JP2014022795A (ja) * 2012-07-13 2014-02-03 Sony Corp 撮像素子、撮像方法
JP2014063889A (ja) * 2012-09-21 2014-04-10 Sony Corp 固体撮像素子および方法、並びに、電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064751A (ja) * 2000-08-22 2002-02-28 Victor Co Of Japan Ltd 固体撮像装置
CN1747177A (zh) * 2004-09-07 2006-03-15 三洋电机株式会社 固体摄像装置
CN101819981A (zh) * 2009-02-27 2010-09-01 索尼公司 固态摄像装置及其制造方法以及电子设备
US20130215304A1 (en) * 2012-02-17 2013-08-22 Canon Kabushiki Kaisha Image pickup apparatus and method of driving the same
JP2012189599A (ja) * 2012-03-21 2012-10-04 Hamamatsu Photonics Kk 距離センサ及び距離画像センサ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066810A (zh) * 2021-03-25 2021-07-02 中国科学院半导体研究所 像素器件
CN113066810B (zh) * 2021-03-25 2022-09-06 中国科学院半导体研究所 像素器件

Also Published As

Publication number Publication date
US9538104B2 (en) 2017-01-03
JP6304738B2 (ja) 2018-04-04
CN104469199B (zh) 2021-06-18
JP2015061192A (ja) 2015-03-30
US20150077612A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
TWI505453B (zh) 固態成像裝置，用於驅動其之方法，用於製造其之方法，及電子裝置
JP5641287B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
KR101945051B1 (ko) 전자 기기 및 전자 기기의 구동 방법
TWI392351B (zh) 具暈染抑制功能之高動態範圍感測器
US9088726B2 (en) Solid-state image capturing device, method of driving solid-state image capturing device, and image capturing apparatus
US9287305B2 (en) Global shutter bulk charge modulated device
CN102214669A (zh) 固态成像器件及其制造方法和电子设备
JP2009135319A (ja) 固体撮像装置及びカメラ
KR101752494B1 (ko) 고체 촬상 소자 및 고체 촬상 소자의 제조 방법
JP2014060519A (ja) 固体撮像素子及びその制御方法、並びに電子機器
JP2009278241A (ja) 固体撮像装置の駆動方法および固体撮像装置
JP2006217410A (ja) 光センサおよび固体撮像装置
JP2006074009A (ja) 固体撮像装置及び同固体撮像装置を用いたカメラ
KR20150016232A (ko) 촬상 소자, 구동 방법 및 전자 장치
CN104469199A (zh) 成像设备、成像方法、制造设备、制造方法和电子设备
JP2015023250A (ja) 固体撮像素子及びその駆動方法、並びに電子機器
CN105359273A (zh) 固态成像元件、固态成像元件的制造方法以及成像装置
JP2014022795A (ja) 撮像素子、撮像方法
JP2006093517A (ja) 固体撮像装置
JP4807014B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
KR20150127577A (ko) 고체 촬상 소자, 제조 방법, 및 전자 기기
JP6083977B2 (ja) 固体撮像装置および撮像装置
JP2015130533A (ja) 固体撮像装置及びカメラ
JP4285388B2 (ja) 固体撮像装置
WO2015170533A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161010

Address after: Kanagawa

Applicant after: SONY semiconductor solutions

Address before: Tokyo, Japan, Japan

Applicant before: Sony Corp

GR01 Patent grant
GR01 Patent grant