CN104425011B - 一种闪存阵列的参考单元、闪存阵列 - Google Patents
一种闪存阵列的参考单元、闪存阵列 Download PDFInfo
- Publication number
- CN104425011B CN104425011B CN201310376630.4A CN201310376630A CN104425011B CN 104425011 B CN104425011 B CN 104425011B CN 201310376630 A CN201310376630 A CN 201310376630A CN 104425011 B CN104425011 B CN 104425011B
- Authority
- CN
- China
- Prior art keywords
- type field
- effect tube
- storage unit
- current
- flash array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种闪存阵列的参考单元、闪存阵列,其中,所述参考单元包括:N型场效应管或电阻基准,其中N型场效应管经分压电路与闪存阵列的存储单元连接或电阻基准与电流镜连接,所述分压电路被配置为使得作为参考电流的参考单元的N型场效应管的漏极电流或所述电流镜被配置为使得电阻基准的电流经电流镜复制后得到的参考电流位于存储单元存1时的电流与存0时的电流之间。通过将闪存阵列的参考单元中的浮栅型场效应管用N型场效应管或电阻基准代替,能够使得参考电流位于存储单元存1时的电流与存0时的电流之间,简化了参考单元的设计;此外,还能够减少参考单元的出厂检测时间。
Description
技术领域
本发明涉及存储技术领域,具体涉及闪存技术领域,尤其涉及一种闪存阵列的参考单元、闪存阵列。
背景技术
闪存(Flash Memory)是一种非易失性或非挥发性(简单地说就是在断电情况下仍能保持所存储的数据信息)的半导体存储芯片。它具有体积小、功耗低、不易受物理破坏的优点,是移动数码产品的理想存储介质。
闪存的存储功能是通过闪存阵列中的存储单元来实现的。在对存储单元进行编程(或写入)、读取或编程擦除验证操作时,均需要用到闪存阵列的参考单元。图1示出了现有技术的关于闪存阵列的参考单元的局部电路图。如图1所述,参考单元101和与参考单元101连接的存储单元102分别由第一浮栅型场效应管FG1和第二浮栅型场效应管FG2组成。图2示出了图1中关于闪存阵列的参考单元与存储单元的电流-电压的关系曲线图。如图2所示,参考单元101的第一浮栅型场效应管FG1的漏极电流与栅源电压的转移特性曲线(用“FG”标注的曲线)位于存储单元102存1时和存0时的第二浮栅型场效应管FG2的漏极电流与栅源电压的转移特性曲线(分别用“1”和“0”标注的曲线)之间,且三条曲线的斜率相同。根据图2,通过参考单元101中的第一浮栅型场效应管FG1的漏极电流与存储单元102中的第二浮栅型场效应管FG2的漏极电流进行比较,确定存储单元102中存储的值。
在制作参考单元101时,为使其电流-电压关系曲线位于图2所示的存储单元102存1时和存0时的电流-电压关系曲线之间,需要设计参考单元101的第一浮栅型场效应管FG1的阈值电压处于正确的区间。然而,为使第一浮栅型场效应管FG1具有合适的阈值电压,需要进行多次的编程、擦除和比较操作,这样会使参考单元出厂时花费较多的测试时间。
发明内容
有鉴于此,本发明实施例提供一种闪存阵列的参考单元、闪存阵列,来解决以上背景技术部分提到的技术问题。
一方面,本发明实施例提供了一种闪存阵列的参考单元,所述参考单元用于产生与所述闪存阵列的存储单元的电流进行比较的参考电流,所述参考单元包括:
N型场效应管,其中所述N型场效应管经分压电路与所述闪存阵列的存储单元连接,所述分压电路被配置为使得作为所述参考电流的所述参考单元的N型场效应管的漏极电流位于所述存储单元存1时的电流与存0时的电流之间;或
电阻基准,其中所述电阻基准的一端与电流镜连接,所述电流镜被配置为使得所述电阻基准的电流经所述电流镜复制后得到的所述参考电流位于所述存储单元存1时的电流与存0时的电流之间。进一步地,所述存储单元包括浮栅型场效应管,其中,所述浮栅型场效应管的栅源电压为字线电压;
所述存储单元的电流为所述浮栅型场效应管的漏极电流。
进一步地,所述N型场效应管经分压电路与所述闪存阵列的存储单元连接,具体为:所述N型场效应管的栅极经分压电路与所述闪存阵列的存储单元的浮栅型场效应管的控制栅极连接。
进一步地,所述电阻基准为多晶硅电阻器,且为线性的电阻器;所述电阻基准的电压为带隙基准电压。
进一步地,所述分压电路包括一个或多个线性的电阻器,其中,所述多个线性的电阻器的连接方式包括串联连接、并联连接或串联与并联组合连接。
另一方面,本发明实施例还提供了一种闪存阵列,所述闪存阵列包括如下结构之一:
第一结构:参考单元、存储单元和分压电路,其中,所述参考单元用于产生与所述存储单元的电流进行比较的参考电流,并且所述参考单元包括N型场效应管;
所述存储单元与所述参考单元的N型场效应管经所述分压电路连接,用于存储数据;
所述分压电路用于对输入所述参考单元的N型场效应管的栅源电压进行分压,使得作为所述参考电流的所述参考单元的N型场效应管的漏极电流位于所述存储单元存1时的电流与存0时的电流之间;或
第二结构:参考单元、存储单元和电流镜,其中,所述参考单元用于产生与所述存储单元的电流进行比较的参考电流,并且所述参考单元包括电阻基准;
所述存储单元用于存储数据;
所述电流镜与所述电阻基准的一端连接,用于对所述参考单元的电阻基准的电流进行复制,使得复制后得到的所述参考电流位于所述存储单元存1时的电流与存0时的电流之间。
进一步地,所述存储单元包括浮栅型场效应管,其中,所述浮栅型场效应管的栅源电压为字线电压;所述存储单元的电流为所述浮栅型场效应管的漏极电流。
进一步地,所述存储单元与所述参考单元的N型场效应管经分压电路连接,具体为:所述存储单元的浮栅型场效应管的控制栅极与所述参考单元的N型场效应管的栅极经分压电路连接。
进一步地,所述电阻基准为多晶硅电阻器,且为线性的电阻器;所述电阻基准的电压为带隙基准电压。
进一步地,所述分压电路包括一个或多个线性的电阻器,其中,所述多个线性的电阻器的连接方式包括串联连接、并联连接或串联与并联组合连接。
本发明实施例提出的闪存阵列的参考单元、闪存阵列,通过将现有技术的闪存阵列的参考单元中的浮栅型场效应管用N型场效应管或电阻基准代替,能够使得作为参考电流的参考单元的N型场效应管的漏极电流或电阻基准的电流经电流镜复制后得到的电流位于存储单元存1时的电流与存0时的电流之间,简化了参考单元的设计;此外,由于N型场效应管或电阻基准不需要调节阈值电压,因此,又可以节省现有技术为得到具有合适的阈值电压的浮栅型场效应管而进行多次编程和擦除所花费的时间,从而减少参考单元的出厂检测时间。
附图说明
图1是根据现有技术的关于闪存阵列的参考单元的局部电路图;
图2是图1关于闪存阵列的参考单元与存储单元的电流-电压关系曲线图;
图3是根据本发明第一实施例的关于闪存阵列的参考单元的局部电路图;
图4是图3的一个关于闪存阵列的参考单元与存储单元的电流-电压关系曲线图;
图5是图3的另一个关于闪存阵列的参考单元与存储单元的电流-电压关系曲线图;
图6是根据本发明第二实施例的关于闪存阵列的参考单元的局部电路图;
图7是图6关于闪存阵列的参考单元与存储单元的电流-电压关系曲线图;
图8是根据本发明第三实施例的闪存阵列的结构框图;
图9是根据本发明第四实施例的闪存阵列的结构框图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部内容。
在图3-5中示出了本发明的第一实施例。
图3是根据本发明第一实施例的关于闪存阵列的参考单元的局部电路图。如图3所示,用于产生与闪存阵列的存储单元302的电流进行比较的参考电流的参考单元301包括:N型场效应管NM1,其中所述N型场效应管NM1经一个或多个线性的电阻器与所述闪存阵列的存储单元302连接,所述一个或多个线性的电阻器被配置为使得作为所述参考电流的所述参考单元301的N型场效应管NM1的漏极电流位于所述存储单元302存1时的电流与存0时的电流之间。
所述一个或多个线性的电阻器在图3中以R31到R3n作为标记,其中n为正整数,且n不小于1,代表电阻器的个数。当为一个线性的电阻器时,n等于1,标记为R31;当为多个线性的电阻器时,n取大于1的整数,标记为从R31到R3n。如图3所示,当为多个线性的电阻器时,图中虚线除表示未标记出的电阻器外,还表示所有电阻器的连接方式。所述连接方式包括串联连接、并联连接或串联与并联的组合连接。
在本实施例中,所述存储单元302包括浮栅型场效应管FG3,其中,所述浮栅型场效应管FG3的栅源电压为字线电压VWL;所述存储单元302的电流为所述浮栅型场效应管FG3的漏极电流。
所述N型场效应管NM1经一个或多个线性的电阻器与所述闪存阵列的存储单元302连接,具体为:所述N型场效应管NM1的栅极经一个或多个线性的电阻器连接与所述闪存阵列的存储单元302的浮栅型场效应管FG3的控制栅极;此外,所述N型场效应管NM1的源极接地,所述N型场效应管NM1的漏极与所述闪存阵列的辅助电路连接,所述浮栅型场效应管FG3的源极接地,所述浮栅型场效应管FG3的漏极与所述闪存阵列的辅助电路连接。
下面结合图3到图5对本实施例的具体原理做进一步的介绍。
对于金属氧化物半导体场效应管(Metal Oxide Semiconductor Field EffectTransistor,简称MOSFET),漏极电流IDS与栅源电压VGS的转移特性关系为:
IDS=g(VGS-Vth) (1)
其中,g为场效应管的跨导,它反映了栅源电压VGS对漏极电流IDS的控制作用,在漏极电流IDS与栅源电压VGS的转移特性关系曲线中,跨导为相应曲线的斜率;Vth为场效应管的阈值电压,也称为开启电压,即场效应管开始形成沟道时的栅源电压。
图4是本实施例的一个关于闪存阵列的参考单元与存储单元的电流-电压关系曲线图。如图4所示,纵坐标表示漏极电流,横坐标表示存储单元302的浮栅型场效应管FG3的栅源电压,且该栅源电压等于字线电压VWL所输入的外接电压VDD。标注“1”的电流-电压关系曲线表示存储单元302存1时,存储单元302的电流-电压关系曲线,也就是对存储单元302进行擦除后,存储单元302的浮栅型场效应管FG3的漏极电流与栅源电压的转移特性曲线;标注“0”的电流-电压关系曲线表示存储单元302存0时,存储单元302的电流-电压关系曲线,也就是对存储单元302进行编程后,存储单元302的浮栅型场效应管FG3的漏极电流与栅源电压的转移特性曲线;标注为“NM”的电流-电压关系曲线表示作为参考电流的参考单元301的N型场效应管NM1的漏极电流与栅源电压的转移特性曲线。其中,标注为“NM”的电流-电压关系曲线是N型场效应管在一般情况下具有的一条转移特性曲线。
如图3所示,根据下面表达式:
VNM=VWL/KN (2)
可以求得加在N型场效应管NM1的栅源电压VNM,其中,KN为调节因子,KN的大小可以改变,通过调节图3中起分压作用的线性的电阻器的大小、数量或连接方式来实现。通过改变KN的大小,可以实现对N型场效应管NM1的栅源电压VNM的大小的调节。将表达式(2)代入到表达式(1),通过调节KN,可以使N型场效应管NM1的漏极电流与栅源电压的转移特性曲线位于存储单元302存1时和存0时的漏极电流与栅源电压的特性转移曲线之间,即图4所示。
此外,在图4中,N型场效应管NM1的漏极电流与栅源电压的转移特性曲线与存储单元302存0时的转移特性曲线相交,相交处的交点对应的电压为VDDMAX。因此,在此情况下,只有保证字线电压VWL所输入的外接电压VDD小于VDDMAX,才能使参考单元301的N型场效应管NM1的漏极电流与存储单元302的电流进行比较的电路能够正常地工作。由此可见,字线电压VWL所允许输入的外接电压VDD的可选区域有些受限。
根据图4,可以对参考单元301产生的N型场效应管NM1的漏极电流和存储单元302的电流进行比较,并根据比较结果,得出存储单元302是存1或0。当参考单元301中的N型场效应管NM1的漏极电流大于存储单元302的浮栅型场效应管FG3的漏极电流时,此时存储单元302存0;当参考单元301的N型场效应管NM1的漏极电流小于存储单元302的浮栅型场效应管FG3的漏极电流时,此时存储单元302存1。
图5示出了本实例的另一个关于闪存阵列的参考单元与存储单元的电流-电压关系曲线图。如图5所示,参考单元301的N型场效应管NM1的漏极电流与栅源电压的转移特性曲线位于存储单元302存1时的漏极电流与栅源电压的转移特性曲线和存储单元302存0时的漏极电流与栅源电压的转移特性曲线之间,且三条曲线的斜率相同。这种情况是通过选取参考单元301的N型场效应管NM1的跨导为图1中现有技术参考单元101的浮栅型场效应管FG1的跨导与KN的乘积。在此情况下,字线电压VWL所允许输入的外接电压VDD的可选区域较大。根据图2和图5,具有上述跨导的N型场效应管NM1能够达到现有技术浮栅型场效应管FG1的漏极电流和栅源电压的转移特性。
本发明第一实施例提出的闪存阵列的参考单元,通过将现有技术的闪存阵列的参考单元中的浮栅型场效应管用N型场效应管代替,能够使得作为参考电流的参考单元的N型场效应管的漏极电流位于存储单元存1时的电流与存0时的电流之间,简化了参考单元的设计;此外,由于N型场效应管不需要调节阈值电压,因此,又可以节省现有技术为得到具有合适的阈值电压的浮栅型场效应管而进行多次编程和擦除所花费的时间,从而减少参考单元的出厂检测时间。
在图6-7中示出了本发明的第二实施例。
图6是根据本发明第二实施例的关于闪存阵列的参考单元的局部电路图。如图6所示,用于产生与所述闪存阵列的存储单元603的电流进行比较的参考电流的参考单元601包括:电阻基准R1,其中所述电阻基准R1的一端与电流镜602连接,所述电流镜602被配置为使得所述电阻基准R1的电流经所述电流镜602复制后得到的所述参考电流位于所述存储单元603存1时的电流与存0时的电流之间。
在图6中,所述参考单元601与所述存储单元603之间的虚线表示所述参考单元601与所述存储单元603是断开的,但所述参考单元601与所述存储单元603通过在图6中没有示出的所述闪存阵列的辅助电路连接。
在本实施例中,所述存储单元603包括浮栅型场效应管FG4,其中,所述浮栅型场效应管FG4的栅源电压为字线电压VWL;所述存储单元603的电流为所述浮栅型场效应管FG4的漏极电流。此外,所述浮栅型场效应管FG4的源极接地,所述浮栅型场效应管FG4的栅极和漏极分别与所述闪存阵列的辅助电路连接。
所述电阻基准R1为多晶硅电阻器,且为线性的电阻器。所述电阻基准R1的另一端接地;所述电阻基准的电压为带隙基准电压VREF。所述带隙基准电压VREF由带隙基准电压源提供,该电压源能够保证电阻基准R1的电压精准、稳定。
下面结合图6以及图7对本实施例的具体原理做进一步的介绍。
图7是本实施例关于闪存阵列的参考单元与存储单元的电流-电压关系曲线图。如图7所示,纵坐标表示电流(对于电阻基准,该电流对应参考电流;对于场效应管,该电流对应漏极电流),横坐标表示存储单元603的浮栅型场效应管FG4的栅源电压,且该栅源电压等于字线电压VWL所输入的外接电压VDD。标注“1”的电流-电压关系曲线表示存储单元603存1时,存储单元603的电流-电压关系曲线,也就是对存储单元603擦除后,存储单元603的浮栅型场效应管FG4的漏极电流与栅源电压的转移特性曲线;标注“0”的电流-电压关系曲线表示存储单元603存0时,存储单元603的电流-电压关系曲线,也就是对存储单元603进行编程后,存储单元603的浮栅型场效应管FG4的漏极电流与栅源电压的转移特性曲线;标注为“RES”的电流-电压关系曲线表示参考单元601的电阻基准R1的电流经电流镜602复制后得到的参考电流与浮栅型场效应管FG4的栅源电压的关系曲线。
如图6所示,根据下面表达式:
IREF=KD·VREF/R1 (3)
可以求得参考电流IREF,其中,KD为电流镜602的复制比例系数,VREF/R1为流经电阻基准R1的电流。由表达式(3)可知,参考电流IREF与浮栅型场效应管FG4的栅源电压即字线电压VWL无关,即参考电流IREF不随浮栅型场效应管FG4的栅源电压的变化而变化。通常情况下,带隙基准电压VREF选定之后,是不变的。因此,由表达式(3)可知,参考电流IREF的大小的变化情况仅与电流镜602的复制比例系数KD有关,即可以通过调节电流镜602的复制比例系数KD来实现调节参考电流IREF的大小,而复制比例系数KD的变化可通过调节组成电流镜602的器件的数目、参数等来实现。通过改变图6中电流镜602的复制比例系数KD,可以使参考电流IREF与存储单元603的栅源电压的关系曲线即标注为“RES”的曲线位于存储单元603存1时和存0时的漏极电流与栅源电压的特性转移曲线之间,即图7所示。
此外,在图7中,标注为“RES”的电流-电压关系曲线为一条平行电压轴的直线,且与存储单元603存1时和存0时的转移特性曲线相交,相交处的交点对应的电压分别为VDDMIN和VDDMAX。因此,只有保证字线电压VWL所接入的外接电压VDD位于VDDMIN和VDDMAX之间,才能使参考单元601的电阻基准R1的电流经电流镜602复制后得到的参考电流与存储单元603的电流进行比较的电路能够正常地工作。由此可见,外接电压VDD的可选范围要相应地小一些。
根据图7,可以对参考单元601的电阻基准R1的电流经电流镜602复制后得到的参考电流和存储单元603的电流进行比较,并根据比较结果,得出存储单元603是存1或0。当参考单元601中的电阻基准R1的电流经电流镜602复制后得到的参考电流大于存储单元603的浮栅型场效应管FG4的漏极电流时,此时存储单元603存0;当参考单元601的电阻基准R1的电流经电流镜602复制后得到的参考电流小于存储单元603的浮栅型场效应管FG4的漏极电流时,此时存储单元603存1。
本发明第二实施例提出的闪存阵列的参考单元,通过将现有技术的闪存阵列的参考单元中的浮栅型场效应管用电阻基准代替,能够使得参考单元的电阻基准的电流经电流镜复制后得到的参考电流位于存储单元存1时的电流与存0时的电流之间,简化了参考单元的设计;此外,由于电阻基准不需要调节阈值电压,因此,又可以节省现有技术为得到具有合适的阈值电压的浮栅型场效应管而进行多次编程和擦除所花费的时间,从而减少参考单元的出厂检测时间。
在图8中示出了本发明的第三实施例。
图8是根据本发明第三实施例的闪存阵列的结构框图。如图8所示,所述闪存阵列包括:参考单元801、存储单元803和分压电路802,其中,所述参考单元801用于产生与所述存储单元803的电流进行比较的参考电流,并且所述参考单元801包括N型场效应管8011;所述存储单元803与所述参考单元801的N型场效应管8011经所述分压电路802连接,用于存储数据;所述分压电路802用于对输入所述参考单元801的N型场效应管8011的栅源电压进行分压,使得作为参考电流的所述参考单元801的N型场效应管8011的漏极电流位于所述存储单元803存1时的电流与存0时的电流之间。
在本实施例中,所述存储单元803包括浮栅型场效应管,其中,所述浮栅型场效应管的栅源电压为字线电压VWL;所述存储单元803的电流为所述浮栅型场效应管的漏极电流。
所述存储单元803与所述参考单元801的N型场效应管8011经分压电路802连接,具体为:所述存储单元803的浮栅型场效应管的控制栅极与所述参考单元801的N型场效应管8011的栅极经分压电路802连接;此外,所述N型场效应管8011的源极接地,所述N型场效应管8011的漏极与所述闪存阵列的辅助电路连接,所述浮栅型场效应管的源极接地,所述浮栅型场效应管的漏极与所述闪存阵列的辅助电路连接。
所述分压电路802包括一个或多个线性的电阻器,其中,所述多个线性的电阻器的连接方式包括串联连接、并联连接或串联与并联的组合连接。
在本实施例中,闪存阵列的参考单元801包括N型场效应管8011。因本实施例的具体原理,与第一实施例相同,所以在此不再赘述。
本发明第三实施例提出的闪存阵列,通过将现有技术的闪存阵列的参考单元中的浮栅型场效应管用N型场效应管代替,能够使得作为参考电流的参考单元的N型场效应管的漏极电流位于存储单元存1时的电流与存0时的电流之间,简化了参考单元的设计;此外,由于N型场效应管不需要调节阈值电压,因此,又可以节省现有技术为得到具有合适的阈值电压的浮栅型场效应管而进行多次编程和擦除所花费的时间,从而减少参考单元的出厂检测时间。
在图9中示出了本发明的第四实施例。
图9是根据本发明第四实施例的闪存阵列的结构框图。如图9所示,所述闪存阵列包括:参考单元901、存储单元903和电流镜902,其中,所述参考单元901用于产生与所述存储单元903的电流进行比较的参考电流,并且所述参考单元901包括电阻基准9011;所述存储单元903用于存储数据;所述电流镜902与所述电阻基准9011的一端连接,用于对所述参考单元901的电阻基准9011的电流进行复制,使得复制后得到的参考电流位于所述存储单元903存1时的电流与存0时的电流之间。
在图9中,所述参考单元901与所述存储单元903之间的虚线表示所述参考单元901与所述存储单元903是断开的,但所述参考单元901与所述存储单元903通过在图9中没有示出的所述闪存阵列的辅助电路连接。
在本实施例中,所述存储单元903包括浮栅型场效应管,其中,所述浮栅型场效应管的栅源电压为字线电压VWL;所述存储单元903的电流为所述浮栅型场效应管的漏极电流。此外,所述浮栅型场效应管的源极接地,所述浮栅型场效应管的栅极和漏极分别与所述闪存阵列的辅助电路连接。
所述电阻基准9011为多晶硅电阻器,且为线性的电阻器。所述电阻基准9011的另一端接地;所述电阻基准9011的电压为带隙基准电压。所述带隙基准电压由带隙基准电压源提供,该电压源能够保证电阻基准9011的电压精准、稳定。
在本实施例中,闪存阵列的参考单元901包括电阻基准9011。因本实施例的具体原理,与第二实施例相同,所以在此不再赘述。
本发明第四实施例提出的闪存阵列,通过将现有技术的闪存阵列的参考单元中的浮栅型场效应管用电阻基准代替,能够使得参考单元的电阻基准的电流经电流镜复制后得到的参考电流位于存储单元存1时的电流与存0时的电流之间,简化了参考单元的设计;此外,由于电阻基准不需要调节阈值电压,因此,又可以节省现有技术为得到具有合适的阈值电压的浮栅型场效应管而进行多次编程和擦除所花费的时间,从而减少参考单元的出厂检测时间。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种闪存阵列的参考单元,所述参考单元用于产生与所述闪存阵列的存储单元的电流进行比较的参考电流,其特征在于,所述参考单元包括:
N型场效应管,其中所述N型场效应管经分压电路与所述闪存阵列的存储单元连接,所述分压电路被配置为使得作为所述参考电流的所述参考单元的N型场效应管的漏极电流位于所述存储单元存1时的电流与存0时的电流之间,其中,所述分压电路是指一个或多个线性的电阻器,多个线性电阻器的连接方式包括串联连接、并联连接或串联与并联的组合连接;
或
电阻基准,其中所述电阻基准的一端与电流镜连接,所述电流镜被配置为使得所述电阻基准的电流经所述电流镜的复制比例系数调节后得到的所述参考电流位于所述存储单元存1时的电流与存0时的电流之间。
2.根据权利要求1所述的闪存阵列的参考单元,其特征在于,所述存储单元包括浮栅型场效应管,其中,所述浮栅型场效应管的栅源电压为字线电压;
所述存储单元的电流为所述浮栅型场效应管的漏极电流。
3.根据权利要求2所述的闪存阵列的参考单元,其特征在于,所述N型场效应管经分压电路与所述闪存阵列的存储单元连接,具体为:
所述N型场效应管的栅极经分压电路与所述闪存阵列的存储单元的浮栅型场效应管的控制栅极连接。
4.根据权利要求1所述的闪存阵列的参考单元,其特征在于,所述电阻基准为多晶硅电阻器,且为线性的电阻器;
所述电阻基准的电压为带隙基准电压。
5.根据权利要求1所述的闪存阵列的参考单元,其特征在于,所述分压电路包括一个或多个线性的电阻器,其中,所述多个线性的电阻器的连接方式包括串联连接、并联连接或串联与并联组合连接。
6.一种闪存阵列,其特征在于,所述闪存阵列包括如下结构之一:
第一结构:参考单元、存储单元和分压电路,其中,所述参考单元用于产生与所述存储单元的电流进行比较的参考电流,并且所述参考单元包括N型场效应管;
所述存储单元与所述参考单元的N型场效应管经所述分压电路连接,用于存储数据;
所述分压电路用于对输入所述参考单元的N型场效应管的栅源电压进行分压,使得作为所述参考电流的所述参考单元的N型场效应管的漏极电流位于所述存储单元存1时的电流与存0时的电流之间,其中,所述分压电路是指一个或多个线性的电阻器,多个线性电阻器的连接方式包括串联连接、并联连接或串联与并联的组合连接;或
第二结构:参考单元、存储单元和电流镜,其中,所述参考单元用于产生与所述存储单元的电流进行比较的参考电流,并且所述参考单元包括电阻基准;
所述存储单元用于存储数据;
所述电流镜与所述电阻基准的一端连接,用于对所述参考单元的电阻基准的电流进行调节,使得经过电路的复制比例系数调节后得到的所述参考电流位于所述存储单元存1时的电流与存0时的电流之间。
7.根据权利要求6所述的闪存阵列,其特征在于,所述存储单元包括浮栅型场效应管,其中,所述浮栅型场效应管的栅源电压为字线电压;
所述存储单元的电流为所述浮栅型场效应管的漏极电流。
8.根据权利要求7所述的闪存阵列,其特征在于,所述存储单元与所述参考单元的N型场效应管经分压电路连接,具体为:
所述存储单元的浮栅型场效应管的控制栅极与所述参考单元的N型场效应管的栅极经分压电路连接。
9.根据权利要求6所述的闪存阵列,其特征在于,所述电阻基准为多晶硅电阻器,且为线性的电阻器;
所述电阻基准的电压为带隙基准电压。
10.根据权利要求6所述的闪存阵列,其特征在于,所述分压电路包括一个或多个线性的电阻器,其中,所述多个线性的电阻器的连接方式包括串联连接、并联连接或串联与并联组合连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310376630.4A CN104425011B (zh) | 2013-08-26 | 2013-08-26 | 一种闪存阵列的参考单元、闪存阵列 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310376630.4A CN104425011B (zh) | 2013-08-26 | 2013-08-26 | 一种闪存阵列的参考单元、闪存阵列 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104425011A CN104425011A (zh) | 2015-03-18 |
CN104425011B true CN104425011B (zh) | 2018-05-01 |
Family
ID=52973778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310376630.4A Active CN104425011B (zh) | 2013-08-26 | 2013-08-26 | 一种闪存阵列的参考单元、闪存阵列 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104425011B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1450562A (zh) * | 2002-04-08 | 2003-10-22 | 旺宏电子股份有限公司 | 快闪存储器参考单元电流位阶的调整电路及方法 |
CN1479318A (zh) * | 2002-08-28 | 2004-03-03 | 旺宏电子股份有限公司 | 多重位闪存的参考电流产生电路 |
CN103077745A (zh) * | 2012-12-24 | 2013-05-01 | 上海宏力半导体制造有限公司 | 存储单元的读取电路和存储器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100618840B1 (ko) * | 2004-06-29 | 2006-09-01 | 삼성전자주식회사 | 저 전원전압 플래쉬 메모리장치의 감지회로 |
-
2013
- 2013-08-26 CN CN201310376630.4A patent/CN104425011B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1450562A (zh) * | 2002-04-08 | 2003-10-22 | 旺宏电子股份有限公司 | 快闪存储器参考单元电流位阶的调整电路及方法 |
CN1479318A (zh) * | 2002-08-28 | 2004-03-03 | 旺宏电子股份有限公司 | 多重位闪存的参考电流产生电路 |
CN103077745A (zh) * | 2012-12-24 | 2013-05-01 | 上海宏力半导体制造有限公司 | 存储单元的读取电路和存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN104425011A (zh) | 2015-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100927782B1 (ko) | 불휘발성 메모리 장치의 독출/검증 기준전압 공급부 | |
JP3648304B2 (ja) | 不揮発性半導体記憶装置 | |
CN105518798B (zh) | 半导体存储装置及存储器系统 | |
KR100387001B1 (ko) | 불휘발성 반도체 기억 장치 | |
US7269092B1 (en) | Circuitry and device for generating and adjusting selected word line voltage | |
JP2009532821A (ja) | 低リーク電流でプログラミングおよびベリファイを行うフラッシュメモリ | |
CN102396156A (zh) | 用于片内终结的终结电路 | |
CN106911315A (zh) | 差分放大器电路、电压调节器和包括其的半导体存储器件 | |
CN112596596B (zh) | 集成电路、存储器装置及管理一位线电压产生电路的方法 | |
CN104425011B (zh) | 一种闪存阵列的参考单元、闪存阵列 | |
US7518930B2 (en) | Method for generating and adjusting selected word line voltage | |
CN106205718B (zh) | 编程电压补偿电路及闪存 | |
CN103839586B (zh) | 非易失性存储器擦除电压的调整方法 | |
CN109785875A (zh) | 一种带温度补偿的快闪存储器读取电路 | |
CN102184745B (zh) | 闪存及其编程方法 | |
CN104091615B (zh) | 电荷泵系统及存储器 | |
CN205407762U (zh) | 一种基于忆阻器的非易失性sr触发器电路 | |
CN207587390U (zh) | 基准电流产生电路 | |
WO2008039624A2 (en) | Sense amplifier circuit for low voltage applications | |
KR20190139488A (ko) | 읽기/프로그램/소거 전압을 생성하기 위한 보상 회로 | |
CN105304129B (zh) | 电阻可变型存储器及其写入方法 | |
JP5774154B1 (ja) | 抵抗変化型メモリ | |
CN102682828B (zh) | 读出放大器电路以及非易失性存储装置 | |
KR100943139B1 (ko) | 불휘발성 메모리 장치의 비트라인 센싱전압 공급부 | |
CN207558427U (zh) | 非易失性存储器的编程电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |