CN104393876A - 奇偶校验矩阵及编码方法和编码器与译码方法和译码器 - Google Patents

Abstract

本发明提供一种RS-LDPC码的奇偶校验矩阵的获取方法及使用其的编码方法和编码器与译码方法和译码器。所述获取方法包括：获取全长RS-LDPC码的奇偶校验矩阵的准循环表示；非全长的RS-LDPC码的奇偶校验矩阵为所述全长RS-LDPC码的奇偶校验矩阵的子矩阵，根据所述子矩阵对应所述全长RS-LDPC码的奇偶校验矩阵的行和列，截取所述全长RS-LDPC码的奇偶校验矩阵的准循环表示的相应的行和列，作为与非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示。本发明简化了RS-LDPC码的编码器和译码器的结构，显著降低了编码和译码过程的硬件消耗。

Description

奇偶校验矩阵及编码方法和编码器与译码方法和译码器

技术领域

本发明涉及数字通信技术领域，尤其涉及一种RS-LDPC码的奇偶校验矩阵的获取方法及使用其的编码方法和编码器与译码方法和译码器。

背景技术

近年来，低密度奇偶校验码(Low-Density Parity-check codes，LDPC)由于其卓越的纠错能力而被人们广泛的研究。准循环低密度奇偶校验码是代数低密度奇偶校验码中重要的一类。一个准循环低密度奇偶校验码可以用一个循环奇偶校验矩阵来描述。码的部分循环结构可以简化它们的编码和译码的实现。因此，大部分应用在通信和存储系统中的低密度奇偶校验码都是准循环的。

除准循环码外，还有一些其他的代数方法来构造低密度奇偶校验码，例如，基于两信息符号的里德-索罗蒙(Reed-Solomon，RS)码的一类常规的低密度奇偶校验码——RS-LDPC码。由于其奇偶校验矩阵中存在冗余行，RS-LDPC码在迭代译码过程中性能优异且收敛迅速，因此，它们非常适合应用于通信和存储系统中。在2006年，IEEE_802.3an万兆以太网标准选择_(2048,1723)_RS-LDPC码作为其向前纠错技术标准。

然而，RS-LDPC码的奇偶校验矩阵包含排列矩阵而不是循环矩阵，这使得其编码和译码的实现比较困难。事实上，_(2048,1723)_RS-LDPC码是通信系统中唯一的一个非准循环表示的标准码，_(2048,1723)_RS-LDPC码的硬件实现是万兆以太网芯片开发中的一个难题。

发明内容

本发明提供一种RS-LDPC码的奇偶校验矩阵的获取方法及使用其的编码方法和编码器与译码方法和译码器，以解决现有技术中RS-LDPC码的编码和译码实现困难的技术问题。

为解决上述技术问题，本发明提供一种RS-LDPC码的奇偶校验矩阵的获取方法，包括：

获取全长RS-LDPC码的奇偶校验矩阵的准循环表示；

非全长的RS-LDPC码的奇偶校验矩阵为所述全长RS-LDPC码的奇偶校验矩阵的子矩阵，根据所述子矩阵对应所述全长RS-LDPC码的奇偶校验矩阵的行和列，截取所述全长RS-LDPC码的奇偶校验矩阵的准循环表示的相应的行和列，作为与非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示。

进一步地，所述获取全长RS-LDPC码的奇偶校验矩阵的准循环表示包括：

将二进制的准循环码C作为一个em×en的奇偶校验矩阵H，由m×n个e×e的二进制循环矩阵构成，令e＝q-1，其中q:＝2^r，r为任意正整数，将准循环码C的奇偶校验矩阵表示为：

在F_q上扩展的[q,2,q-1]RS码C_RS由一个生成矩阵 $G_{\mathrm{RS}}=\left[\begin{array}{ccccc}1& 1& {\mathrm{\α}}^{q-2}& \·\·\·& \mathrm{\α}\\ 0& 1& 1& \·\·\·& 1\end{array}\right]$ 给出，此RS-LDPC码的奇偶校验矩阵如下：

对于一对整数(γ,ρ)，令H(γ,ρ)是H的一个γ×ρ的子矩阵，则如果ρ＝q，那么码C(γ,ρ)为全长的；

当ρ＝q时，所述全长RS-LDPC码C(γ,q)的奇偶校验矩阵H(γ,q)包含了H矩阵的前γ个子矩阵H₀,...,H_γ-1，令H₀＝[A_0,0|A_0,r]，其中A_0,r＝[A_0,1,...,A_0,q-1]，则将H₀(这里准确应该是A_0,r)做以下排列：

π_c＝[π_c(j)]

其中π_c(j)定义为在所述排列下得到新的矩阵：

${\tilde{H}}_0=\left[\begin{array}{cccccc}1& 0& 1& 0& \·\·\·& 0\\ 0^T& {\tilde{A}}_{\mathrm{0,0}}& {\tilde{A}}_{\mathrm{0,1}}& {\tilde{A}}_{\mathrm{0,2}}& \·\·\·& {\tilde{A}}_{0,q}\end{array}\right]$

其中0和1分别是长度为q-1的全零行向量和全一行向量，是(q-1)×(q-1)的全零矩阵，其它每个是一个(q-1)×(q-1)的循环排列矩阵，

考虑H_l＝[A_l,0|A_l,r](1≤l<γ)，其中A_l,r＝[A_l,1,...,A_l,q-1]，则对A_l，r运用公式π_c＝[π_c(j)]得到新的矩阵写为：

${\tilde{H}}_l=\left[\begin{array}{ccccccccc}1& 0& 0& \&CenterDot;\&CenterDot;\&CenterDot;& 0& 1& 0& \&CenterDot;\&CenterDot;\&CenterDot;& 0\\ 0^T& {\tilde{A}}_{l,0}& {\tilde{A}}_{l,1}& \&CenterDot;\&CenterDot;\&CenterDot;& {\tilde{A}}_{l,l}& {\tilde{A}}_{l,l+1}& {\tilde{A}}_{l,l+2}& \&CenterDot;\&CenterDot;\&CenterDot;& {\tilde{A}}_{l,q}\end{array}\right]$

其中是(q-1)×(q-1)的全零矩阵，其它每个是一个(q-1)×(q-1)的循环排列矩阵，

定义行排列π_r为：

${\mathrm{\&pi;}}_r\left(i\right)=\left\{\begin{array}{c}k,i=\mathrm{kq}\\ i+\mathrm{\&gamma;}-1-k,i\&Element;[\mathrm{kq}+1,(k+1)q-1]\end{array}\right.$

其中k∈{0,1,...,γ-1}，将行排列π_r运用到 $\left[\begin{array}{c}{\tilde{H}}_0\\ {\tilde{H}}_1\\ \&CenterDot;\\ \&CenterDot;\\ \&CenterDot;\\ {\tilde{H}}_{\mathrm{\&gamma;}-1}\end{array}\right]$ 的行中，得到一个新的矩阵

此即为全长RS-LDPC码C(γ,q)的奇偶校验矩阵的准循环表示，其中0≤i≤γ-1,0≤j≤q时，是全零矩阵，其它每个都是一个(q-1)×(q-1)的循环排列矩阵，由构成其准循环子矩阵

进一步地，所述根据所述子矩阵对应所述全长RS-LDPC码的奇偶校验矩阵的行和列，截取所述全长RS-LDPC码的奇偶校验矩阵的准循环表示的相应的行和列，作为与非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示包括：

所述非全长的RS-LDPC码对应的奇偶校验矩阵H(γ,ρ)的行码组为全长的RS-LDPC码对应的奇偶校验矩阵H的第r₁,r₂,...,r_γ行行码组，列码组为H矩阵的第c₁,c₂,...,c_ρ列列码组，在所述全长RS-LDPC码的奇偶校验矩阵的准循环表示中将上述γ行和ρ列所对应的部分找出，得到所述非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示。

进一步地，所述非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示适用于IEEE_802.3an万兆以太网标准中规定的_(2048,1723)_RS-LDPC码。

本发明还提供一种RS-LDPC码的编码方法，根据如上任一项所获取的RS-LDPC码的准循环表示的奇偶校验矩阵，对所述RS-LDPC码进行编码。

进一步地，所述RS-LDPC码包括：全长RS-LDPC码和/或非全长RS-LDPC码；

和/或，所述非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示适用于IEEE_802.3an万兆以太网标准中规定的_(2048,1723)_RS-LDPC码。

本发明还提供一种RS-LDPC码的编码器，所述编码器用于根据如上任一项所获取的RS-LDPC码的准循环表示的奇偶校验矩阵，对所述RS-LDPC码进行编码。

进一步地，所述RS-LDPC码包括：全长RS-LDPC码和/或非全长RS-LDPC码；

和/或，所述非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示适用于IEEE_802.3an万兆以太网标准中规定的_(2048,1723)_RS-LDPC码。

本发明还提供一种RS-LDPC码的译码方法，根据如上任一项所获取的RS-LDPC码的准循环表示的奇偶校验矩阵，对所述RS-LDPC码进行译码。

进一步地，所述RS-LDPC码包括：全长RS-LDPC码和/或非全长RS-LDPC码；

和/或，所述非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示适用于IEEE_802.3an万兆以太网标准中规定的_(2048,1723)_RS-LDPC码。

本发明还提供一种RS-LDPC码的译码器，其所述译码器用于根据如上任一项所获取的RS-LDPC码的准循环表示的奇偶校验矩阵，对所述RS-LDPC码进行译码。

进一步地，所述RS-LDPC码包括：全长RS-LDPC码和/或非全长RS-LDPC码；

和/或，所述非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示适用于IEEE_802.3an万兆以太网标准中规定的_(2048,1723)_RS-LDPC码。

可见，本发明给出了RS-LDPC码的奇偶校验矩阵的有效的准循环表示。此外，也提供了这种准循环表示在RS-LDPC码编码器和译码器的硬件实现中的应用，并可以将上述准循环表示应用于万兆以太网的_(2048,1723)_RS-LDPC码中。本发明基于上述准循环表示简化了RS-LDPC码的编码器和译码器的实现，显著降低了编码和译码过程的硬件消耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例RS-LDPC码的奇偶校验矩阵的获取方法的基本流程示意图；

图2是本发明实施例1中_(2048,1723)_RS-LDPC码的奇偶校验矩阵；

图3是本发明实施例1中全长的_(64,2,63)_RS-LDPC码；

图4是本发明实施例1中全长的RS-LDPC码的左上角部分截取示意图；

图5是本发明实施例1中非全长的RS-LDPC码的奇偶校验矩阵的获取方法流程示意图；

图6是本发明实施例1中矩阵H′示意图；

图7是本发明实施例1中矩阵H″示意图；

图8是本发明实施例1中矩阵H″′示意图；

图9是本发明实施例1中非全长的RS-LDPC码的奇偶校验矩阵的准循环表示。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例首先提供了一种RS-LDPC码的奇偶校验矩阵的获取方法，参见图1，包括：

步骤101：获取全长RS-LDPC码的奇偶校验矩阵的准循环表示；

步骤102：非全长的RS-LDPC码的奇偶校验矩阵为所述全长RS-LDPC码的奇偶校验矩阵的子矩阵，根据所述子矩阵对应所述全长RS-LDPC码的奇偶校验矩阵的行和列，截取所述全长RS-LDPC码的奇偶校验矩阵的准循环表示的相应的行和列，作为与非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示。

其中，可选地，可以将二进制的准循环码C作为一个em×en的奇偶校验矩阵H，由m×n个e×e的二进制循环矩阵构成，本实施例中，可以令e＝q-1，其中q:＝2^r，r为任意正整数，因此将准循环码C的奇偶校验矩阵表示为：

一个在F_q上扩展的[q,2,q-1]RS码C_RS可由一个生成矩阵 $G_{\mathrm{RS}}=\left[\begin{array}{ccccc}1& 1& {\mathrm{\&alpha;}}^{q-2}& \&CenterDot;\&CenterDot;\&CenterDot;& \mathrm{\&alpha;}\\ 0& 1& 1& \&CenterDot;\&CenterDot;\&CenterDot;& 1\end{array}\right]$ 给出，此RS-LDPC码的奇偶校验矩阵如下：

对于一对整数(γ,ρ)，令H(γ,ρ)是H的一个γ×ρ的子矩阵，显然，H(γ,ρ)是一个满足行列(RC)约束条件性质的γq×ρq矩阵，如果ρ＝q，那么码C(γ,ρ)为全长的，否则它将被称为非全长的。

当ρ＝q时，全长RS-LDPC码C(γ,q)的准循环表示如下：

奇偶校验矩阵H(γ,q)包含了H矩阵的前γ个子矩阵H₀,...,H_γ-1，令H₀＝[A_0,0|A_0,r]，其中A_0,r＝[A_0,1,...,A_0,q-1]，则将H₀(同前面)做以下排列：

π_c＝[π_c(j)]

其中π_c(j)定义为在所述排列下得到新的矩阵：

${\tilde{H}}_0=\left[\begin{array}{cccccc}1& 0& 1& 0& \&CenterDot;\&CenterDot;\&CenterDot;& 0\\ 0^T& {\tilde{A}}_{\mathrm{0,0}}& {\tilde{A}}_{\mathrm{0,1}}& {\tilde{A}}_{\mathrm{0,2}}& \&CenterDot;\&CenterDot;\&CenterDot;& {\tilde{A}}_{0,q}\end{array}\right]$

其中0和1分别是长度为q-1的全零行向量和全一行向量，是(q-1)×(q-1)的全零矩阵，其它每个是一个(q-1)×(q-1)的循环排列矩阵。

考虑H_l＝[A_l,0|A_l,r](1≤l<γ)，其中A_l,r＝[A_l,1,...,A_l,q-1]，则对A_l,r运用公式π_c＝[π_c(j)]得到新的矩阵写为：

${\tilde{H}}_l=\left[\begin{array}{ccccccccc}1& 0& 0& \&CenterDot;\&CenterDot;\&CenterDot;& 0& 1& 0& \&CenterDot;\&CenterDot;\&CenterDot;& 0\\ 0^T& {\tilde{A}}_{l,0}& {\tilde{A}}_{l,1}& \&CenterDot;\&CenterDot;\&CenterDot;& {\tilde{A}}_{l,l}& {\tilde{A}}_{l,l+1}& {\tilde{A}}_{l,l+2}& \&CenterDot;\&CenterDot;\&CenterDot;& {\tilde{A}}_{l,q}\end{array}\right]$

其中是(q-1)×(q-1)的全零矩阵，其它每个是一个(q-1)×(q-1)的循环排列矩阵。

随后，定义行排列π_r为：

${\mathrm{\&pi;}}_r\left(i\right)=\left\{\begin{array}{c}k,i=\mathrm{kq}\\ i+\mathrm{\&gamma;}-1-k,i\&Element;[\mathrm{kq}+1,(k+1)q-1]\end{array}\right.$

其中k∈{0,1,...,γ-1}，将行排列π_r运用到 $\left[\begin{array}{c}{\tilde{H}}_0\\ {\tilde{H}}_1\\ \&CenterDot;\\ \&CenterDot;\\ \&CenterDot;\\ {\tilde{H}}_{\mathrm{\&gamma;}-1}\end{array}\right]$ 的行中，得到一个新的矩阵

容易看出，每个的第一行放到了顶部，如子矩阵101所示，因此，即得到了全长RS-LDPC码C(γ,q)的奇偶校验矩阵的准循环表示。进一步地，子矩阵102可表示为是准循环表示的。其中0≤i≤γ-1,0≤j≤q时，是全零矩阵，其它每个都是一个(q-1)×(q-1)的奇偶校验矩阵。

将上述表示方法扩展到非全长的RS-LDPC码C(γ,ρ)(ρ<q)，在这种情况下，C(γ,ρ)可以看作是从C(γ,q)中截取的一段码，它所对应的奇偶校验矩阵H(γ,ρ)的准循环表示是H(γ,q)的一个子矩阵，则非全长的RS-LDPC码对应的奇偶校验矩阵H(γ,ρ)的行码组为H矩阵的第r₁,r₂,...,r_γ行行码组，列码组为H矩阵的第c₁,c₂,...,c_ρ列列码组。换句话说，全长的RS-LDPC码对应的奇偶校验矩阵H的其它部分被截掉了。保留上述行列并删除H矩阵的其余部分，就得到了其子矩阵H(γ,ρ)的准循环表示。这个表示中包含了一个半准循环子矩阵，它是一个准循环矩阵的γ×ρ的子矩阵。

IEEE 802.3an万兆以太网标准协议中_(2048,1723)_标准码的奇偶校验矩阵如图2所示，它可以写成：H＝[H₀H₁...H₃₁]，每一个子矩阵H_i(0≤i≤31)包含64个连续的列。

由于_(2048,1723)_RS-LDPC码的奇偶校验矩阵是从图3中全长的_(64,2,63)_RS-LDPC码中截取的，所以无论全长的码的哪一部分被截取，本发明实施例均可以通过上述方法，经过行列排列得到_(2048,1723)_RS-LDPC码的准循环表示。

实施例1：

本发明实施例1提供了一种非全长的RS-LDPC码的奇偶校验矩阵的准循环表示方法。

本发明实施例1以全长的_(64,2,63)_RS-LDPC码的左上角部分(如图4所示)为例，通过下述步骤得到其准循环表示，本发明实施例1的方法也可以应用于_(2048,1723)_RS-LDPC码的奇偶校验矩阵的准循环表示方法。具体步骤参见图5：

步骤501：获取全长的RS-LDPC码。

本步骤中，首先填充图4中其余被截掉的部分的矩阵，使之成为一个全长RS-LDPC码矩阵：H′＝[HH_r]。其中H_r也是由32个子矩阵构成的，每一个子矩阵包含64列。很容易看出矩阵H′包含384行和4096列，它是全长的_(64,2,63)_RS-LDPC码的上方部分。

假设H′＝[H′₀|H′_r]＝[H′₀|H′₁...H′₃₁]，矩阵H′如图6所示。

步骤502：获取全长RS-LDPC码的奇偶校验矩阵的准循环表示。

定义列排列π_i＝[i,i+64,...,i+64×62]和π＝[π₀,π₁,...,π₆₃]构造一个矩阵H″＝[H′₀|π(H′_r)]，其中π(H′_r)的第i列式H′_r的第π(i)列。矩阵H″如图7所示。

定义行排列

${\mathrm{\&pi;}}_r\left(i\right)=\left\{\begin{array}{c}k,i=k\&times;64\\ i+5-k,i\&Element;[k{\mathrm{\&pi;}}_r\left(i\right)=\{\mathrm{kq}\&times;64+1,(k+1)\&times;64-1]\end{array}\right.$

其中k∈{0,1,...,5}。构造一个矩阵H″′，它的第i行是H″的第π_r(i)行。H″′如图8所示，它是全长的_(64,2,63)_RS-LDPC码的准循环表示。

步骤503：获取非全长的RS-LDPC码的奇偶校验矩阵的准循环表示。

本步骤中，假设其中对应于H″′中的第i个列码组。将的后32位截掉，这样就得到了非全长的RS-LDPC码的奇偶校验矩阵的准循环表示，矩阵如图9所示。

由此即可得到非全长的RS-LDPC码的准循环结构：

其中子矩阵702是一个大小为63的循环矩阵的6×65的排列。在准循环表示下，非全长的RS-LDPC码的编码和译码的硬件实现将会大大简化。

实施例2：

本发明实施例2提供一种RS-LDPC码的编码方法，根据如上任一项所获取的RS-LDPC码的准循环表示的奇偶校验矩阵，对RS-LDPC码进行编码。

其中，RS-LDPC码可以包括：全长RS-LDPC码和/或非全长RS-LDPC码。

与准循环低密度奇偶校验码相比，因为RS-LDPC码的奇偶校验矩阵包含排列矩阵而非循环矩阵，所以其编码器和译码器较难实现。然而，本实施例中可以利用上述RS-LDPC码的准循环表示来简化它的编码实现。

首先，对于全长RS-LDPC码C(γ,q)在准循环表示下的编码方法，令c(γ,q)为C(γ,q)中的一个码字，为c(γ,q)经过公式π_c＝[π_c(j)]和 ${\mathrm{\&pi;}}_r\left(i\right)=\left\{\begin{array}{c}k,i=\mathrm{kq}\\ i+\mathrm{\&gamma;}-1-k,i\&Element;[\mathrm{kq}+1,(k+1)q-1]\end{array}\right.$ 重排列后的码字，设其中是中相对应的第i个列码组。因为可以通过H(γ,q)的适当的行列排列获得，所以由的零子空间给出的码和C(γ,q)是等价的。因此在下述方法的步骤中，可以采用C(γ,q)表示由的零子空间给出的码。

全长RS-LDPC码C(γ,q)的奇偶校验矩阵的准循环表示中，包含一个准循环子矩阵102，它的列对应C(γ,q)中一个码字的后q²-1比特。因此，如果所有的q²-1比特已知，那么第0比特可以容易的算出。故对于全长RS-LDPC码的编码过程分为以下步骤：

通过准循环码的移位寄存器法或广义傅里叶变换法，运用信息向量和对后q²-1比特进行编码；

根据的任意一行，运用奇偶校验方程计算第0比特。

一般的，一个线性码的编码复杂度和其码长的平方成正比，然而一个准循环码的编码复杂度仅和它的码长成正比。因此，准循环表示下的RS-LDPC码的编码复杂度将明显下降。

非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示适用于IEEE_802.3an万兆以太网标准中规定的_(2048,1723)_RS-LDPC码。

实施例3：

本发明实施例3提供一种RS-LDPC码的编码器，用于根据如上任一项所获取的RS-LDPC码的准循环表示的奇偶校验矩阵，对RS-LDPC码进行编码。

其中，RS-LDPC码可以包括：全长RS-LDPC码和/或非全长RS-LDPC码。

非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示适用于IEEE_802.3an万兆以太网标准中规定的_(2048,1723)_RS-LDPC码。

通常情况下，RS-LDPC码C(γ,q)的编码器的实现是基于它的大小为γq×q²的高密度生成矩阵。如果生成矩阵是一个有规则的表示，那么需要γq×q²比特的存储空间来存储生成矩阵，γ(q-γ)×q²个“与”门和γ(q-γ)×q²个“或”门来实现编码器。然而，利用本发明实施例的准循环表示，只需要γq×q比特来存储生成矩阵，γ(q-γ)×q个“与”门和γ(q-γ)×q个“或”门来实现编码器。两种编码器的复杂程度比较如表1所示：

表1传统RS-LDPC码编码器和利用本发明实施例中奇偶校验矩阵的准循环表示的编码器的复杂程度比较

由此可知，基于准循环表示的编码复杂度比传统方法降低了许多。例如，C(6,64)的基于准循环表示的编码复杂度仅为传统编码方法的11％。

实施例4：

本发明实施例4提供一种RS-LDPC码的译码方法，根据如上任一项所获取的RS-LDPC码的准循环表示的奇偶校验矩阵，对RS-LDPC码进行译码。

其中，RS-LDPC码可以包括：全长RS-LDPC码和/或非全长RS-LDPC码。

非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示适用于IEEE_802.3an万兆以太网标准中规定的_(2048,1723)_RS-LDPC码。

实施例5：

本发明实施例5提供一种RS-LDPC码的译码器，用于根据如上任一项所获取的RS-LDPC码的准循环表示的奇偶校验矩阵，对RS-LDPC码进行译码。

其中，RS-LDPC码可以包括：全长RS-LDPC码和/或非全长RS-LDPC码。

非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示适用于IEEE_802.3an万兆以太网标准中规定的_(2048,1723)_RS-LDPC码。

对于一个低密度奇偶校验码C(γ,q)的译码器来说，信息传送线路不仅主导着线路的费用，而且决定着关键路径的长度。已知准循环低密度奇偶校验码的译码器可以通过可配置方式实现，并且每个p×p的奇偶校验矩阵的置换网络都可以用p/4个4进4出的多路转换器和p/2个2进2出的多路转换器实现。因此，信息传送线路数为p/4×(4²)+p/2×(2²)＝6p。从而基于准循环表示的译码所需要的总的信息传送线路数为6γρ(q-1)。相对的，一个随机排列矩阵的置换网络不可以通过可配置方式实现，所以信息传送线路数为p²，其中p为排列矩阵的大小。因此，基于传统奇偶校验矩阵H(γ,ρ)的译码所需要的总的信息传送线路数为γρq²。

可见，本发明实施例给出了RS-LDPC码的奇偶校验矩阵的有效的准循环表示。此外，也提供了这种准循环表示在RS-LDPC码编码器和译码器的硬件实现中的应用，并可以将上述准循环表示应用于万兆以太网的_(2048,1723)_RS-LDPC码中。本发明实施例基于上述准循环表示简化了RS-LDPC码的编码器和译码器的实现，显著降低了编码和译码过程的硬件消耗。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (12)

1.一种RS-LDPC码的奇偶校验矩阵的获取方法，其特征在于，包括：

获取全长RS-LDPC码的奇偶校验矩阵的准循环表示；

非全长的RS-LDPC码的奇偶校验矩阵为所述全长RS-LDPC码的奇偶校验矩阵的子矩阵，根据所述子矩阵对应所述全长RS-LDPC码的奇偶校验矩阵的行和列，截取所述全长RS-LDPC码的奇偶校验矩阵的准循环表示的相应的行和列，作为与非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示。

2.根据权利要求1所述的RS-LDPC码的奇偶校验矩阵的获取方法，其特征在于，所述获取全长RS-LDPC码的奇偶校验矩阵的准循环表示包括：

将所述全长RS-LDPC码C(γ,q)的奇偶校验矩阵H(γ,q)进行列排列π_c和行排列π_r，得到全长RS-LDPC码C(γ,q)的奇偶校验矩阵的准循环表示：

其中0≤i≤γ-1,0≤j≤q时，是全零矩阵，其它每个都是一个(q-1)×(q-1)的循环排列矩阵，由构成其准循环子矩阵

3.根据权利要求2所述的RS-LDPC码的奇偶校验矩阵的获取方法，其特征在于，所述根据所述子矩阵对应所述全长RS-LDPC码的奇偶校验矩阵的行和列，截取所述全长RS-LDPC码的奇偶校验矩阵的准循环表示的相应的行和列，作为与非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示包括：

所述非全长的RS-LDPC码对应的奇偶校验矩阵H(γ,ρ)的行码组为全长的RS-LDPC码对应的奇偶校验矩阵H的第r₁,r₂,...,r_γ行行码组，列码组为H矩阵的第c₁,c₂,...,c_ρ列列码组，在所述全长RS-LDPC码的奇偶校验矩阵的准循环表示中将上述γ行和ρ列所对应的部分找出，得到所述非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示。

4.根据权利要求1所述的RS-LDPC码的奇偶校验矩阵的获取方法，其特征在于：

所述非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示适用于IEEE_802.3an万兆以太网标准中规定的_(2048,1723)_RS-LDPC码。

5.一种RS-LDPC码的编码方法，其特征在于，根据如权利要求1至4中任一项所获取的RS-LDPC码的准循环表示的奇偶校验矩阵，对所述RS-LDPC码进行编码。

6.根据权利要求5所述的RS-LDPC码的编码方法，其特征在于：

所述RS-LDPC码包括：全长RS-LDPC码和/或非全长RS-LDPC码；

和/或，非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示适用于IEEE_802.3an万兆以太网标准中规定的_(2048,1723)_RS-LDPC码。

7.一种RS-LDPC码的编码器，其特征在于，所述编码器用于根据如权利要求1至4中任一项所获取的RS-LDPC码的准循环表示的奇偶校验矩阵，对所述RS-LDPC码进行编码。

8.根据权利要求7所述的RS-LDPC码的编码器，其特征在于：

所述RS-LDPC码包括：全长RS-LDPC码和/或非全长RS-LDPC码；

和/或，非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示适用于IEEE_802.3an万兆以太网标准中规定的_(2048,1723)_RS-LDPC码。

9.一种RS-LDPC码的译码方法，其特征在于，根据如权利要求1至4中任一项所获取的RS-LDPC码的准循环表示的奇偶校验矩阵，对所述RS-LDPC码进行译码。

10.根据权利要求9所述的RS-LDPC码的译码方法，其特征在于：

所述RS-LDPC码包括：全长RS-LDPC码和/或非全长RS-LDPC码；

和/或，非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示适用于IEEE_802.3an万兆以太网标准中规定的_(2048,1723)_RS-LDPC码。

11.一种RS-LDPC码的译码器，其特征在于，所述译码器用于根据如权利要求1至4中任一项所获取的RS-LDPC码的准循环表示的奇偶校验矩阵，对所述RS-LDPC码进行译码。

12.根据权利要求11所述的RS-LDPC码的译码器，其特征在于：

所述RS-LDPC码包括：全长RS-LDPC码和/或非全长RS-LDPC码；

和/或，非全长的RS-LDPC码对应的奇偶校验矩阵的准循环表示适用于IEEE_802.3an万兆以太网标准中规定的_(2048,1723)_RS-LDPC码。