CN101902230A - 接收装置、接收方法、程序和接收系统 - Google Patents

Abstract

公开了一种接收装置、接收方法、程序和接收系统。该接收装置包括：接收部，被配置成将以低密度奇偶校验编码且至少部分地被穿孔的码序列作为要被解码的对象进行接收；以及低密度奇偶校验解码部，被配置成对在低密度奇偶校验编码时使用的且具有被穿孔的位或符号的原奇偶校验矩阵进行包括第一和第二处理在内的穿孔矩阵变换处理。第一处理是对原奇偶校验矩阵的那些行进行伽罗瓦域加法运算以将非零元素设为零的处理。第二处理是删除去除了非零元素的列的处理。低密度奇偶校验解码部使用该处理所得到的矩阵作为奇偶校验矩阵，来对码序列进行低密度奇偶校验解码处理。

Description

接收装置、接收方法、程序和接收系统

技术领域

本发明涉及一种接收装置、接收方法、程序和接收系统。更具体地，本发明涉及使得对以低密度奇偶校验(LDPC)编码且至少部分地被穿孔的码序列进行接收的接收机能够为该码序列的LDPC解码提供更快的收敛的接收装置、接收方法、程序和接收系统。

背景技术

通信系统使用编码在存在噪声的通信信道上进行可靠的通信。例如，像卫星网络等无线系统被暴露于由地理和环境因素产生的许多噪声源。对于这些系统的通信信道，称作香农极限的理论上限被规定为固定容量，该固定容量表示给定信号噪声比(SNR)的每符号位数。结果，编码设计的一个目的是达到接近香农极限的速率。这一目的与带宽限制卫星系统有特别密切的关系。

近年来，已研发了称作Turbo编码的技术，作为实现接近香农极限的性能的编码方法。这样研发的技术例如包括PCCC(并行级联卷积码)和SCCC(串行级联卷积码)。除了Turbo编码技术以外，还有多年已知的称作低密度奇偶校验码(以下称作LDPC编码)的另一种编码方法也再次受到关注。

LDPC编码最初由R.G. Gallager在“Low Density Parity CheckCodes”，Cambridge，Massachusetts；M.I.T.Press，1963(以下称作非专利文献1)中提出。近来，LDPC编码由D.J.C.MacKay在提交给IEEETrans.Inf.Theory，IT-45，399-431页，1999年的“Good error correctingcodes based on very parse matrices”(以下称作非专利文献2)中、并且由M.G. Luby、M.Mitzenmacher、M.A.Shokrollahi和D.A.Spielman在Proceedings of ACM Symposium on Theory of Computing，249-258页，1998年的“Analysis of low density codes and improved designs usingirregular graphs”(以下称作非专利文献3)中再次提出。

近来的研究表明：与Turbo编码一样，LDPC编码涉及到的码长越长，所提供的性能越接近香农极限。因具有使最小距离与码长保持成比例的性质而著称，LDPC编码提供诸如改进的块错误率、几乎不发生作为Turbo编码布置下的解码的特性而被观测到的所谓错误地板现象等优点。

上述优点为DVB(数字视频广播)-T.2确定采用LDPC编码奠定了基础。关于DVB-T.2，请参见2008年9月1日更新的DVB网址处的“DVBBlueBook A122Rev.1，Frame structure channel coding and modulationfor a second generation digital terrestrial television broadcasting system(DVB-T2)”(曾于2009年3月17日在因特网<URL：http://www.dvb.org/technology/standards/>上访问了该文献；以下称作非专利文献4)。DVB-T.2是由ETSI(欧洲电气通信标准化机构)正在制定(2009年3月)的下一代地面数字广播标准。

发明内容

对以LDPC(例如DVB-T2的L1下的LDPC)编码且至少部分地被穿孔的码序列进行接收的接收机需要对码序列的LDPC解码的收敛进行加速。然而，该需要迄今尚未被充分满足。此外，L1代表层1(物理层)传输参数。L1的细节记载于上面引用的非专利文献4中。

鉴于以上情况而作出了本发明，本发明提供了一种使得对以LDPC编码且至少部分地被穿孔的码序列进行接收的接收机能够对码序列的LDPC解码的收敛进行加速的接收装置、接收方法、程序和接收系统。

在执行本发明中并根据本发明的一种实施例，提供了一种接收装置，包括：接收单元，所述接收单元将以LDPC(低密度奇偶校验)编码且至少部分地被穿孔的码序列作为要被解码的对象进行接收；以及LDPC解码单元，所述LDPC解码单元对在LDPC编码时使用的且具有被穿孔的位或符号的原奇偶校验矩阵进行包括第一和第二处理在内的穿孔矩阵变换处理，第一处理是对与对应于被穿孔的位或符号的、原奇偶校验矩阵的那些列共享非零元素的原奇偶校验矩阵的那些行进行伽罗瓦域加法运算以将该非零元素设为零的处理，第二处理是删除在所述第一处理中去除了非零元素的列的处理，所述LDPC解码单元进一步使用所述穿孔矩阵变换处理所得到的矩阵作为奇偶校验矩阵，来对由所述接收单元接收到的所述码序列进行LDPC解码处理。

优选地，由所述接收单元接收到的所述码序列可包含填零的以LDPC编码的码序列，并且所述LDPC解码单元对所述原奇偶校验矩阵除了进行所述穿孔矩阵变换处理以外，还进行删除与填零的位或符号对应的列的填零矩阵变换处理，所述LDPC解码单元进一步使用所述穿孔矩阵变换处理和所述填零矩阵变换处理所得到的矩阵作为奇偶校验矩阵，来对由所述接收单元接收到的所述码序列进行LDPC解码处理。

优选地，由所述接收单元接收到的所述码序列可包含已对通过填零而被插入的零进行穿孔的码字，且作为所述填零矩阵变换处理的一部分，所述LDPC解码单元可将所述原奇偶校验矩阵变换成删除了与填充的零对应的列的矩阵。

优选地，所述LDPC解码单元可在所述穿孔矩阵变换处理和所述填零矩阵变换处理中的至少一个中保持所述原奇偶校验矩阵的围长(girth)。

优选地，所述LDPC解码单元可在所述穿孔矩阵变换处理和所述填零矩阵变换处理中的至少一个中改变所述原奇偶校验矩阵的围长。

优选地，所述LDPC解码单元可在所述穿孔矩阵变换处理和所述填零矩阵变换处理中的至少一个中保持所述原奇偶校验矩阵的最小环数。

优选地，所述LDPC解码单元可在所述穿孔矩阵变换处理和所述填零矩阵变换处理中的至少一个中改变所述原奇偶校验矩阵的最小环数。

优选地，由所述接收单元接收到的所述码序列可被位交错；并且所述接收单元可进一步包括去穿孔/去填零单元，所述去穿孔/去填零单元进行与所述穿孔矩阵变换处理和所述填零矩阵变换处理所得到的矩阵相适应的去穿孔和去填零处理。

优选地，所述接收单元遵循DVB(数字视频广播)-T.2；并且由所述接收单元接收到的所述码序列可至少包括由所述DVB-T.2规定的L1信号中的前信号(pre-signal)。

优选地，由所述接收单元接收到的所述码序列可包括所述L1信号中的后信号(post-signal)。

优选地，所述接收单元遵循DVB(数字视频广播)-C.2；并且由所述接收单元接收到的所述码序列可包括由所述DVB-C.2规定的L1part-2信号。

优选地，所述LDPC解码单元可在所述穿孔矩阵变换处理和所述填零矩阵变换处理中禁止用于LDPC解码的行变换处理和删除并行处理单位的删除处理。

优选地，所述LDPC解码单元可在所述穿孔矩阵变换处理和所述填零矩阵变换处理中不禁止用于LDPC解码的行变换处理和删除并行处理单位的删除处理。

根据本发明的另一实施例，提供了一种供上述接收装置及其功能代表使用的接收方法、以及与该创造性的接收方法等价的程序。

在将本发明作为将以LDPC(低密度奇偶校验)编码且至少部分地被穿孔的码序列作为要被解码的对象进行接收的上述接收装置、接收方法和程序来实践的情况下，执行以下处理：对在LDPC编码时使用的且具有被穿孔的位或符号的原奇偶校验矩阵进行包括第一和第二处理在内的穿孔矩阵变换处理；进行第一处理即对与对应于被穿孔的位或符号的、原奇偶校验矩阵的那些列共享非零元素的原奇偶校验矩阵的那些行进行伽罗瓦域加法运算，以将该非零元素设为零；进行第二处理即删除在所述第一处理中去除了非零元素的列；以及使用所述穿孔矩阵变换处理所得到的矩阵作为奇偶校验矩阵，来对接收到的所述码序列进行LDPC解码处理。

根据本发明的又一实施例，提供了一种接收系统，包括：获取单元，所述获取单元经传输信道获取包含以LDPC(低密度奇偶校验)编码且至少部分地被穿孔的码序列在内的信号；传输信道解码单元，所述传输信道解码单元对由所述获取单元经所述传输信道获取的信号进行传输信道解码处理，所述传输信道解码处理包括对可能沿所述传输信道在信号中出现的错误进行校正、从而获得并输出校正了错误的信号的处理。所述接收系统进一步包括：信息源解码单元或记录单元，所述信息源解码单元对来自所述传输信道解码单元的输出信号进行信息源解码处理，所述记录单元将来自所述传输信道解码单元的输出信号记录到记录介质。所述传输信道解码单元包括LDPC解码单元，所述LDPC解码单元对在LDPC编码时使用的且具有被穿孔的位或符号的原奇偶校验矩阵进行包括第一和第二处理在内的穿孔矩阵变换处理。第一处理是对与对应于被穿孔的位或符号的、原奇偶校验矩阵的那些列共享非零元素的原奇偶校验矩阵的那些行进行伽罗瓦域加法运算以将该非零元素设为零的处理。第二处理是删除在所述第一处理中去除了非零元素的列的处理。所述LDPC解码单元进一步使用所述穿孔矩阵变换处理所得到的矩阵作为奇偶校验矩阵，来对由所述获取单元获取的所述码序列进行LDPC解码处理。

在将本发明作为上述接收系统来实践的情况下，所述接收系统包含：获取单元，所述获取单元经传输信道获取包含以LDPC(低密度奇偶校验)编码且至少部分地被穿孔的码序列在内的信号；传输信道解码单元，所述传输信道解码单元对由所述获取单元经所述传输信道获取的信号进行传输信道解码处理，所述传输信道解码处理包括对沿所述传输信道出现在信号中的错误进行校正的处理，从而获得并输出校正信号。所述系统进一步包含：信息源解码单元或记录单元，所述信息源解码单元对来自所述传输信道解码单元的输出信号进行信息源解码处理，所述记录单元将来自所述传输信道解码单元的输出信号记录到记录介质。所述传输信道解码单元进行其如下的处理：对在LDPC编码时使用的且具有被穿孔的位或符号的原奇偶校验矩阵进行包括第一和第二处理在内的穿孔矩阵变换处理；进行第一处理即对与对应于被穿孔的位或符号的、原奇偶校验矩阵的那些列共享非零元素的原奇偶校验矩阵的那些行进行伽罗瓦域加法运算，以将该非零元素设为零；进行第二处理即删除在所述第一处理中去除了非零元素的列。接着使用所述穿孔矩阵变换处理所得到的矩阵作为奇偶校验矩阵，来对接收到的所述码序列进行LDPC解码处理。

如上所述，对以LDPC编码且至少部分地被穿孔的码序列进行接收的根据本发明的接收装置为码序列的LDPC解码提供更快的收敛。例如，遵循DVB-T.2的本发明的接收装置允许L1信号的LDPC解码的收敛显著更快。

附图说明

图1是示出了LDPC码中的示例奇偶校验矩阵的示意图；

图2是说明对LDPC码进行解码的一系列步骤的流程图；

图3是说明消息流的示意图；

图4是示出了(3，6)LDPC码中的示例奇偶校验矩阵的示意图；

图5是与图4的奇偶校验矩阵相关的示例Tanner图；

图6是说明在变量节点处的消息计算的示意图；

图7是说明在校验节点处的消息计算的示意图；

图8是示出了遵循DVB-T.2的发送装置的示例结构的方框图；

图9是示出了图8的发送装置中的L1生成块的详细结构的方框图；

图10是说明组成图9的L1生成块的组件的功能的平面图；

图11是示出了应用本发明的接收装置的示例结构的示意图；

图12是说明被解码的L1前信号的流的示意图；

图13是说明被解码的L1后信号的流的示意图；

图14A和14B是说明填零和穿孔如何具体地进行的示意图；

图15A、15B和15C是说明穿孔如何具体地进行的示意图；

图16A和16B是说明使填零奇偶校验矩阵缩减的示例技术的示意图；

图17A、17B、17C和17D是说明使穿孔奇偶校验矩阵缩减的示例技术的示意图；

图18是示出了通过填零奇偶校验矩阵缩减技术和穿孔奇偶校验矩阵缩减技术的组合而得到的奇偶校验矩阵的示意图；

图19A和19B是说明将填零奇偶校验矩阵缩减技术与穿孔奇偶校验矩阵缩减技术结合起来的处理的示例Tanner图；

图20是示出了受到将填零奇偶校验矩阵缩减技术与穿孔奇偶校验矩阵缩减技术组合起来的处理的实际大小的奇偶校验矩阵的示意图；

图21A、21B、21C和21D是示出了对实际大小的奇偶校验矩阵进行的、将填零奇偶校验矩阵缩减技术与穿孔奇偶校验矩阵缩减技术组合起来的处理的结果的示意图；

图22是示出了对实际大小的奇偶校验矩阵进行的、将填零奇偶校验矩阵缩减技术与穿孔奇偶校验矩阵缩减技术组合起来的处理的另一结果的示意图；

图23是示出了对实际大小的奇偶校验矩阵进行的、将填零奇偶校验矩阵缩减技术与穿孔奇偶校验矩阵缩减技术组合起来的处理的另一结果的示意图；

图24是示出了对实际大小的奇偶校验矩阵进行的、将填零奇偶校验矩阵缩减技术与穿孔奇偶校验矩阵缩减技术组合起来的处理的另一结果的示意图；

图25是示出了对实际大小的奇偶校验矩阵进行的、将填零奇偶校验矩阵缩减技术与穿孔奇偶校验矩阵缩减技术组合起来的处理的另一结果的示意图；

图26是示出了如何使用填零奇偶校验矩阵缩减技术和穿孔奇偶校验矩阵缩减技术来有效地缩减L1前信号奇偶校验矩阵的图形表示；

图27是示出了可以在图11中示出了其结构的接收装置上应用的接收系统的第一结构的方框图；

图28是示出了可以在图11中示出了其结构的接收装置上应用的接收系统的第二结构的方框图；

图29是示出了可以在图11中示出了其结构的接收装置上应用的接收系统的第三结构的方框图；以及

图30是示出了可应用本发明的实施例的接收装置的示例硬件结构的方框图。

具体实施方式

[LDPC码的说明]

为了更好地理解本发明，下面概略地说明LDPC码。

虽然LDPC码是线性码并且不必是二维的，但后面的说明是假设LDPC码是二维的而作出的。

LDPC码的最大特征是定义该码的奇偶校验矩阵是稀疏的。稀疏矩阵是作为矩阵元素的“1”的数量很少的矩阵。在下面的说明中，用参考字符H表示稀疏矩阵。

图1示出了具体的奇偶校验矩阵H。

在图1的奇偶校验矩阵H中，每列的汉明(hamming)权重(即“1”的数量)是“3”且每行的汉明权重是“6”。

像图1的矩阵中那样由每行和每列中汉明权重恒定的奇偶校验矩阵H定义的LDPC码被称作规则LDPC码。另一方面，由每行和每列中汉明权重不恒定的奇偶校验矩阵H定义的LDPC码被称作不规则LDPC码。

使用这种LDPC码进行的编码是通过首先基于奇偶校验矩阵H生成生成矩阵G、然后将生成矩阵G乘以二维信息消息以生成码字来实施的。

更具体地，以LDPC码进行编码的编码装置首先计算使GH^T＝0成立的生成矩阵G，其中H^T代表奇偶校验矩阵H的转置矩阵。如果生成矩阵G由k×n矩阵构成，则编码装置将生成矩阵G乘以由k位构成的信息消息(向量“u”)，以生成由n位构成的码字“c”(＝uG)。在由编码装置生成的码字中，将“0”符号位各自映射至“+1”并将“1”符号位各自映射至“-1”，然后发送码字。码字在预定的通信信道上发送并在接收侧接收。

LDPC码的解码是使用由Gallager提出的作为概率解码的算法来实施的。该算法是以通过由变量节点(也称作消息节点)以及校验节点构成的所谓Tanner图进行的置信传播为基础的消息传递算法。在下面的说明中，可将变量节点和校验节点酌情简称为节点。

在概率解码中，从一个节点传至另一节点的每个消息是实数值。由此，解析的解码可能需要追踪取连续值的消息的概率分布。这可能是很难实现的解析。为了规避该瓶颈，Gallager提出了算法A或算法B作为LDPC码的解码算法。

图2示出了对LDPC码进行解码的示例流程。

即，LDPC码的解码例如使用图2所示的流程来执行。在下面的说明中，U₀(u_0i)代表码长的LDPC码中的第i接收数据；u_j代表从校验节点输出的第j消息(即，从连接至校验节点的第j分支输出的消息)；v_i代表从变量节点输出的第i消息(即，从连接至变量节点的第i分支输出的消息)。此处假设每个消息是表示值为“0”的似然度(比如对数似然度比)的实数值。

参照图2，在步骤S11中对接收数据U₀(u_0i)进行接收。在步骤S11中，还将消息u_j初始化为“0”，并进而将对于迭代计数器取整数的变量“k”初始化为“0”。

在步骤S12中，通过进行下式(1)中所示的变量节点运算来求得消息v_i。利用获得的消息v_i，通过使用消息v_i进行下式(2)所示的校验节点运算来求得消息u_j。表达式为：

$v_i=u_{0i}+\underset{j=1}{\overset{d_v-1}{\mathrm{\&Sigma;}}}{u}_j......\left(1\right)$

$\tanh \left(\frac{u_j}{2}\right)=\underset{i=1}{\overset{d_c-1}{\mathrm{\&Pi;}}}\tanh \left(\frac{v_i}{2}\right)......\left(2\right)$

其中d_v代表奇偶校验矩阵H的纵(列)方向上的“1”的数量，而d_c代表奇偶校验矩阵H的横(行)方向上的“1”的数量。即，d_v和d_c表示可按需要选择的、表示每列和每行的汉明权重的参数。例如，在(3，6)LDPC码的情况下选择d_v＝3和d_c＝6。

在上式(1)或(2)中，从消息输出分支输入的消息不被用作加或乘运算的对象。由此，加或乘运算的范围是从1到d_v-1或从1到d_c-1。上式(2)的运算可通过预先备好从两个输入v₁和v₂得出1的下式(3)中的函数R(v₁，v₂)的表格、并通过如下式(4)所示那样连续地(即递归地)使用该表格来进行。

$x=2\tan h^{-1}\left\{\tanh \left(\frac{v_1}{2}\right)\tanh \left(\frac{\left(v_2\right)}{2}\right)\right\}=R(v_1,v_2)......\left(3\right)$

$u_j=R(v_1,R(v_2,R(v_3,\&CenterDot;\&CenterDot;\&CenterDot;R(v_{d_c-2},v_{d_c-1}))))......\left(4\right)$

在步骤S12中，将变量“k”加1。步骤S12后接着是步骤S13。

在步骤S13中，进行检查以判断变量“k”是否大于等于预定的解码迭代计数N。如果在步骤S13中发现变量“k”不大于等于计数N，则控制返回步骤S12并重复后续的步骤。

如果在步骤S13中发现变量“k”大于等于计数N，则来到步骤S14。在步骤S14中，进行下式(5)所示的运算以求得作为最终输出的解码结果的消息“v”。该步骤结束了对LDPC码进行解码的处理。表达式为：

$v=u_{0i}+\underset{j=1}{\overset{d_v}{\mathrm{\&Sigma;}}}{u}_j......\left(5\right)$

与式(1)的运算不同，上式(5)的运算使用由连接至变量节点的全部分支产生的消息u_j。

图3是说明在对被用作LDPC码的(3，6)码进行解码的情况下的消息流的示意图。

在对(3，6)LDPC码进行解码时，如图3所示在各节点之间交换消息。在图3中，用等号(＝)标出的每个节点是变量节点，对这些变量节点进行上式(1)中的变量节点运算。在图3中，用加号(+)标出的每个节点是校验节点，对这些校验节点进行上式(2)中的校验节点运算。

特别是在算法A中，消息被二维化。在用“+”标出的每个校验节点处，对多达d_c-1个输入消息(输入到校验节点的消息v_i)进行异或运算。在用“＝”标出的每个变量节点处，多达d_v-1个输入消息(输入到变量节点的消息u_j)可能全部具有与接收数据R不同的位值，如果是这样，则符号在输出时反转。

下面示意地说明LDPC码的解码。

图4示出了(3，6)LDPC码(其中码率是1/2，码长是12)中的示例奇偶校验矩阵H。

图5是与图4的奇偶校验矩阵H相关的示例Tanner图。

如图5所示，LDPC码中的奇偶校验矩阵H可使用Tanner图来表达。在图5中，符“+”代表校验节点而符号“＝”代表变量节点。校验节点和变量节点分别对应于奇偶校验矩阵的行和列。校验节点和变量节点之间的连接构成分支，它对应于奇偶校验矩阵H中的“1”。即，如果奇偶校验矩阵的第j行第i列的元素是1，则上起第i个变量节点(用“＝”标出)和上起第j个校验节点(用“+”标出)由分支连接。分支表明与变量节点对应的LDPC码中的接收数据位具有与校验节点对应的约束条件。

作为LDPC码的解码技术的和积算法涉及迭代地进行变量节点运算和校验节点运算。

图6是说明在变量节点处的消息计算的示意图。

在变量节点处，如图6所示，进行上式(1)中的变量节点运算。在图6中，与连接至变量节点的分支中的第i分支对应的消息v_i是使用与连接至变量节点的剩余分支对应的消息u₁和u₂以及接收数据u_0i来计算的。与其它分支对应的消息也被类似地计算。

在说明校验节点的运算之前，使用关系式a×b＝exp{ln(|a|)+ln(|b|)}×sign(a)×sign(b)将式(2)变形成下式(6)，其中sign(x)当x≥0时是1(逻辑0)而当x＜0时是-1(逻辑1)。变形后的表达式为：

$u_j=2\tan h^{-1}\left(\underset{i=1}{\overset{d_{c-1}}{\mathrm{\&Pi;}}}\tanh \left(\frac{v_i}{2}\right)\right)$

$=2{\tanh }^{-1}\left[\exp \right\{\underset{i=1}{\overset{d_c-1}{\mathrm{\&Sigma;}}}\ln \left(\right|\tanh \left(\frac{v_i}{2}\right)\left|\right)\}\&times;\underset{i=1}{\overset{d_c-1}{\mathrm{\&Pi;}}}\mathrm{sign}\left(\tanh \left(\frac{v_i}{2}\right)\right)]$

$=2{\tanh }^{-1}\left[\exp \right\{-(\underset{i=1}{\overset{d_c-1}{\mathrm{\&Sigma;}}}-\ln \left(\tanh \left(\frac{\left|v_i\right|}{2}\right)\right))\left\}\right]\&times;\underset{i=1}{\overset{d_c-1}{\mathrm{\&Pi;}}}\mathrm{sign}\left(v_i\right)$

......(6)

设x≥0，定义非线性函数

这时，反函数

表达为：于是上式(6)可变形成下式：

$u_j={\mathrm{\&phi;}}^{-1}\left(\underset{i=1}{\overset{d_c-1}{\mathrm{\&Sigma;}}}\mathrm{\&phi;}\left(\right|v_i\left|\right)\right)\&times;\underset{i=1}{\overset{d_c-1}{\mathrm{\&Pi;}}}\mathrm{sign}\left(v_i\right)......\left(7\right)$

图7是说明在校验节点处的消息计算的示意图。

如图7所示，在校验节点处，进行上式(7)中的校验节点运算。在图7中，与连接至校验节点的分支中的第j分支对应的消息u_j是使用与连接至校验节点的剩余分支对应的消息v₁、v₂、v₃、v₄和v₅来计算的。与其它分支对应的消息也被类似地计算。

函数

可变形成

如果x＞0，则

(即非线性函数

)的运算结果与反函数

的运算结果相同。如果都使用查找表(LUT)以硬件实施函数

和

则两个函数具有同一LUT。

上式(1)中的变量节点运算可划分成上式(5)和下面的式(8)：

v_i＝v-u_dv......(8)

因此，通过重复进行式(5)和(8)的运算以及上式(7)的运算，可迭代地进行式(1)中的变量节点运算和式(7)中的校验节点运算。

在这种情况下，作为使用式(5)和(8)进行的变量节点运算的一部分的、式(5)的运算的结果可被用作最终的解码结果。

在以硬件实施和积算法以用作解码装置的一部分的情况下，可能有必要使用适当的工作频率并连同适当规模的电路一起迭代地进行式(1)(或式(5)和(8))中的变量节点运算和式(7)中的校验节点运算。

[遵循DVB-T.2的发送装置的结构]

在说明实施本发明的接收装置之前，下面先说明与本发明的接收装置对应的发送装置(即，遵循DVB-T.2的发送装置)的示例结构。

图8示出了遵循DVB-T.2的发送装置的示例结构。

在DVB-T.2下的数字广播中，将LDPC码用作QPSK(正交相移键控)等正交调制(数字调制)的符号。将这些符号在发送时映射到群集(constellation)点处。例如，本发明的本实施例采用OFDM(正交频分复用)作为数字广播的调制方法。

图8所示的发送装置作为基于DVB-T.2的数字广播发射机而工作。为此，该发送装置被构造成包含输入处理块11、PLP生成块12、L1生成块13、T2帧构筑块14和OFDM数字信号生成块15。

输入处理块11输入构成广播节目的视频和音频信号。在适当地处理输入信号后，输入处理块11将处理后的信号转发给PLP生成块12。

PLP生成块12对从输入处理块11来到的输出信号施行各种交错处理以及诸如LDPC编码的编码和其它处理，以生成PLP(物理层管道)。所生成的PLP构成遵循DVB-T.2的数据流。在像这样生成后，PLP被提供给T2帧构筑块14。

L1生成块13生成L1，并对该生成的L1进行包括填零和LDPC编码在内的多种处理。像这样处理的L1被输出至T2帧构筑块14。

L1代表层1(物理层)参数。L1包括调制和解调参数、PLP位置和大小以及纠错码。在多PLP(multi-PLP)构造的情况下，PLP的位置和大小对于不同的T2帧是不同的。这意味着：在频率去交错处理后无法提取希望的PLP，除非取得L1。T2帧是DVB-T.2下物理层中的传输单位。这样，T2帧由包含PLP的数据符号以及P1符号和P2符号构成。L1包含在每个T2帧的P2符号中。L1的细节记载在上面引用的非专利文献4中。后面将参照图9讨论L1生成块13的详细结构。

T2帧构筑块14使用由PLP生成块12生成的PLP和由L1生成块13生成的L1来构筑上述T2帧。即，T2帧构筑块14输出以T2帧为单位的发送信号。这样输出的发送信号被馈送给OFDM信号生成块15。

OFDM信号生成块15对从T2帧构筑块14输出的发送信号进行上述OFDM调制处理，并输出所得到的信号(以下称作OFDM信号)。该OFDM信号是作为广播波而被广播的。

图9示出了图8的发送装置中的L1生成块13的详细结构。

图10是说明组成图9中的L1生成块13的组件的功能的平面图。

由L1生成块13生成的L1主要由前信号和后信号这两个信号形成。

如图10所示，前信号是这样的信号：其数据长度K被固定于168位。该信号包括导频图谱等OFDM信息以及关于后信号的信息。即，需要包含在前信号中的信息来解释后信号。

如图10所示，后信号是这样的信号：其数据长度K随参数而变。该信号包含诸如LDPC码的大小、码率和调制方法等PLP信息。

L1生成块13包括用于生成前信号的前信号生成部21和用于对前信号进行处理的前信号处理部22。L1生成块13还包括用于生成后信号的后信号生成部23和用于对后信号进行处理的后信号处理部24。

前信号处理部22被构造成包括CRC插入部31、填零部32、BCH编码器33、LDPC编码器34、穿孔/去零部35以及映射部36。

后信号处理部24被构造成包括CRC插入部41、填零部42、BCH编码器43、LDPC编码器44、穿孔/去零部45、位交错器46、解复用部47以及映射部48。

下面参照图10对组成前信号处理部22和后信号处理部24的组件的功能进行说明。

在前信号处理部22中，CRC插入部31向由前信号生成部21生成的前信号添加32位CRC(循环冗余校验)，并输出所得到的Ksig位信号。在这种情况下，值Ksig表示200位。

填零部32将2872位的零插入到来自CRC插入部31的输出信号中。所得结果是被输出的Kbch＝3072信号。

BCH编码器33使来自填零部32的输出信号转变成BCH码，并对该信号增补168位奇偶校验位。所得结果是被输出的Nbch＝3240信号。

LDPC编码器34使来自BCH编码器33的输出信号转变成LDPC码并输出所得到的Nldpc＝16,200信号。所涉及的码率是1/4。尽管上面引用的非专利文献4提到标称码率为1/4，但精确的码率事实上是1/5。

穿孔/去零部35从LDPC编码器34的输出信号中删除由填零部32插入的零，从而对LDPC奇偶校验位进行穿孔。

映射部36对来自穿孔/去零部35的输出信号进行映射。映射部36的映射处理仅以BPSK为对象。

与上述前信号处理部22形成对比，后信号处理部24使其CRC插入部41向由后信号生成部23生成的后信号添加32位CRC，并输出所得到的Ksig位信号。

填零部42将(7032-Ksig)位的零插入到来自CRC插入部41的输出信号中。所得结果是被输出的Kbch＝3072信号。

BCH编码器43使来自填零部42的输出信号转变成BCH码，并对该信号增补168位奇偶校验位。所得结果是被输出的Nbch＝7200信号。

LDPC编码器44使来自BCH编码器43的输出信号转变成LDPC码，并输出所得到的Nldpc＝16200信号。所涉及的码率是1/2。尽管上述非专利文献4提到标称码率为1/4，但精确的码率事实上是4/9。

穿孔/去零部35从LDPC编码器44的输出信号中删除由填零部42插入的零，从而对LDPC奇偶校验位进行穿孔。

位交错器46对来自穿孔/去零部45的输出信号以LDPC符号位为单位进行位交错处理。

解复用部47对来自映射部46的输出信号进行与由图8的PLP生成块12进行的解复用处理相同的解复用处理。

映射部48对来自解复用部47的输出信号进行映射。映射部48的映射处理以BPSK、QPSK、16QAM和64QAM为对象。

[遵循DVB-T.2的接收装置的结构]

下面说明与遵循DVB-T.2的上述发送装置对应的接收装置，即，作为本发明的一个实施例而实施的接收装置。

图11示出了应用本发明的接收装置的示例结构。

图11所示的接收装置作为遵循DVB-T.2的数字广播接收机而工作。该接收装置因此包含解调块101、频率去交错器102、时间去交错器103、小格(cell)去交错器104和切换块105。接收装置还包含去映射块106、位去交错器107、切换块108、去穿孔/去填零块109、切换块110、LDPC解码器111、BCH解码器112、TS缓冲器113和控制块114。

从拥有图8的发送装置的广播台到来的广播波被图11的接收装置接收。接收到的广播波被调谐器等(未示出)调谐成IF信号，然后被馈送给解调块101。IF信号是输入到解调块101的输入信号。解调块101继而对输入信号进行正交解调从而获得基带OFDM信号。解调块101将这样获取的基带OFDM信号输出到频率去交错器102。

即，来自解调块101的输出信号成为输入到频率去交错器102的输入信号。频率去交错器102对输入信号进行频率去交错处理。具体地，频率去交错器102对应于嵌入OFDM符号中的去交错器。该处理的单位是小格(在这种情况下以OFDM载波为单位)。

更具体地，输入到频率去交错器102的输入信号是已经历FFT(快速傅立叶变换)的所谓OFDM频域信号。在进行频率去交错处理中，频率去交错器102使用伪随机图谱对作为OFDM频域信号的输入信号的载波位置进行重排。

即，如上所述，DVB-T.2下的T2帧包括P1符号、P2符号和数据符号。P1符号被解调块101在其输出级处去除。这样，由P2符号和数据符号形成的OFDM频域信号作为后者的输入信号而被馈送给频率去交错器102。继而，频率去交错器102输出都经历了频率去交错处理的P2符号和数据符号。

如上所述，P2符号包括L1，数据符号包括PLP。由此，作为来自频率去交错器102的输出信号的一部分，对应于PLP的数据信号被提供给时间去交错器103。同时，作为来自频率去交错器102的输出信号的一部分，对应于L1的发送控制信号被馈送给切换块105。

从频率去交错器102输出并输入到时间去交错器103的信号在发送侧经历由图8的PLP生成块12进行的、在多个LDPC码间的块交错处理(时间交错处理)。块交错处理的单位是小格(在此情况下以群集为单位)。时间去交错器103由此对输入信号进行与时间交错处理对应的去交错处理，并将所得到的信号转发给小格去交错器104。

从时间去交错器103输出并输入到小格去交错器104的信号经历由图8的PLP生成块12进行的、嵌入LDPC符号中的交错处理(小格交错处理)。处理的单位是小格(在此情况下以群集为单位)。小格去交错器104由此对输入信号进行与小格交错处理对应的去交错处理，并将所得到的信号转发给切换块105。

以上述方式，向切换块105的输入端提供与从频率去交错器102输出的L1对应的传输控制信号(以下酌情将该信号称作L1)，并提供与从小格去交错器104输出的PLP对应的数据信号(以下酌情将该信号称作PLP)。在控制块114的控制下，切换块105有选择地输出L1或PLP。

去映射块106将来自切换块105的输出数据变换成以LDPC码的符号位为单位的数据。在来自切换块105的输出数据中，L1的前信号被馈送给切换块105，而PLP和L1的后信号被提供给位去交错器107。

从去映射块106输出并输入到位去交错器107的数据在发送侧经历由图8的PLP生成块12或图9的位交错器46进行的、以LDPC码的符号位为单位的位交错处理。位去交错器107由此对输入信号进行位去交错处理。位去交错处理提供这样的LDPC码：其中符号位返回其在位交错处理前所处的原位置。该LDPC码信号作为来自位去交错器107的输出信号而被发送至切换块108。

在控制块114的控制下，切换块108选择L1或PLP作为输出数据。即，L1被馈送给去穿孔/去填零块109，而PLP被提供给切换块110。

被馈送给去穿孔/去填零块109的L1由这样的LDPC码形成：其信息序列包含填充的零且码序列被穿孔。因此，后面说明的LDPC解码器111将LDPC码变换成这样的矩阵：其奇偶校验矩阵H的行数和列数比以前更少以用于解码目的。由于使用了比变换前的奇偶校验矩阵H更小的矩阵，因而LDPC编码使得有可能减小用于保持矩阵的存储器的大小以及所涉及的解码处理的量。

去穿孔/去填零块109由此对输入的L1进行去穿孔处理和去填零处理，以得到适合于已经历变换的矩阵的接收序列。

来自去穿孔/去填零块109的输出信号(L1)被馈送给切换块110。如上所述，来自切换块108的输出信号(PLP)也被发送至切换块110。在控制块114的控制下，切换块108有选择地输出L1或PLP作为输出数据。来自切换块108的输出信号被转发给LDPC解码器111。

即，来自切换块108的输出信号成为输入到LDPC解码器111的输入信号。继而，LDPC解码器111使用基于在发送侧的LDPC编码处理中使用的奇偶校验矩阵而生成的变换奇偶校验矩阵(L1将在后面说明)，对输入信号进行LDPC解码处理。从该LDPC解码处理所得到的数据被发送至BCH解码器112。在发送侧，由图8中的PLP生成块12对PLP、由图9中的LDPC编码器34对L1的前信号、由图9中的LDPC编码器44对L1的后信号分别进行LDPC编码处理。

从LDPC解码器111输出并输入到BCH解码器112的数据在发送侧经历作为纠错码处理的BCH编码处理。BCH解码器112由此对已经历BCH编码处理的数据进行解码，并将所得到的数据输出至TS缓冲器113以供暂时存储，然后将该数据输出至外部。在发送侧，由图8中的PLP生成块12对PLP、由图9中的BCH编码器33对L1的前信号、由图9中的BCH编码器43对L1的后信号分别进行BCH编码处理。

基于来自BCH解码器112的输出数据和其它数据，控制块114控制从频率去交错器102直至切换块110这一范围内的组件的工作。

从L1流的观点来看，图11中的接收装置的各组件(除切换块以外)可如图12和13所示那样相互联系地看待。

图12是说明被解码的L1前信号的流的示意图。

如图12所示，L1的前信号从解调块101依次转发给映射块106、去穿孔/去填零块109、LDPC解码器111和BCH解码器112。

图13是说明被解码的L1后信号的流的示意图。

如图13所示，L1的后信号从解调块101依次转发给映射块106、位去交错器107、去穿孔/去填零块109、LDPC解码器111和BCH解码器112。

[L1在LDPC解码时的收敛(本发明要解决的问题的详细说明)]

如上所述，结构如图11所示的接收装置对与L1对应的LDPC码中的码序列进行LDPC解码处理。

然而，当与L1对应的LDPC编码序列受到LDPC解码处理时，如果原样地使用所涉及的奇偶校验矩阵，则解码收敛被证明很慢。如果在这种缓慢收敛前结束解码迭代，则解码性能会恶化。

解码收敛缓慢的第一个原因是：与L1对应的LDPC编码序列被穿孔。因为被穿孔的位或符号的信息消失，所以LDPC码中的解码迭代缓慢地收敛到码字上。因需要更多的迭代次数，在解码中倾向于出现更长的延迟。

解码收敛缓慢的第二个原因是：尽管填零部分即使在被解码前也已知肯定为零(即，它们的概率为1)，但如果不修改地使用奇偶校验矩阵H，则填零部分受到不必要的解码计算。

如上所述，对与L1对应的LDPC编码序列进行的填零和穿孔是收敛缓慢的主要原因。下面概略地说明这种填零和穿孔。

[填零和穿孔的说明]

图14A和14B是说明填零和穿孔的概要的示意图。

图14A是说明填零如何进行的示意图。

在图14A中，左方记作“信号”的信号S1表示填零前的L1。在L1前信号的情况下，来自图9中的CRC插入部31的输出信号对应于信号S1。在L1后信号的情况下，来自图9中的CRC插入部41的输出信号对应于信号S1。

图9中的填零部32或42对信号S1进行填零。具体地，填零部32或42向信号S1中插入(即，填充)预定位的“0”。填零处理得到图14A的右方所示的信号S2a或信号S2b中的任一个。信号S2a或信号S2b中淡的阴影部分表示对应于信号S1的部分。信号S2a或信号S2b中浓的阴影部分表示对应于填零的部分。

图14B说明如何进行穿孔。

图14B的左方所示的信号S3表示填零前的L1。在L1前信号的情况下，来自图9中的LDPC编码器34的输出信号对应于信号S3。在L1后信号的情况下，来自图9中的LDPC编码器44的输出信号对应于信号S3。

穿孔/去零部35或45从来自LDPC编码器34或44的输出信号S3中删除填零部分，从而对LDPC奇偶校验位进行穿孔。该处理得到图14B的右方所示的信号S4。

图15A、15B和15C是说明穿孔如何具体地进行的示意图。

如图15A所示，奇偶校验交错处理首先从开头起将奇偶校验位分成每360位一组。

组数“q”对于L1前信号是36，对于L1后信号是25。为了简化和说明起见，在本例中假设组数“q”为3。具体地，在后续的说明中，假设奇偶校验位分成第一奇偶校验组、第二奇偶校验组和第三奇偶校验组。

更具体地，如图15B所示，假设LDPC奇偶校验位分成包含未被包围的数值0和1在内的第一奇偶校验组、包含各自被矩形包围的数值0和1在内的第二奇偶校验组、以及包含各自被三角形包围的数值0和1在内的第三奇偶校验组。

接着，根据所使用的调制方式和信号长度来确定要穿孔的组。所确定的组被去掉，从而实现奇偶校验位穿孔。

例如，假设第二奇偶校验组被确定为要穿孔的组。在这种情况下，当从图15B的LDPC奇偶校验组中删除第二奇偶校验组时进行穿孔。结果，作为图14B中穿孔处理后的LDPC奇偶校验位而得到图15C所示的穿孔的奇偶校验位。

[本发明的技术]

如上所述，对与L1对应的LDPC编码序列进行解码时收敛慢的主要原因是序列受到填零和穿孔。因此，本发明人为了加速解码时的收敛而提出如下的技术。

一种技术被设计为在使穿孔所造成的不利影响最小化的同时加速解码的收敛。该技术涉及对具有被穿孔的位或符号的奇偶校验矩阵H进行包括第一和第二处理在内的矩阵变换处理。进行第一处理即对与对应于所述被穿孔的位或符号的、奇偶校验矩阵的那些列共享非零元素的奇偶校验矩阵的那些行进行伽罗瓦域(Galois field)加法运算，以将该非零元素设为零。进行第二处理即删除在第一处理中去除了非零元素的列。在后续的说明中，执行包括第一和第二处理在内的矩阵变换处理的技术称作穿孔奇偶校验矩阵缩减技术。

本发明人还发明了如下技术：为了在使填零所造成的不利影响最小化的同时加速解码的收敛，从奇偶校验矩阵H中删除与填零的位或符号对应的列。在后续的说明中，该技术称作填零奇偶校验矩阵缩减技术。

下面说明如何具体地实施填零奇偶校验矩阵缩减技术和穿孔奇偶校验矩阵缩减技术。

图16A和16B是说明实施填零奇偶校验矩阵缩减技术的具体实例的示意图。

图16A所示的奇偶校验矩阵H是应用填零奇偶校验矩阵缩减技术之前的原奇偶校验矩阵H。放置在奇偶校验矩阵H每列上方的参考标记p0直至p9表示每列中接收信息为零的概率。

如图16所示，与接收信息相关的由p1直至p3标出的概率是1.0。这是因为所考虑的概率相关于不论是否被解码都固定于零的填零位或符号。

根据填零奇偶校验矩阵缩减技术，从图16A的原奇偶校验矩阵H的第1列直至第10列中删除与填零的位或符号对应的第2列直至第4列。该处理提供了图16B所示的缩减的奇偶校验矩阵H。

图17A、17B、17C和17D是说明实施穿孔奇偶校验矩阵缩减技术的具体实例的示意图。

图17A所示的奇偶校验矩阵H是应用穿孔奇偶校验矩阵缩减技术前的原奇偶校验矩阵H。即，图17A所示的奇偶校验矩阵H与图16A的奇偶校验矩阵H相同。由此，与图16A一样，图17A所示的奇偶校验矩阵H每列上方的参考标记p0直至p9也表示每列中接收信息为零的概率。

要注意，在图17A中，对于接收信息由p7标出的概率是0.5。即，与由p7标出的概率对应的接收信息在图17A的示例中对应于所述被穿孔的位或符号。这意味着实际上未接收且未知的信息是“0”或“1”，因而由p7所标的概率是0.5。

在该例中，图17A的奇偶校验矩阵H中第1列直至第10列中的第8列是与穿孔的位或符号对应的列。因而，图17A的奇偶校验矩阵H中的第8列被标为最终删除。

在图17A的奇偶校验矩阵H的被标出的第8列中，非零元素是第3行第8列的“1”和第4行第8列的“1”。因为存在这些非零元素，所以在LDPC解码期间，需要使用因缺乏信息而原本设为0.5的概率p7，这造成解码的收敛的延迟。在使用穿孔奇偶校验矩阵缩减技术的情况下，去掉了该非零元素。这就有可能不必使用因缺乏信息而原本设为0.5的概率p7也可进行LDPC解码，结果使解码的收敛加速。

根据穿孔奇偶校验矩阵缩减技术，如图17B所示，进行第一处理即对与所标的列(第8列)共享非零元素的行(第3行和第4行)进行伽罗瓦域加法运算。结果，如图17C所示，所标的列(第8列)中的非零元素变成零(在第3行第8列)。

在第二处理中，删除在第一处理期间去除了非零元素的列(第8列)。该处理提供了如图17D所示的缩减的奇偶校验矩阵H。

在以上段落中，对于独立的使用分别地讨论了填零奇偶校验矩阵缩减技术和穿孔奇偶校验矩阵缩减技术。或者，这些技术也可组合地实施。

图18概略地示出了通过对图16A(与图17A同样)的奇偶校验矩阵H应用的填零奇偶校验矩阵缩减技术和穿孔奇偶校验矩阵缩减技术的组合而得到的奇偶校验矩阵H。

如图18所示，如果将填零奇偶校验矩阵缩减技术和穿孔奇偶校验矩阵缩减技术结合起来使用，则获得进一步缩减的奇偶校验矩阵H。

图19A和19B是说明将填零奇偶校验矩阵缩减技术与穿孔奇偶校验矩阵缩减技术结合起来的处理的示例Tanner图。

图19A示出了当原样地使用图16A(与图17A一样)的奇偶校验矩阵H时的Tanner图。

图19B示出了涉及到通过对图16A(与图17A一样)的奇偶校验矩阵H应用的填零奇偶校验矩阵缩减技术和穿孔奇偶校验矩阵缩减技术的组合而得到的奇偶校验矩阵H的使用的Tanner图。

在图19A和19B中，在上方示出并以圆圈包围的节点都表示变量节点，在下方示出并以矩形包围的节点都代表校验节点。

为了说明和更好地理解填零奇偶校验矩阵缩减技术和穿孔奇偶校验矩阵缩减技术，上面的说明使用了比实际使用的奇偶校验矩阵H更小的奇偶校验矩阵H。显然，本发明的技术可同样有效地应用于实际使用的更大的奇偶校验矩阵。

图20至25示出了将填零奇偶校验矩阵缩减技术与穿孔奇偶校验矩阵缩减技术结合起来、并对实际大小的奇偶校验矩阵进行的处理的结果。

图20示意性地示出了在应用填零奇偶校验矩阵缩减技术和穿孔奇偶校验矩阵缩减技术之前的原奇偶校验矩阵H。

在图20中，标以“填零”的部分表示与被填零的位或符号对应的列，而标以“穿孔”的部分表示与被穿孔的位或符号对应的列。

在图20中，构成奇偶校验矩阵H的矩形(里面有数字)表示360行×360列的方阵。

图21A、21B、21C和21D说明在构成图20的奇偶校验矩阵H的矩形中的数字的意义。

在构成图20的奇偶校验矩阵H的各矩形中的数字是使所考虑的矩形相对于图21A所示的单位矩阵右移的数值。例如，如果在给定矩形中存在“1”，则该矩形表示将图21A的单位矩阵右移“1”而得到的矩阵，即图21B所示的矩阵。

作为例外，如果作为图20的奇偶校验矩阵H的一部分的矩形含有“-1”，则该矩形表示零矩阵。如果给定矩形中的数字标有一撇(′)，则该矩形表示使图21A中的单位矩阵右移加撇的数字而得到的矩阵减去该矩阵的第1行中的非零元素。例如，如果构成图20的奇偶校验矩阵H的一部分的给定矩形含有“359′”，则该矩形表示使图21A中的单位矩阵右移359所得的矩阵(即图21C中的矩阵)减去该矩阵的第1行中的非零元素(即图21D中的矩阵)。

另外，如果图20的奇偶校验矩阵H中的矩形含有中间有“+”号连接的两个数字，则该矩形表示使图21A中的单位矩阵右移(“+”号前的)第一个数字而得到的一个矩阵与使同一单位矩阵右移(“+”号后的)第二个数字而得到的另一个矩阵这两个矩阵之总和。例如，如果构成图20的奇偶校验矩阵H的一部分的给定矩形含有“223+314”，则该矩形表示使图21A中的单位矩阵右移223而得到的一个矩阵与使同一单位矩阵右移314而得到的另一个矩阵这两个矩阵之总和。

以上说明也适用于以下参照图22直至25讨论的奇偶校验矩阵。

图22示意性地示出了对图20的奇偶校验矩阵H进行根据填零奇偶校验矩阵缩减技术的处理所得到的奇偶校验矩阵H。

图23示意性地示出了对图22的奇偶校验矩阵H进行根据穿孔奇偶校验矩阵缩减技术的处理所得到的奇偶校验矩阵H。

图24示意性地示出了对图23的奇偶校验矩阵H进行根据穿孔奇偶校验矩阵缩减技术的处理所得到的奇偶校验矩阵H。

图25示意性地示出了对图24的奇偶校验矩阵H进行根据穿孔奇偶校验矩阵缩减技术的处理所得到的奇偶校验矩阵H。

在图20直至25所示的实例中，首先根据填零奇偶校验矩阵缩减技术删除与被填零的位或符号对应的列(参见图21)。接着根据穿孔奇偶校验矩阵缩减技术迭代地对与所标的列(第8列)共享非零元素的行(第3行和第4行)进行伽罗瓦域加法运算(参见图22至25)。结果(但不是最终)，获得了图25所示的奇偶校验矩阵H作为与图20所示的奇偶校验矩阵相比大幅缩减的奇偶校验矩阵。

以上说明的填零奇偶校验矩阵缩减技术和穿孔奇偶校验矩阵缩减技术可适用于L1的奇偶校验矩阵H。如图26所示，这些技术可进一步有利地应用于L1中的前信号的奇偶校验矩阵H。

图26是示出了如何使用填零奇偶校验矩阵缩减技术和穿孔奇偶校验矩阵缩减技术来有效地缩减L1前信号奇偶校验矩阵的图形表示。

在图26中，横轴代表Es/NO，纵轴表示误码率。

在图26的说明中，为了简略和说明，与图26的说明保持一致而将应用填零奇偶校验矩阵缩减技术和穿孔奇偶校验矩阵缩减技术之前的奇偶校验矩阵H称作原矩阵。与原矩阵相反，通过将填零奇偶校验矩阵缩减技术与穿孔奇偶校验矩阵缩减技术结合起来的处理而得到的奇偶校验矩阵H则称作缩减版。

在LDPC解码中，重复多达“Iter”次(“Iter”表示正整数)的解码处理称作N次迭代。

在图26中，曲线C1表示当使用原矩阵进行50次迭代时的特性。曲线C2表示当使用原矩阵进行30次迭代时的特性。曲线C3表示当使用原矩阵进行10次迭代时的特性。曲线C4表示当使用缩减版进行10次迭代时的特性。

以曲线C1、C2和C3的顺序将其显示在图26的左方。图26中特性曲线越往左LDPC解码性能越好。这意味着进行的迭代的次数越大，实现的LDPC解码性能的水平也越高。

此处应注意，曲线C1与曲线C4基本一致。这意味着使用原矩阵在50次迭代后达到的LDPC解码性能的程度可使用缩减版只要10次迭代即可达到。即，缩减版能够以比原矩阵少得多的迭代次数增强LDPC解码性能。也就是说，在与L1(特别是前信号)对应的LDPC编码序列的解码中，使用缩减版比使用原矩阵提供明显快得多的收敛。

总而言之，穿孔奇偶校验矩阵缩减技术可应用于对码序列已被穿孔的LDPC码进行的LDPC解码处理。

填零奇偶校验矩阵缩减技术可应用于对包含填充的零的LDPC码进行的LDPC解码处理。

如果成为要被解码的对象的LDPC码构成已被穿孔的码序列并且如果LDPC编码序列包含填充的零，则可将穿孔奇偶校验矩阵缩减技术和填零奇偶校验矩阵缩减技术结合起来使用。在这种情况下，即使填充的零是从码字穿孔的，也可将奇偶校验矩阵H变换成将与填充的零对应的列被去除了的矩阵，从而进行LDPC解码。

在使用穿孔奇偶校验矩阵缩减技术和填零奇偶校验矩阵缩减技术的情况下，有可能保持或改变原奇偶校验矩阵H的围长。凭借这些技术，还有可能保持或改变原奇偶校验矩阵H的最小环数。

如果上述LDPC码在发送时被位交错，则有可能对通过使用穿孔奇偶校验矩阵缩减技术和填零奇偶校验矩阵缩减技术进行的矩阵变换处理所得到的奇偶校验矩阵H适当地进行去填零和去穿孔。

在使用穿孔奇偶校验矩阵缩减技术和填零奇偶校验矩阵缩减技术进行的矩阵变换处理期间，希望最好是禁止用于LDPC解码的行变换处理和删除并行处理单位的删除处理，但不是必须这样。

当应用上述穿孔奇偶校验矩阵缩减技术和填零奇偶校验矩阵缩减技术时，提供下列三个主要益处。

作为第一个益处，可将比普通奇偶校验矩阵H更小的奇偶校验矩阵H用于LDPC解码。这使得有可能减少要在处理期间保留的存储器的量。

作为第二个益处，比通常的奇偶校验矩阵H更小的奇偶校验矩阵H对于LDPC解码的可用性使得有可能减少每次解码迭代的计算量，从而缩短LDPC解码处理的延迟量。

第三个益处如下：以往，当使用通常的奇偶校验矩阵H对被穿孔的LDPC编码序列进行解码时，被穿孔的位或符号的信息消失。因而解码迭代收敛得很慢，以致需要很多收敛次数来达到收敛。与之相比，在使用穿孔奇偶校验矩阵缩减技术的情况下，与被穿孔的位或符号对应的列被删除。随着奇偶校验矩阵H被缩减，与使用通常的奇偶校验矩阵H的情况相比，使用更少的迭代次数而加速收敛到正确的码字上(参见图26)。

[接收系统的结构]

图27是示出了可以在图11中示出了其结构的接收装置上应用的接收系统的第一结构的方框图。

在图27中，接收系统由获取块201、传输信道解码处理块202和信息源解码处理块203构成。

获取块201以包含至少通过LDPC编码而得到的LDPC码在内的信号的形式来获取广播节目的视频和音频数据等对象数据。例如，获取块201经地面数字广播、卫星数字广播、CATV(有线电视)网络和包括因特网在内的其它网络等未图示的传输信道而获取信号。所获取的信号被转发给传输信道解码处理块202。

在由获取块201获取的信号是从广播台使用地面广播波、卫星广播波或CATV网络等发来的这一情况下，获取块201通常由调谐器或机顶盒(STB)构成。在由获取块201获取的信号是例如从网页服务器作为IPTV(因特网协议电视)以多播为基础发来的这一情况下，获取块201通常由网络接口卡(NIC)等网络接口(I/F)构成。

在接收到由获取块201经过传输信道获取的信号后，传输信道解码处理块202对接收到的信号进行至少包括对已沿传输信道出现的错误进行纠错的处理在内的传输信道解码处理。该处理所得到的信号被馈送给信息源解码处理块203。

由获取块201通过传输信道获取的信号至少经历涉及到用于对已沿信道出现的错误进行纠错的纠错码的处理。因而，传输信道解码处理块202对该信号进行包含相应的纠错码处理在内的传输信道解码处理。

纠错码处理通常包括LDPC编码和Reed-Solomon编码。在本实施例中，假设至少进行LDPC编码。

传输信道解码处理可包括调制信号的解调。

信息源解码处理块203对经历传输信道解码处理的信号进行至少包括将被压缩的信息扩展回原信息的处理在内的信息源解码处理。

即，由获取块201通过传输信道获取的信号可被压缩编码，从而减小图片和音频等数据的量以用作感兴趣的信息。在这种情况下，信息源解码处理块203对经历传输信道解码处理的信号进行将被压缩的信息变回原信息的处理(即扩展处理)等信息源解码处理。

如果由获取块201通过传输信道获取的信号未经历压缩编码，则信息源解码处理块203不进行将被压缩的信息扩展回原信息的处理。

扩展处理例如包括MPEG解码。信息源解码处理除了扩展处理以外还可包括去扰。

在如上所述结构的接收系统中，获取块201通过传输信道获取由例如以MPEG格式压缩编码的、并且例如以LDPC码经历了纠错码处理的图片和音频等数据所形成的信号。所获取的信号被转发给传输信道解码处理块202。

在接收到来自获取块201的信号后，传输信道解码处理块202对接收到的信号进行由从解调块101直至BCH解码器112这一范围内的组件进行的、与传输信道解码处理相同的处理。通过传输信道解码处理所得到的信号被馈送给信息源解码处理块203。

给定来自传输信道解码处理块202的信号，信息源解码处理块203对接收到的信号进行MPEG解码等信息源解码处理。传输信道解码处理块202接着输出由该处理所得到的图片和/或声音。

图27中的上述接收系统可例如应用于接收数字电视广播的电视调谐器等等。

获取块201、传输信道解码处理块202和信息源解码处理块203各自可作为独立的硬件设备(例如集成电路(IC))或软件模块而构成。

获取块201、传输信道解码处理块202和信息源解码处理块203中的至少两个可被构造为独立的一套装置。这套装置可例如由获取块201和传输信道解码处理块202形成。另一套典型的装置可由传输信道解码处理块202和信息源解码处理块203构成。又一套典型的装置可由获取块201、传输信道解码处理块202和信息源解码处理块203构成。

图28是示出了可以在图11中示出了其结构的接收装置上应用的接收系统的第二结构的方框图。

在图28中，与图27所示的组件对应的组件被标以相同参考标记，下面酌情省略对它们的说明。

图28的接收系统与图27的接收系统的相同之处在于都包括获取块201、传输信道解码处理块202和信息源解码处理块203。图28中的接收系统与图27中的系统的不同之处在于存在新添加的输出块204。

输出块204可例如由显示图片的显示设备和/或输出声音的扬声器构成。这样，输出块204输出由从信息源解码处理块203输出的信号形成的图片和声音。输出块204由此被配置成显示图片并/或输出声音。

图28中的上述接收系统可例如应用于接收数字电视广播的电视接收机，或应用于接收广播广播的广播接收机。

如果由获取块201获取的信号未经历压缩编码，则从传输信道解码处理块202输出的信号被直接提供给输出块204。

图29是示出了可以在图11中示出了其结构的接收装置上应用的接收系统的第三结构的方框图。

在图29中，与图27所示的组件对应的组件被标以相同的参考标记，下面酌情省略对它们的说明。

图29的接收系统与图28的接收系统的相同之处在于都包括获取块201和传输信道解码处理块202。

图29中的接收系统与图28中的系统的不同之处在于没有信息源解码处理块203而存在新添加的记录块205。

记录块205将从传输信道解码处理块202输出的信号(例如MPEG格式的TS的TS包)记录在光盘、硬盘(磁盘)或闪存等记录介质中。

图29中的上述接收系统可例如应用于记录电视广播的记录机。

在图29中，接收系统可增设信息源解码处理块203，信息源解码处理块203对所供给的信号进行信息源解码处理。由解码后的图片和声音构成的所得信号接着被记录块205记录。

本发明也可应用于能够接收DVB-C.2下的L1part2的接收装置或接收系统。与L1一样，L1part2也是包括至少部分地被穿孔的填充的零在内的LDPC编码序列。L1part2的细节记载于2009年4月在DVB网址更新的“DVB BlueBook，Frame structure channel coding and modulationfor a second generation digital transmission system for cable system(DVB-C2)”(2009年5月28日在因特网<URL：http://www.dvb.org/technology/standards/a138.dvb-c2.den302769v111.pdf>访问了该文献，以下称作参考资料)。在参考资料中、特别是结合图21的说明，公开了如何在L1part2上进行填零和穿孔。

[将本发明应用于程序]

上述一系列处理可由硬件或由软件来执行。

在采用软件来执行处理的情况下，图30所示的计算机可被用作包含上述接收装置在内的接收系统的至少一部分。

在图30中，CPU(中央处理单元)301根据记录在ROM(只读存储器)302中的程序或根据从记录块308载入RAM(随机读写存储器)303的程序进行各种处理。RAM303还容纳该CPU301在执行其多种处理时可能需要的数据。

CPU301、ROM302和RAM303由总线304相互连接。输入/输出接口305也连接至总线304。

输入/输出接口305与通常由键盘和鼠标器组成的输入块306以及例如由显示设备等形成的输出块307连接。通常由硬盘构成的记录块308以及例如由调制解调器或终端适配器等构成的通信块309也连接至输入/输出接口305。通信块309对通过包含因特网在内的网络与其它装置(未图示)所进行的通信进行控制。

驱动器310可按需要连接至输入/输出接口305。诸如磁盘、光盘、磁光盘或半导体存储器等可移动介质311可装载到驱动器310中。接着，可从装载到驱动器310中的可移动介质中检索出计算机程序，并在需要时将该计算机程序安装到记录块308中。

在由软件来执行以上一系列处理的情况下，构成该软件的程序可从使用中的计算的专用硬件中检索出，或经过网络或从适当的记录介质安装到能够基于所安装的程序而执行各种功能的通用计算机或类似设备中。

如图30所示，包含这些程序的记录介质不仅作为除了它们的装置外的、由磁盘(包括软盘)、光盘(包括CD-ROM(光盘只读存储器)和DVD(数字多用盘))、磁光盘(包括MD(小型盘))或半导体存储器构成的、承载有提供给用户的程序的可移动介质(封装介质)311而配送给用户；而且还以容纳有程序并事先合并在用户的装置中的ROM302或记录块308中的硬盘的形式而配送给用户。

在本说明书中，对存储在记录介质上的程序进行记述的步骤不仅代表以所描述的顺序(即，以时间序列为基础)进行的处理，还代表不按时间先后的、可并行地或单独地进行的处理。

在本说明书中，术语“系统”是指由多个组件设备和处理元件组成的整体构造。

本申请包含与在2009年5月29日向日本专利局提交的日本在先专利申请JP 2009-131256中公开的主题相关的主题，该专利申请的全部内容通过引用合并于此。

本领域的普通人员应当理解：取决于设计需求和其它因素，可进行各种修改、组合、子组合和替代，只要它们落入所附权利要求或其等同设置的范围以内。

Claims (17)

1.一种接收装置，包括：

接收单元，所述接收单元将以低密度奇偶校验编码且至少部分地被穿孔的码序列作为要被解码的对象进行接收；以及

低密度奇偶校验解码单元，所述低密度奇偶校验解码单元对在低密度奇偶校验编码时使用的且具有被穿孔的位或符号的原奇偶校验矩阵进行包括第一和第二处理在内的穿孔矩阵变换处理，所述第一处理是对与对应于所述被穿孔的位或符号的、所述原奇偶校验矩阵的那些列共享非零元素的所述原奇偶校验矩阵的那些行进行伽罗瓦域加法运算以将该非零元素设为零的处理，所述第二处理是删除在所述第一处理中去除了所述非零元素的列的处理，所述低密度奇偶校验解码单元进一步使用所述穿孔矩阵变换处理所得到的矩阵作为奇偶校验矩阵，来对由所述接收单元接收到的所述码序列进行低密度奇偶校验解码处理。

2.根据权利要求1所述的接收装置，其中：

由所述接收单元接收到的所述码序列还包含填零的以低密度奇偶校验编码的码序列，并且

所述低密度奇偶校验解码单元对所述原奇偶校验矩阵除了进行所述穿孔矩阵变换处理以外，还进行删除与填零的位或符号对应的列的填零矩阵变换处理，所述低密度奇偶校验解码单元进一步使用所述穿孔矩阵变换处理和所述填零矩阵变换处理所得到的矩阵作为奇偶校验矩阵，来对由所述接收单元接收到的所述码序列进行低密度奇偶校验解码处理。

3.根据权利要求2所述的接收装置，其中：

由所述接收单元接收到的所述码序列还包含已对通过填零而被插入的零进行穿孔的码字，并且

作为所述填零矩阵变换处理的一部分，所述低密度奇偶校验解码单元将所述原奇偶校验矩阵变换成删除了与填充的零对应的列的矩阵。

4.根据权利要求2所述的接收装置，其中所述低密度奇偶校验解码单元在所述穿孔矩阵变换处理和所述填零矩阵变换处理中的至少一个中保持所述原奇偶校验矩阵的围长。

5.根据权利要求2所述的接收装置，其中所述低密度奇偶校验解码单元在所述穿孔矩阵变换处理和所述填零矩阵变换处理中的至少一个中改变所述原奇偶校验矩阵的围长。

6.根据权利要求2所述的接收装置，其中所述低密度奇偶校验解码单元在所述穿孔矩阵变换处理和所述填零矩阵变换处理中的至少一个中保持所述原奇偶校验矩阵的最小环数。

7.根据权利要求2所述的接收装置，其中所述低密度奇偶校验解码单元在所述穿孔矩阵变换处理和所述填零矩阵变换处理中的至少一个中改变所述原奇偶校验矩阵的最小环数。

8.根据权利要求2所述的接收装置，其中：

由所述接收单元接收到的所述码序列被位交错；并且

所述接收装置进一步包括去穿孔/去填零单元，所述去穿孔/去填零单元进行与所述穿孔矩阵变换处理和所述填零矩阵变换处理所得到的矩阵相适应的去穿孔和去填零处理。

9.根据权利要求2所述的接收装置，其中：

所述接收装置遵循DVB-T.2；并且

由所述接收装置接收到的所述码序列至少包括由所述DVB-T.2规定的L1信号中的前信号。

10.根据权利要求9所述的接收装置，其中：

由所述接收单元接收到的所述码序列进一步包括所述L1信号中的后信号。

11.根据权利要求2所述的接收装置，其中：

所述接收设备遵循DVB-C.2；并且

由所述接收单元接收到的所述码序列包括由所述DVB-C.2规定的L1part-2信号。

12.根据权利要求2所述的接收装置，其中所述低密度奇偶校验解码单元在所述穿孔矩阵变换处理和所述填零矩阵变换处理中禁止用于低密度奇偶校验解码的行变换处理和删除并行处理单位的删除处理。

13.根据权利要求2所述的接收装置，其中所述低密度奇偶校验解码单元在所述穿孔矩阵变换处理和所述填零矩阵变换处理中不禁止用于低密度奇偶校验解码的行变换处理和删除并行处理单位的删除处理。

14.一种供接收装置使用的接收方法，所述接收装置包含将以低密度奇偶校验编码且至少部分地被穿孔的码序列作为要被解码的对象进行接收的接收单元，所述接收方法包括以下步骤：

对在低密度奇偶校验编码时使用的且具有被穿孔的位或符号的原奇偶校验矩阵进行包括第一和第二处理在内的穿孔矩阵变换处理；

进行所述第一处理即对与对应于所述被穿孔的位或符号的、所述原奇偶校验矩阵的那些列共享非零元素的所述原奇偶校验矩阵的那些行进行伽罗瓦域加法运算，以将该非零元素设为零；

进行所述第二处理即删除在所述第一处理中去除了所述非零元素的列；以及

使用所述穿孔矩阵变换处理所得到的矩阵作为奇偶校验矩阵，来对由所述接收单元接收到的所述码序列进行低密度奇偶校验解码处理。

15.一种在计算机上使用的程序，所述计算机控制接收装置，所述接收装置包含将以低密度奇偶校验编码且至少部分地被穿孔的码序列作为要被解码的对象进行接收的接收单元，所述程序使得所述计算机执行包括以下步骤的控制处理：

对在低密度奇偶校验编码时使用的且具有被穿孔的位或符号的原奇偶校验矩阵进行包括第一和第二处理在内的穿孔矩阵变换处理；

进行所述第一处理即对与对应于所述被穿孔的位或符号的、所述原奇偶校验矩阵的那些列共享非零元素的所述原奇偶校验矩阵的那些行进行伽罗瓦域加法运算，以将该非零元素设为零；

进行所述第二处理即删除在所述第一处理中去除了所述非零元素的列；以及

使用所述穿孔矩阵变换处理所得到的矩阵作为奇偶校验矩阵，来对由所述接收单元接收到的所述码序列进行低密度奇偶校验解码处理。

16.一种接收系统，包括：

获取单元，所述获取单元经传输信道获取包含以低密度奇偶校验编码且至少部分地被穿孔的码序列在内的信号；

传输信道解码单元，所述传输信道解码单元对由所述获取单元经所述传输信道获取的信号进行传输信道解码处理，所述传输信道解码处理包括对沿所述传输信道在所述信号中出现的错误进行校正、从而获得并输出校正了错误的信号的处理；以及

信息源解码单元或记录单元，所述信息源解码单元对来自所述传输信道解码单元的输出信号进行信息源解码处理，所述记录单元将来自所述传输信道解码单元的输出信号记录到记录介质；

所述传输信道解码单元包括：

低密度奇偶校验解码单元，所述低密度奇偶校验解码单元对在低密度奇偶校验编码时使用的且具有被穿孔的位或符号的原奇偶校验矩阵进行包括第一和第二处理在内的穿孔矩阵变换处理，所述第一处理是对与对应于所述被穿孔的位或符号的、所述原奇偶校验矩阵的那些列共享非零元素的所述原奇偶校验矩阵的那些行进行伽罗瓦域加法运算以将该非零元素设为零的处理，所述第二处理是删除在所述第一处理中去除了所述非零元素的列的处理，所述低密度奇偶校验解码单元进一步使用所述穿孔矩阵变换处理所得到的矩阵作为奇偶校验矩阵，来对由所述获取单元获取的所述码序列进行低密度奇偶校验解码处理。

17.一种接收装置，包括：

接收部，所述接收部被配置成将以低密度奇偶校验编码且至少部分地被穿孔的码序列作为要被解码的对象进行接收；以及

低密度奇偶校验解码部，所述低密度奇偶校验解码部被配置成对在低密度奇偶校验编码时使用的且具有被穿孔的位或符号的原奇偶校验矩阵进行包括第一和第二处理在内的穿孔矩阵变换处理，所述第一处理是对与对应于所述被穿孔的位或符号的、所述原奇偶校验矩阵的那些列共享非零元素的所述原奇偶校验矩阵的那些行进行伽罗瓦域加法运算以将所述非零元素设为零的处理，所述第二处理是删除在所述第一处理中去除了所述非零元素的列的处理，所述低密度奇偶校验解码部进一步使用所述穿孔矩阵变换处理所得到的矩阵作为奇偶校验矩阵，来对由所述接收部接收到的所述码序列进行低密度奇偶校验解码处理。

Images