JP2011010287A - 受信装置及び方法、プログラム、並びに受信システム - Google Patents

受信装置及び方法、プログラム、並びに受信システム Download PDF

Info

Publication number
JP2011010287A
JP2011010287A JP2010121181A JP2010121181A JP2011010287A JP 2011010287 A JP2011010287 A JP 2011010287A JP 2010121181 A JP2010121181 A JP 2010121181A JP 2010121181 A JP2010121181 A JP 2010121181A JP 2011010287 A JP2011010287 A JP 2011010287A
Authority
JP
Japan
Prior art keywords
matrix
ldpc
check matrix
unit
padding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010121181A
Other languages
English (en)
Other versions
JP5505715B2 (ja
Inventor
Rui Sakai
塁 阪井
Mineshi Yokogawa
峰志 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010121181A priority Critical patent/JP5505715B2/ja
Publication of JP2011010287A publication Critical patent/JP2011010287A/ja
Application granted granted Critical
Publication of JP5505715B2 publication Critical patent/JP5505715B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/118Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2945Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using at least three error correction codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356Unequal error protection [UEP]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615Use of computational or mathematical techniques
    • H03M13/616Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/635Error control coding in combination with rate matching
    • H03M13/6356Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/635Error control coding in combination with rate matching
    • H03M13/6362Error control coding in combination with rate matching by puncturing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6522Intended application, e.g. transmission or communication standard
    • H03M13/6552DVB-T2
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6522Intended application, e.g. transmission or communication standard
    • H03M13/6555DVB-C2
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes
    • H04L1/0065Serial concatenated codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0067Rate matching
    • H04L1/0068Rate matching by puncturing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152Bose-Chaudhuri-Hocquenghem [BCH] codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2602Signal structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computational Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

【課題】DVB-T.2の受信機において、L1のLDPC復号の復号収束を速くさせる。
【解決手段】図17のAの検査行列Hの列の1乃至10列のうち、8列が、パンクチャされたビットもしくはシンボルに相当する列なので、着目する列になる。図17のBに示されるように、第1の処理として、着目する列(8列)に非0要素を持つ行(3行と4行)同士のガロア体上の加算が行われる。その結果、図17のCに示されるように、該当列(8列)の非0要素(3行8列)が0になる。次に、第2の処理として、第1の処理によって非0要素のなくなった列(8列)が削除される。その結果、図17のDに示されるように縮小された検査行列Hが得られることになる。本発明は、DVB-T.2の受信装置に適用することができる。
【選択図】図17

Description

本発明は、受信装置及び方法、プログラム、並びに受信システムに関し、特に、LDPC符号化された符号化系列であって、その少なくとも一部がパンクチャされた符号化系列を受信する受信機において、その符号化系列のLDPC復号の復号収束を速くさせることができる、受信装置及び方法、プログラム、並びに受信システムに関する。
通信システムにおいては、コーディングを使用して雑音のある通信チャネルに渡る信頼性ある通信が行われている。例えば、衛星ネットワークのようなワイヤレス(または無線)システムでは、地理的および環境的要因からの雑音源が多い。これらの通信チャネルは固定容量を表し、ある信号対雑音比(SNR)におけるシンボル当たりのビットに関して表すことができ、シャノン限界として知られる理論的上限を規定している。結果として、コーディング設計はこのシャノン限界に近づくレートを達成することを目的としている。この目的は、帯域幅制約衛星システムに対して特に密接な関係がある。
近年では、シャノン限界に近い性能を示す符号化方法として、例えば、いわゆるターボ符号化(Turbo coding)と称される手法が開発されている。具体的には例えば、並列連接畳み込み符号(PCCC(Parallel Concatenated Convolutional Codes))や、縦列連接畳み込み符号(SCCC(Serially Concatenated Convolutional Codes))といった手法が開発されている。また、これらのターボ符号が開発される一方で、古くから知られる符号化方法である低密度パリティ検査符号(Low Density Parity Check codes)(以下、LDPC符号と称する)が脚光を浴びつつある。
LDPC符号は、R. G. Gallagerによる非特許文献1において最初に提案されたものであり、その後、非特許文献2,3等において再注目されるに至ったものである。
LDPC符号は、近年の研究により、ターボ符号等と同様に、符号長を長くしていくに従って、シャノン限界に近い性能が得られることがわかりつつある。また、LDPC符号は、最小距離が符号長に比例するという性質があることから、その特徴として、ブロック誤り確率特性がよく、さらに、ターボ符号等の復号特性において観測される、いわゆるエラーフロア現象が殆ど生じないことが利点として挙げられる。
以上の利点により、LDPC符号は、DVB(Digital Video Broadcasting)-T.2への採用が決定している(非特許文献4参照)。DVB-T.2とは、ETSI(European Telecommunication Standard Institute: 欧州電気通信標準化機構)により現在(2009年3月現在)制定中の、次世代の地上デジタル放送の規格である。
R. G. Gallager, "Low Density Parity Check Codes", Cambridge, Massachusetts: M. I. T. Press, 1963 D. J. C. MacKay, "Good error correcting codes based on very parse matrices", Submitted to IEEE Trans. Inf. Theory, IT-45, pp. 399-431, 1999 M. G. Luby, M. Mitzenmacher, M. A. Shokrollahi and D. A. Spielman, "Analysis of low density codes and improved designs using irregular graphs", in Proceedings of ACM Symposium on Theory of Computing, pp. 249-258, 1998 DVB BlueBook A122 Rev.1,Frame structure channel coding and modulation for a second generation digital terrestrial television broadcasting system (DVB-T2) 平成20年9月1日、DVBのホームページ、[平成21年3月17日検索]、インターネット<URL: http://www.dvb.org/technology/standards/>
しかしながら、DVB-T.2規格のL1等のLDPC符号化された符号化系列であって、その少なくとも一部がパンクチャされた符号化系列を受信する受信機において、その符号化系列のLDPC復号の復号収束を速くさせたいという要望があるが、かかる要望に充分に応えられていない状況である。なお、L1とは、Layer1(物理層) 伝送パラメータのことをいう。L1の詳細については、非特許文献4に開示されている。
本発明は、このような状況に鑑みてなされたものであり、LDPC符号化された符号化系列であって、その少なくとも一部がパンクチャされた符号化系列を受信する受信機において、その符号化系列のLDPC復号の復号収束を速くさせることができるようにするものである。
本発明の一側面の受信装置は、LDPC(Low Density Parity Check)符号化された符号化系列であって、その少なくとも一部がパンクチャされた符号化系列を復号対象として受信する受信手段と、LDPC符号化された際に用いられた元の検査行列の列のうち、パンクチャされたビットもしくはシンボルに相当する列に着目して、その列に非0要素を持つ行同士のガロア体上の加算を行い、その非0要素を0にするという第1の処理と、前記第1の処理によって非0要素のなくなった列を削除するという第2の処理とを含むパンクチャ行列変換処理を実行し、前記パンクチャ行列変換処理の結果得られた行列を検査行列として用いて、前記受信手段に受信された前記符号化系列に対してLDPC復号処理を施すLDPC復号手段とを備える。
前記受信手段に受信された前記符号化系列は、さらに、0 パディングを含むLDPC符号化された符号化系列を有しており、前記LDPC復号手段は、前記元の検査行列に対して、前記パンクチャ行列変換処理に加えて、0パディングされたビットもしくはシンボルに相当する列を削除する0パディング行列変換処理を施し、前記パンクチャ行列変換処理と前記0パディング行列変換処理の結果得られた行列を検査行列として用いて、前記受信手段に受信された前記符号化系列に対してLDPC復号処理を施す。
前記受信手段に受信された前記符号化系列は、さらに、0パディングによって挿入された0が符号語からパンクチャされており、前記LDPC復号手段は、前記0パディング行列変換処理の一部としてさらに、前記元の検査行列における 0 パディングに相当する列を削除した行列へ変換する処理を実行する。
前記LDPC復号手段は、前記パンクチャ行列変換処理と前記0パディング行列変換処理のうち少なくとも一方において、前記元の検査行列のgirthを保つ。
前記LDPC復号手段は、前記パンクチャ行列変換処理と前記0パディング行列変換処理のうち少なくとも一方において、前記元の検査行列のgirthを変化させる。
前記LDPC復号手段は、前記パンクチャ行列変換処理と前記0パディング行列変換処理のうち少なくとも一方において、前記元の検査行列の最小ループ数を保つ。
前記LDPC復号手段は、前記パンクチャ行列変換処理と前記0パディング行列変換処理のうち少なくとも一方において、前記元の検査行列の最小ループ数を変化させる。
前記受信手段に受信された前記符号化系列は、さらに、ビットインタリーブされており、前記パンクチャ行列変換処理と前記0パディング行列変換処理の結果得られる行列に応じたデパンクチャとデ0パディングを行うデパンクチャ/デ0パディング手段をさらに備える。
前記受信装置は、DVB(Digital Video Broadcasting)-T.2に準拠しており、前記受信手段に受信された前記符号化系列は、前記DVB-T.2で規定されているL1信号のうち、少なくともプレ信号を含む。
前記受信手段に受信された前記符号化系列は、前記L1信号のうち、さらにポスト信号を含む。
前記受信装置は、DVB(Digital Video Broadcasting)-C.2に準拠しており、前記受信手段に受信された前記符号化系列は、前記DVB-C.2で規定されているL1 part2信号を含む。
前記LDPC復号手段は、前記パンクチャ行列変換処理と前記0パディング行列変換処理において、LDPC復号の並列処理単位を削る削除や行変換の処理を禁止する。
前記LDPC復号手段は、前記パンクチャ行列変換処理と前記0パディング行列変換処理において、LDPC復号の並列処理単位を削る削除や行変換の処理を禁止しない。
本発明の一側面の受信方法およびプログラムは、上述した本発明の一側面の受信装置に対応する方法およびプログラムである。
本発明の一側面の受信装置および方法、並びにプログラムにおいては、LDPC(Low Density Parity Check)符号化された符号化系列であって、その少なくとも一部がパンクチャされた符号化系列を復号対象として受信された場合、次のような処理が実行される。即ち、LDPC符号化された際に用いられた元の検査行列の列のうち、パンクチャされたビットもしくはシンボルに相当する列に着目して、その列に非0要素を持つ行同士のガロア体上の加算を行い、その非0要素を0にするという第1の処理と、前記第1の処理によって非0要素のなくなった列を削除するという第2の処理とを含むパンクチャ行列変換処理が実行される。そして、前記パンクチャ行列変換処理の結果得られた行列を検査行列として用いて、受信された前記符号化系列に対してLDPC復号処理が施される。
本発明の一側面の受信システムは、LDPC(Low Density Parity Check)符号化された符号化系列であって、その少なくとも一部がパンクチャされた符号化系列を含む信号を伝送路を介して取得する取得手段と、前記取得手段が前記伝送路を介して取得した信号に対して、前記伝送路で生じる誤りを訂正する処理を少なくとも含む伝送路復号処理を施し、その結果得られる信号を出力する伝送路復号手段と、前記伝送路復号手段の出力信号に対して情報源復号処理を施す情報源復号処理手段、または、前記伝送路復号手段の出力信号を記録媒体に記録させる記録手段とを備え、前記伝送路復号手段は、LDPC符号化された際に用いられた元の検査行列の列のうち、パンクチャされたビットもしくはシンボルに相当する列に着目して、その列に非0要素を持つ行同士のガロア体上の加算を行い、その非0要素を0にするという第1の処理と、前記第1の処理によって非0要素のなくなった列を削除するという第2の処理とを含むパンクチャ行列変換処理を実行し、前記パンクチャ行列変換処理の結果得られた行列を検査行列として用いて、前記取得手段により取得された前記符号化系列に対してLDPC復号処理を施すLDPC復号手段を有する。
本発明の一側面の受信システムにおいては、LDPC(Low Density Parity Check)符号化された符号化系列であって、その少なくとも一部がパンクチャされた符号化系列を含む信号が所定の伝送路を介して伝送されてきた場合、前記信号を取得する取得手段と、前記取得手段が前記伝送路を介して取得した信号に対して、前記伝送路で生じる誤りを訂正する処理を少なくとも含む伝送路復号処理を施し、その結果得られる信号を出力する伝送路復号手段と、前記伝送路復号手段の出力信号に対して情報源復号処理を施す情報源復号処理手段、または、前記伝送路復号手段の出力信号を記録媒体に記録させる記録手段とが設けられる。前記伝送路復号手段においては、次のような処理が実行される。即ち、LDPC符号化された際に用いられた元の検査行列の列のうち、パンクチャされたビットもしくはシンボルに相当する列に着目して、その列に非0要素を持つ行同士のガロア体上の加算を行い、その非0要素を0にするという第1の処理と、前記第1の処理によって非0要素のなくなった列を削除するという第2の処理とを含むパンクチャ行列変換処理が実行される。そして、前記パンクチャ行列変換処理の結果得られた行列を検査行列として用いて、受信された前記符号化系列に対してLDPC復号処理が施される。
以上のごとく、本発明によれば、LDPC符号化された符号化系列であって、その少なくとも一部がパンクチャされた符号化系列を受信する受信機において、符号化系列の復号収束を速くさせることができる。例えば、DVB-T.2における受信機において、L1のLDPC復号の復号収束を速くさせることができる。
LDPC 符号のparity check matrix(検査行列)の例を示す図である。 LDPC符号を復号する際の一連の処理行程を説明するフローチャートである。 メッセージの流れの説明図である。 (3,6) LDPC 符号の 検査行列 の例を示す図である。 図4の 検査行列 のタナーグラフを示す図である。 バリアブルノードでのメッセージ計算を説明する図である。 チェックノードでのメッセージ計算を説明する図である。 DVB-T.2における送信装置の構成例を示すブロック図である。 図8の送信装置のうちL1生成部の詳細な構成例を示すブロック図である。 図9のL1生成部の各構成要素の機能を説明する図である。 本発明が適用される受信装置の構成例を示す図である。 L1のプレ信号の復号の流れを説明する図である。 L1のポスト信号の復号の流れを説明する図である。 0パディングとパンクチャの概略を説明する模式図である。 パンクチャの具体例を説明する図である。 0パディング分検査行列縮小手法の具体例を説明する図である。 パンクチャ分検査行列縮小手法の具体例を説明する図である。 0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法とを組み合わせた場合に得られる検査行列の一例を示している。 0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法とを組み合わせた処理を説明する図であって、タナーグラフの一例を示している。 実際の大きさの検査行列Hに対して、0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法とを組み合わせた処理を施した結果を示している。 実際の大きさの検査行列Hに対して、0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法とを組み合わせた処理を施した結果を示している。 実際の大きさの検査行列Hに対して、0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法とを組み合わせた処理を施した結果を示している。 実際の大きさの検査行列Hに対して、0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法とを組み合わせた処理を施した結果を示している。 実際の大きさの検査行列Hに対して、0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法とを組み合わせた処理を施した結果を示している。 実際の大きさの検査行列Hに対して、0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法とを組み合わせた処理を施した結果を示している。 L1のうちプレ信号の検査行列を、0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法に従って縮小させた場合の効果の例を示している。 図11の構成の受信装置に適用可能な受信システムの第1の構成例を示すブロック図である。 図11の構成の受信装置に適用可能な受信システムの第2の構成例を示すブロック図である。 図11の構成の受信装置に適用可能な受信システムの第3の構成例を示すブロック図である。 本発明が適用される受信装置のハードウエア構成例を示すブロック図である。
[LDPC符号の説明]
先ず、本発明の理解を容易なものとすべく、LDPC符号の概略について説明する。
なお、LDPC符号は、線形符号であり、必ずしも2元である必要はないが、ここでは、2元であるとして説明する。
LDPC符号は、それを定義する検査行列(parity check matrix)が疎なものであることを最大の特徴とする。ここで、疎な行列とは、行列のコンポーネントの"1"の個数が非常に少なく構成される行列をいう。なお、以下、疎な検査行列をHで表す。
図1は、検査行列Hの具体例を示している。
図1の例の検査行列Hは、各列のハミング重み("1"の数)(weight)が"3"であり、かつ、各行のハミング重みが"6"である行列となっている。
このように、各行及び各列のハミング重みが一定である検査行列Hによって定義されるLDPC符号は、レギュラーLDPC符号と称される。一方、各行及び各列のハミング重みが一定でない検査行列Hによって定義されるLDPC符号は、イレギュラーLDPC符号と称される。
このようなLDPC符号による符号化は、検査行列Hに基づいて生成行列Gを生成し、この生成行列Gを2元の情報メッセージに対して乗算することによって符号語を生成することで実現される。
具体的には、LDPC符号による符号化を行う符号化装置は、まず、検査行列Hの転置行列HTとの間に、式GHT=0が成立する生成行列Gを算出する。ここで、生成行列Gが、k×n行列である場合には、符号化装置は、生成行列Gに対してkビットからなる情報メッセージ(ベクトルu)を乗算し、nビットからなる符号語c(=uG)を生成する。この符号化装置によって生成された符号語は、値が"0"の符号ビットが"+1"に、値が"1"の符号ビットが"−1"にといったようにマッピングされて送信され、所定の通信路を介して受信側において受信されることになる。
一方、LDPC符号の復号は、Gallagerが確率復号(Probabilistic Decoding)と称して提案したアルゴリズムによって行うことができる。このアルゴリズムとは、メッセージノード(message node)とも称されるバリアブルノードと、チェックノードとからなる、いわゆるタナーグラフ(Tanner graph)上での確率伝播(belief propagation)によるメッセージ・パッシング・アルゴリズムをいう。なお、以下、バリアブルノードとチェックノードを、単に、ノードと適宜称する。
しかしながら、確率復号においては、各ノード間で受け渡されるメッセージが実数値であることから、解析的に解くためには、連続した値をとるメッセージの確率分布そのものを追跡する必要があり、非常に困難を伴う解析を必要とすることになる。そこで、Gallagerは、LDPC符号の復号アルゴリズムとして、アルゴリズムA又はアルゴリズムBを提案している。
図2は、LDPC符号の復号の手順の一例を示している。
即ち、LDPC符号の復号は、例えば、図2に示されるような手順に従って行われる。なお、ここでは、符号長の長さのLDPC符号の受信データのi番目をU0(u0i)と記述する。チェックノードから出力されるj番目のメッセージ(チェックノードに接続しているj番目の枝から出力されるメッセージ)をujと記述する。バリアブルノードから出力されるi番目のメッセージ(バリアブルノードに接続しているi番目の枝から出力されるメッセージ)をviと記述する。また、ここでは、メッセージとは、値の"0"らしさを表す、いわゆる対数尤度比(log likelihood ratio)等を表現する実数値である。
まず、LDPC符号の復号においては、図2のステップS11において、受信データU0(u0i)が受信され、メッセージujが"0"に初期化されるとともに、繰り返し処理のカウンタとしての整数をとる変数kが"0"に初期化される。
ステップS12において、受信データU0(u0i)を用いて、式(1)に示されるバリアブルノードの演算を行うことによってメッセージviが求められる。さらに、このメッセージviを用いて、式(2)に示されるチェックノードの演算を行うことによってメッセージujが求められる。
Figure 2011010287
・・・(1)
Figure 2011010287
・・・(2)
ここで、式(1)と式(2)におけるdvとdcは、それぞれ、検査行列Hの縦方向(列)と横方向(行)の"1"の個数を示している。つまり、dvとdcは、列の重み(ハミング重み)と行の重みを示す任意に選択可能とされるパラメータを示している。例えば、(3,6)符号の場合には、dv=3,dc=6となる。
なお、式(1)または(2)の演算においては、それぞれ、メッセージを出力しようとする枝(edge)から入力されたメッセージを、和または積演算の対象としては用いないことから、和または積演算の範囲が、1ないしdv-1又は1ないしdc-1となっている。また、式(2)に示される演算は、2入力v1,v2に対して1が得られる式(3)に示される関数R(v1,v2)のテーブルを予め作成しておき、これを式(4)に示されるように連続的(再帰的)に用いることによって行うことができる。
Figure 2011010287
・・・(3)
Figure 2011010287
・・・(4)
ステップS12においては、さらに、変数kが"1"だけインクリメントされる。これにより、処理はステップS13に進む。
ステップS13においては、変数kが所定の繰り返し復号回数N以上であるか否かが判定される。ステップS13において、変数kがN以上ではないと判定された場合、処理は、ステップS12に戻され、それ以降の処理が同様に繰り返される。
これに対して、ステップS13において、変数kがN以上であると判定された場合、処理はステップS14に進む。ステップS14において、式(5)に示される演算を行うことによって最終的に出力する復号結果としてのメッセージvが求められて出力される。これにより、LDPC符号の復号処理が終了する。
Figure 2011010287
・・・(5)
ここで、式(5)の演算は、式(1)の演算とは異なり、バリアブルノードに接続している全ての枝からのメッセージujを用いて行われる。
図3は、例えばLDPC符号として(3,6)符号が採用された場合の復号におけるメッセージの流れの説明図である。
即ち、LDPC符号の復号では、例えば(3,6)符号の場合には、図3に示されるように、各ノード間でメッセージの授受が行われる。なお、図3において"="(イコール)で示すノードは、バリアブルノードを表し、式(1)に示されるバリアブルノードの演算が行われる。また、図3において"+"(プラス)で示されるノードは、チェックノードを表し、式(2)に示されるチェックノードの演算が行われる。
特に、アルゴリズムAにおいては、メッセージを2元化し、"+"で示すチェックノードにて、dc-1個の入力メッセージ(チェックノードに入力されるメッセージvi)の排他的論理和演算が行われる。また、"="で示すバリアブルノードにて、受信データRに対して、dv-1個の入力メッセージ(バリアブルノードに入力されるメッセージuj)が全て異なるビット値であった場合には、符号が反転されて出力される。
さらに以下、LDPC符号の復号を摸式化して説明する。
図4は、(3,6)符号のLDPC符号(符号化率1/2、符号長12)の検査行列(parity check matrix)Hの例である。
図5は、図4の検査行列のタナーグラフを示している。
即ち、LDPC符号の検査行列Hは、図5に示されるように、タナーグラフを用いて書き表すことができる。ここで、図5において、"+"で表されるのが、チェックノードであり、"="で表されるのが、バリアブルノードである。チェックノードとバリアブルノードは、それぞれ、検査行列の行と列に対応する。チェックノードとバリアブルノードとの間の結線は、枝(edge)であり、検査行列Hの"1"に相当する。すなわち、検査行列の第j行第i列のコンポーネントが1である場合には、図5において、上からi番目のバリアブルノード("="のノード)と、上からj番目のチェックノード("+"のノード)とが、枝により接続される。枝は、バリアブルノードに対応するLDPC符号(の受信データ)のビットが、チェックノードに対応する拘束条件を持つことを表す。
LDPC符号の復号方法であるサムプロダクトアルゴリズム(Sum Product Algorithm)は、バリアブルノードの演算とチェックノードの演算とを繰り返し行う。
図6は、バリアブルノードでのメッセージ計算を説明する図である。
即ち、バリアブルノードでは、図6に示されるように、式(1)のバリアブルノードの演算が行われる。すなわち、図6において、バリアブルノードに接続している枝のうちのi番目の枝に対応するメッセージviは、バリアブルノードに接続している残りの枝からのメッセージu1及びu2と、受信データu0iとを用いて計算される。他の枝に対応するメッセージも同様に計算される。
チェックノードの演算について説明する前に、式(2)を、式a×b=exp{ln(|a|)+ln(|b|)}×sign(a)×sign(b)の関係を用いて、式(6)のように書き直す。ただし、sign(x)は、x≧0のとき1(論理0)であり、x<0のとき-1(論理1)である。
Figure 2011010287
・・・(6)
さらに、x≧0において、非線形関数φ(x)=-ln(tanh(x/2))を定義すると、その逆関数φ-1(x)は、式φ-1(x)=2tanh-1(e-x)で表されるから、式(6)は、式(7)のように書くことができる。
Figure 2011010287
・・・(7)
図7は、チェックノードでのメッセージ計算を説明する図である。
チェックノードでは、図7に示されるように、式(7)のチェックノードの演算が行われる。すなわち、図7において、チェックノードに接続している枝のうちのj番目の枝に対応するメッセージujは、チェックノードに繋がっている残りの枝からのメッセージv1,v2,v3,v4,v5を用いて計算される。他の枝に対応するメッセージも同様に計算される。
なお、関数φ(x)は、φ(x)=ln((ex+1)/(ex-1))とも表すことができ、x>0において、φ(x)=φ-1(x)、すなわち、非線形関数φ(x)の演算結果と、その逆関数φ-1(x)の演算結果とは同一である。関数φ(x)及びφ-1(x)をハードウエアに実装する際には、LUT(Look Up Table)を用いて実装される場合があるが、両者は同一のLUTとなる。
また、式(1)のバリアブルノードの演算は、式(5)と、次の式(8)とに分けることができる。
Figure 2011010287
・・・(8)
したがって、式(5)及び式(8)と、式(7)の演算を繰り返し行うことにより、式(1)のバリアブルノードの演算と、式(7)のチェックノードの演算を繰り返し行うことができる。
この場合、式(5)及び式(8)のバリアブルノードの演算のうちの、式(5)の演算の結果を、そのまま、最終的な復号結果とすることができる。
サムプロダクトアルゴリズムをハードウエアに実装して、復号装置とする場合、次の点が必要になる。即ち、式(1)(又は式(5)及び式(8))で表されるバリアブルノード演算及び式(7)で表されるチェックノード演算を、適度な回路規模と動作周波数で繰り返し行う点が必要になる。
[DVB-T.2における送信装置の構成]
次に、本発明が適用される受信装置を説明する前に、その受信装置に対応する送信装置、即ち、DVB-T.2における送信装置の構成例について説明する。
図8は、DVB-T.2における送信装置の構成例を示している。
DVB-T.2に準拠したデジタル放送では、LDPC符号が、QPSK(Quadrature Phase Shift Keying)等の直交変調(デジタル変調)のシンボルとされ(シンボル化され)、そのシンボルが信号点にマッピングされて送信される。例えば本実施の形態では、デジタル放送の変調方式として、直交周波数分割多重方式(OFDM方式:Orthogonal Frequency Division Multiplexing方式)が採用されている。
図8の例の送信装置は、このようなDVB-T.2に準拠したデジタル放送の送信機として機能する。このため、送信装置は、入力処理部11、PLP生成部12、L1生成部13、T2フレーム構築部14、およびOFDM信号生成部15を含むように構成されている。
入力処理部11は、放送番組等を構成する映像信号や音声信号を入力し、各種処理を適宜施した後、PLP生成部12に供給する。
PLP生成部12は、入力処理部11の出力信号に対して、各種インタリーブ処理やLDPC符号化処理等各種処理を施すことで、PLP(physical layer pipe)を生成する。PLPとは、DVB-T.2におけるデータストリームのことをいう。PLPはT2フレーム構築部14に供給される。
L1生成部13は、L1を生成し、そのL1に対して、0パディング処理やLDPC符号化処理等各種処理を施した後、T2フレーム構築部14に出力する。
L1とは、Layer1(物理層) 伝送パラメータのことをいう。L1には、変復調パラメータの他、PLPの位置と大きさ、誤り訂正方式等が入っている。Multiple PLP(以下、マルチPLPと称する)の場合、PLPの位置と大きさはT2 frame(以下、T2フレームと称する)毎に変わるので、L1を取らないと、所望のPLPを周波数デインタリーブ処理後に抜き出すことができなくなる。T2フレームとは、DVB-T.2における物理層での伝送単位をいい、PLPを含むデータシンボルの他、P1シンボルとP2シンボルとから構成されている。L1は、T2フレームのP2シンボルに含まれている。L1の詳細については、非特許文献4に開示されている。なお、L1生成部13の詳細な構成例については、図9を参照して後述する。
T2フレーム構築部14は、PLP生成部12により生成されたPLPと、L1生成部13により生成されたL1とを用いて、上述したT2フレームを構築する。即ち、T2フレーム構築部14からは、T2フレームを単位とする送信信号が出力され、OFDM信号生成部15に供給される。
OFDM信号生成部15は、T2フレーム構築部14から出力された送信信号に対して、上述したOFDM方式の変調処理が施され、その結果得られる信号(以下、OFDM信号と称する)を出力する。このOFDM信号が放送波として放送されるのである。
図9は、図8の受信装置のうちL1生成部13の詳細な構成例を示している。
図10は、図9のL1生成部13の各構成要素の機能を説明する図である。
L1生成部13により生成されるL1は、プレ信号とポスト信号とに大別される。
プレ信号とは、図10に示されるようにデータ長Kが168ビットで固定されている信号であって、Pilot PatternなどのOFDM情報の他、ポスト信号の情報が入っている信号をいう。即ち、ポスト信号を解くためには、プレ信号に入っている情報が必要になる。
ポスト信号とは、図10に示されるようにデータ長Kがパラメータに依存して可変する信号であって、LDPC符号の大きさ、符号化率、変調方式等のPLPの情報が入っている信号をいう。
L1生成部13には、プレ信号を生成するプレ信号生成部21と、そのプレ信号に対して処理を施すプレ信号処理部22が設けられている。L1生成部13にはまた、ポスト信号を生成するポスト信号生成部23と、そのポスト信号に対して処理を施すポスト信号処理部24が設けられている。
プレ信号処理部22は、CRC挿入部31、0パディング部32、BCHエンコーダ33、LDPCエンコーダ34、パンクチャリング/0除去部35、および、マッピング部36を含むように構成されている。
ポスト信号処理部24は、CRC挿入部41、0パディング部42、BCHエンコーダ43、LDPCエンコーダ44、パンクチャリング/0除去部45、ビットインタリーバ46、デマックス部47、および、マッピング部48を含むように構成されている。
以下、図10を参照して、プレ信号処理部22とポスト信号処理部24の各構成要素(ブロック)の機能について説明する。
プレ信号処理部22において、CRC挿入部31は、プレ信号生成部21により生成されたプレ信号に対して、32ビットCRC(Cyclic Redundancy Check)を付加し、その結果得られるKsigビットの信号を出力する。この場合、Ksigは、常に200ビットとなる。
0パディング部32は、CRC挿入部31の出力信号に対して、2872ビットの「0」を挿入して、その結果得られるKbch=3072の信号を出力する。
BCHエンコーダ33は、0パディング部32の出力信号を、BCH符号化して、さらに、168ビットのパリティを付加して、その結果得られるNbch = 3240の信号を出力する。
LDPCエンコーダ34は、BCHエンコーダ33の出力信号を、LDPC符号化して、その結果得られるNldpc = 16200の信号を出力する。なお、符号化率は1/4である。非特許文献4では公称1/4であるが、正確な符号化率は1/5である。
パンクチャリング/0除去部35は、LDPCエンコーダ34の出力信号から、0パディング部32により挿入された「0」を削除して、LDPCパリティを間引く(パンクチャする)処理を施す。
マッピング部36は、パンクチャリング/0除去部35の出力信号に対してマッピング処理を施す。なお、マッピング処理部36のマッピング処理は、BPSKのみが対象となる。
このようなプレ信号処理部22に対して、ポスト信号処理部24において、CRC挿入部41は、ポスト信号生成部23により生成されたポスト信号に対して、32ビットCRCを付加して、その結果得られるKsigビットの信号を出力する。
0パディング部42は、CRC挿入部41の出力信号に対して、(7032 - Ksig)ビットの「0」を挿入して、その結果得られるKbch=3072の信号を出力する。
BCHエンコーダ43は、0パディング部42の出力信号を、BCH符号化して、さらに、168ビットのパリティを付加して、その結果得られるNbch = 7200の信号を出力する。
LDPCエンコーダ44は、BCHエンコーダ43の出力信号を、LDPC符号化して、その結果得られるNldpc = 16200の信号を出力する。なお、符号化率は1/2である。非特許文献4では公称1/4であるが、正確な符号化率は4/9である。
パンクチャリング/0除去部45は、LDPCエンコーダ44の出力信号から、0パディング部42により挿入された「0」を削除して、LDPCパリティを間引く(パンクチャする)処理を施す。
ビットインタリーバ46は、パンクチャリング/0除去部45の出力信号に対して、LDPCの符号ビット単位のビットインタリーブ処理を施す。
デマックス部47は、図8のPLP生成部12において行われるデマックス処理と同様のデマックス処理を、ビットインタリーバ46の出力信号に対して施す。
マッピング部48は、デマックス部47の出力信号に対してマッピング処理を施す。なお、マッピング部48のマッピング処理は、BPSK、QPSK、16QAM、64QAMが対象となる。
[DVB-T.2における受信装置の構成]
次に、このようなDVB-T.2における送信装置に対する受信装置、即ち、本発明が適用される受信装置について説明する。
図11は、本発明が適用される受信装置の構成例を示している。
図11の例の受信装置は、DVB-T.2に準拠したデジタル放送の受信機として機能する。このため、受信装置には、復調部101、周波数デインタリーバ102、時間デインタリーバ103、セルデインタリーバ104、および切替部105が設けられている。受信装置にはまた、デマッピング部106、ビットデインタリーバ107、切替部108、デパンクチャ/デ0パディング部109、切替部110、LDPCデコーダ111、BCHデコーダ112、TSバッファ113、および制御部114が設けられている。
図8の送信装置を有する放送局からの放送波は、図11の受信装置に受信され、図示せぬチューナ等によってIF信号として復調部101に供給される。即ち、復調部101にとっては、このIF信号は入力信号となる。そこで、復調部101は、入力信号を直交復調し、その結果得られるベースバンドのOFDM信号を出力信号として、周波数デインタリーバ102に供給する。
即ち、周波数デインタリーバ102にとっては、復調部101の出力信号は入力信号となる。そこで、周波数デインタリーバ102は、入力信号に対して周波数デインタリーブ処理を施す。即ち、周波数デインタリーバ102は、OFDMシンボルに閉じたインタリーバに対応するデインタリーバである。その処理単位は、cell単位(ここではOFDMのcarrier単位)となる。
具体的には、周波数デインタリーバ102の入力信号は、FFT(Fast Fourier Transform)演算処理が施された後のいわゆるOFDM周波数領域信号である。周波数デインタリーブ処理として、OFDM周波数領域信号である入力信号に対して、擬似ランダムパターンによってキャリアの位置の入れ替えを行う処理が実行される。
即ち、上述の如く、DVB-T.2におけるT2フレームには、P1シンボル、P2シンボル、およびデータシンボルが含まれている。このうち、P1シンボルについては、復調部101の出力段階で除去される。即ち、P2シンボルとデータシンボルとからなるOFDM周波数域信号が、入力信号として周波数デインタリーバ102に供給される。よって、周波数デインタリーバ102からは、出力信号として、周波数デインタリーブ処理が施されたP2シンボルと、周波数デインタリーブ処理が施されたデータシンボルとが出力される。
上述の如く、P2シンボルにはL1が含まれており、データシンボルにはPLPが含まれている。従って、周波数デインタリーバ102の出力信号のうち、PLPに対応するデータ信号は、時間デインタリーバ103に供給される。一方、周波数デインタリーバ102の出力信号のうちL1に対応する伝送制御信号は、切替部105に供給される。
周波数デインタリーバ102から出力されて時間デインタリーバ103に入力される信号は、送信側(図8のPLP生成部12)において複数のLDPC符号間でのブロックインタリーブ処理(時間インタリーブ処理)が施されている。その処理単位は、cell単位(ここではコンスタレーション単位)である。そこで、時間デインタリーバ103は、入力信号に対して、時間インタリーブ処理に対応するデインタリーブ処理を施し、その結果得られる信号をセルデインタリーバ104に提供する。
時間デインタリーバ103から出力されてセルデインタリーバ104に入力される信号は、送信側(図8のPLP生成部12)においてLDPC符号内に閉じたインタリーブ処理(セルインタリーブ処理)が施されている。その処理単位は、cell単位(ここではコンスタレーション単位)である。そこで、セルデインタリーバ104は、入力信号に対して、セルインタリーブ処理に対応するデインタリーブ処理を施し、その結果得られる信号を切替部105に提供する。
このようにして、切替部105の入力には、周波数デインタリーバ102から出力されたL1に対応する伝送制御信号(以下、適宜L1と略記する)と、セルデインタリーバ104から出力されたPLPに対応するデータ信号(以下、適宜PLPと略記する)とが供給される。切替部105は、制御部114の制御に基づいて、出力データとして、L1またはPLPを選択して出力する。
デマッピング部106は、切替部105の出力データを、LDPC符号の符号ビット単位のデータに変換する。切替部105の出力データのうち、L1のプレ信号は切替部108に供給され、PLPとL1のポスト信号は、ビットデインタリーバ107に供給される。
デマッピング部106から出力されてビットデインタリーバ107に入力されるデータは、送信側(図8のPLP生成部12または図9のビットインタリーバ46)においてLDPCの符号ビット単位のビットインタリーブ処理が施されている。そこで、ビットデインタリーバ107は、入力されたデータに対してビットデインタリーブ処理を施す。ビットデインタリーブ処理の結果、符号ビットの位置がビットインタリーブ処理前の元の位置に戻ったLDPC符号が得られる。このようなLDPC符号からなる信号が、ビットデインタリーバ107の出力信号として切替部108に供給される。
切替部108は、制御部114の制御に基づいて、出力データとして、L1またはPLPを選択して出力する。即ち、L1は、デパンクチャ/デ0パディング部109に供給される。PLPは、切替部110に供給される。
デパンクチャ/デ0パディング部109に供給されるL1は、情報系列に0パディングを含み、符号化系列がパンクチャされたLDPC符号である。このため、後述するLDPCデコーダ111においては、かかるLDPC符号は、その検査行列Hが行数と列数がより小さくなった行列に変換されて、復号される。このような変換前の検査行列Hよりも小さな行列を用いたLDPC復号をすることで、行列保持のメモリ量と、復号処理量を削減することができる。
このため、デパンクチャ/デ0パディング部109は、変換後の行列に適した受信系列となるように、入力されたL1に対して、デパンクチャ処理とデ0パディング処理を施す。
デパンクチャ/デ0パディング部109の出力信号(L1)は切替部110に供給される。また、上述したように、切替部108の出力信号(PLP)も切替部110に供給される。そこで、切替部108は、制御部114の制御に基づいて、出力データとして、L1またはPLPを選択して出力する。切替部108の出力信号はLDPCデコーダ111に供給される。
即ち、切替部108の出力信号が、LDPCデコーダ111の入力信号となる。そこで、LDPCデコーダ111は、送信側のLDPC符号処理で用いられた検査行列に基づいて生成される変換検査行列(L1については後述する)を用いて、入力信号に対してLDPC復号処理を施し、その結果得られるデータをBCHデコーダ112に供給する。なお、送信側のLDPC符号処理は、PLPについては図8のPLP生成部12において、L1のプレ信号については図9のLDPCエンコーダ34において、L1のポスト信号については図9のLDPCエンコーダ44において、それぞれ実行される。
LDPCデコーダ111から出力されてBCHデコーダ112に入力されるデータは、送信側において、誤り訂正符号化処理としてのBCH符号化処理が施されている。そこで、BCHデコーダ112は、このようなBCH符号化処理が施されたデータの復号を行い、その結果得られるデータをTSバッファ113に一時蓄積させた後、外部に出力する。なお、送信側のBCH符号処理は、PLPについては図8のPLP生成部12において、L1のプレ信号については図9のBCHエンコーダ33において、L1のポスト信号については図9のBCHエンコーダ43において、それぞれ実行される。
制御部114は、BCHデコーダ112の出力データ等に基づいて、周波数デインタリーバ102乃至切替部110の動作を制御する。
なお、図11の受信装置の各構成要素(切替部除く)を、L1の流れの視点からまとめると、図12と図13に示されるようになる。
図12は、L1のプレ信号の復号の流れを説明する図である。
即ち、図12に示されるように、L1のプレ信号は、復調部101、デマッピング部106、デパンクチャ/デ0パディング部109、LDPCデコーダ111、および、BCHデコーダ112の順で順次伝搬されていく。
図13は、L1のポスト信号の復号の流れを説明する図である。
即ち、図13に示されるように、L1のポスト信号は、復調部101、デマッピング部106、ビットデインタリーバ107、デパンクチャ/デ0パディング部109、LDPCデコーダ111、およびBCHデコーダ112の順で順次伝送されていく。
[L1のLDPC復号の収束性について(発明が解決しようとする課題の詳細説明)]
上述したように、図11の構成の受信装置は、L1に対応するLDPC符号化系列に対して、LDPC復号処理を施すことができる。
しかしながら、L1に対応するLDPC符号化系列のLDPC復号処理において、検査行列Hをそのまま用いると復号収束が遅くなることが判明した。このような収束性が悪いことから、繰り返し復号を収束前に終了すると、復号性能も劣化してしまうことになる。
復号収束が遅くなる第1の理由は、L1に対応するLDPC符号化系列がパンクチャされていることである。即ち、パンクチャされたビットもしくはシンボルの情報は消失するため、LDPC符号の繰り返し復号において、正しい符号語への収束性が悪く、多くの繰り返し回数を要するため復号遅延が大きくなる。
また、第2の理由は、0パディングの部分は復号しなくても0であること(その確率が1であること)が既知であるにも関わらず、検査行列Hのままでは、0パディングの部分の復号といった無駄な計算を行うことになることである。
このように、L1に対応するLDPC符号化系列は、0パディングとパンクチャがなされていることが、復号収束が遅くなる理由である。このような0パディングとパンクチャについて、以下、その概略を説明する。
[0パディングとパンクチャの説明]
図14は、0パディングとパンクチャの概略を説明する模式図である。
図14のAは、0パディングを説明する図である。
図14のAの左方の「signal」と記述された信号S1は、0パディング前のL1を示している。即ち、L1のプレ信号である場合には、図9のCRC挿入部31の出力信号が、信号S1に該当する。また、L1のポスト信号である場合には、図9のCRC挿入部41の出力信号が、信号S1に該当する。
図9の0パディング部32または42は、信号S1に対して0パディングを行う。即ち、信号S1に対して、所定ビットの「0」が挿入(パディング)される。これにより、図14のAの右方の信号S2a,S2bのうちの何れかが得られることになる。なお、信号S2a,S2bのうち薄い部分が、信号S1に対応する部分を示している。また、信号S2a,S2bのうち濃い部分が、「0」の部分、即ち、0パディングされた部分を示している。
図14のBは、パンクチャを説明する図である。
図14のBの左方の信号S3は、パディング前のL1を示している。即ち、L1のプレ信号である場合には、図9のLDPCエンコーダ34の出力信号が、信号S3に該当する。また、L1のポスト信号である場合には、図9のLDPCエンコーダ44の出力信号が、信号S3に該当する。
パンクチャリング/0除去部35または45は、LDPCエンコーダ34または44の出力信号S3から、0パディングの部分を削除して、LDPCパリティを間引く(パンクチャする)処理を施す。これにより、図14のBの右方の信号S4が得られることになる。
図15は、パンクチャの具体例を説明する図である。
図15のAに示されるように、パリティインタリーブにより、先頭から360ビットごとにグループ分けがなされる。
なお、グループ数qは、L1のプレ信号の場合は36であり、L1のポスト信号の場合は25である。ただし、以下、説明の簡略上、グループ数qは3であるとする。即ち、以下、「1st parity group」、「2nd parity group」、および、「3rd parity group」の3つにグループ分けされるとする。
具体的には例えば、図15のBのLDPCパリティにおいて、数値(0/1)のみが記載されているビットが「1st parity group」に、四角の枠内に数値(0/1)が記載されているビットが「2nd parity group」に、三角の枠内に数値(0/1)が記載されているビットが「3nd parity group」に、それぞれグループ分けされたとする。
次に、変調方式とsignalの長さから、パンクチャされるグループが決定される。そして、パンクチャされるグループが間引かれることで、パンクチャが実行される。
例えば「2nd parity group」が、パンクチャされるグループとして決定されたとする。この場合、図15のBのLDPCパリティのうち「2nd parity group」が間引かれることで、パンクチャが実行される。その結果、図15のCのPunctured parityが、図14のBのパンクチャ後のLDPCパリティとして得られることになる。
[本発明が適用される手法]
このように、L1に対応するLDPC符号化系列は、0パディングとパンクチャがなされていることが、復号収束が遅くなる理由である。そこで、本発明人は、復号収束を速くすべく、次のような手法を説明した。
即ち、本発明人は、パンクチャに伴う影響を軽減して復号収束を速くすべく、検査行列Hの列のうち、パンクチャされたビットもしくはシンボルに相当する列に着目して、次の第1の処理と第2の処理からなる行列変換を行う、という手法を発明した。即ち、第1の処理とは、着目した列に非0要素を持つ行同士のガロア体上の加算を行い、該当列の非0要素を0にするという処理である。第2の処理とは、第1の処理によって非0要素のなくなった列を削除するという処理である。なお、以下、かかる第1の処理と第2の処理からなる行列変換を行う手法を、パンクチャ分検査行列縮小手法と称する。
また、本発明人は、0パディングに伴う影響を軽減して復号収束を速くすべく、検査行列Hの列のうち、0パディングされたビットもしくはシンボルに相当する列を削除する、という手法を発明した。なお、以下、かかる手法を、0パディング分検査行列縮小手法と称する。
さらに、以下、0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法とについて、具体例を用いて説明する。
図16は、0パディング分検査行列縮小手法の具体例を説明する図である。
図16のAの検査行列Hは、0パディング分検査行列縮小手法が適用される前の元の検査行列Hを示している。図16のAの検査行列Hの各列の上方に記載の符号p0乃至p9は、受信情報の0である確率を示している。
即ち、受信情報の確率p1乃至p3については、0パディングされたビットもしくはシンボルに相当する確率であるので、図16に示されるように、復号しようがしまいが「1.0」であることが既知である。
そこで、0パディング分検査行列縮小手法では、図16のAの元の検査行列Hの1乃至10列のうち、0パディングされたビットもしくはシンボルに相当する列である2乃至4列が削除され、その結果、図16のBに示されるように縮小された検査行列Hが得られることになる。
図17は、パンクチャ分検査行列縮小手法の具体例を説明する図である。
図17のAの検査行列Hは、パンクチャ分検査行列縮小手法が適用される前の元の検査行列Hを示している。即ち、図17のAの検査行列Hは、図16のAの検査行列Hと同一である。よって、図17のAの検査行列Hの各列の上方に記載の符号p0乃至p9は、図16のAと同様に、受信情報の0である確率を示している。
ただし、図17のAにおいては、受信情報の確率p7は、0.5とされている。即ち、確率p7に対応する受信情報とは、図17のAの例では、パンクチャされたビットもしくはシンボルに相当するので、実際には受信されておらず「0」と「1」の何れかが未知であるので、その確率p7は0.5とされているのである。
この場合、図17のAの検査行列Hの列の1乃至10列のうち、8列が、パンクチャされたビットもしくはシンボルに相当する列に該当する。よって、図17のAの検査行列Hの8列が着目する列となる。
図17のAの検査行列Hの着目する列である8列においては、非0要素とは、3行8列の要素「1」と、4行8列の要素「1」である。この非0要素があるため、LDPC復号の際には、本来情報が無いために0.5が付与された確率p7を用いる必要があり、その結果復号収束が遅くなる。従って、パンクチャ分検査行列縮小手法を提供することで、この非0要素を無くすことができるので、本来情報が無いために0.5が付与された確率p7を用いずにLDPC復号ができるようになり、その結果、復号収束を速くすることができる。
そこで、パンクチャ分検査行列縮小手法においては、図17のBに示されるように、第1の処理として、着目する列(8列)に非0要素を持つ行(3行と4行)同士のガロア体上の加算が行われる。その結果、図17のCに示されるように、該当列(8列)の非0要素(3行8列)が0になる。
次に、第2の処理として、第1の処理によって非0要素のなくなった列(8列)が削除される。その結果、図17のDに示されるように縮小された検査行列Hが得られることになる。
以上、0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法とを別々に説明したが、これらの手法は組み合わせることができる。
図18は、図16のA(=図17のA)の検査行列Hに対して、0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法とを組み合わせた処理を施すことにより得られる検査行列Hの一例を示している。
図18に示されるように、0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法とを組み合わせることで、より一段と縮小された検査行列Hが得られることになる。
図19は、0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法とを組み合わせた処理を説明する図であって、タナーグラフの一例を示している。
図19のAは、図16のA(=図17のA)の検査行列Hをそのまま用いた場合のタナーグラフの一例を示している。
図19のBは、図16のA(=図17のA)の検査行列Hに対して、0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法とを組み合わせた処理を施した結果得られる検査行列Hを用いた場合のタナーグラフの一例を示している。
図19のA,Bにおいて、各図の上方の丸印のノードがバリアブルノードを示している。また、各図の下方の四角印のノードがチェックノードを示している。
以上、0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法との理解を容易なものとすべく、実際よりも小さい検査行列Hを例として説明してきた。即ち、当然ながら、0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法とは、実際の大きさの検査行列Hに対しても適用できる。
図20乃至図25は、実際の大きさの検査行列Hに対して、0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法とを組み合わせた処理を施した結果を示している。
図20は、0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法が適用される前の元の検査行列Hを示している。
図20において、「0padding」と記述された箇所が、0パディングされたビットもしくはシンボルに相当する列を示している。また、「Puncturing」と記述された箇所が、パンクチャされたビットもしくはシンボルに相当する列を示している。
図20において、検査行列Hを構成する各枠(数字が記載されている枠)は、360×360の正方行列を示している。
図21は、図20の検査行列Hを構成する各枠に記載されている数字の意味を説明する図である。
即ち、図20の検査行列Hを構成する各枠に記載されている数字は、図21のAに示される単位行列に対して、右シフトをした数値を示している。例えば、図20の検査行列Hを構成する枠に「1」が記載されている場合、その枠は、図21のAに示される単位行列に対して1だけ右シフトをした結果得られる行列、即ち、図21のBに示される行列を示している。
ただし、例外として、図20の検査行列Hを構成する枠に「―1」が記載されている場合、その枠は、0行列を示している。また、図20の検査行列Hを構成する枠に記載されている数字に「´」が記載されている場合、その枠は、図21のAに示される単位行列に対して数字分だけ右シフトをした結果得られる行列の1行目の非0要素を削除した行列を示している。例えば、図20の検査行列Hを構成する枠に「359´」が記載されている場合、その枠は、図21のAに示される単位行列に対して359だけ右シフトをした結果得られる行列、即ち図21のCに示される行列、の1行目の非0要素を削除した行列、即ち、図21のDに示される行列を示している。
さらに、図20の検査行列Hを構成する枠に記載されている数字が「+」で連結されている場合、その枠は、図21のAに示される単位行列に対して「+」より前に記載の数字だけ右シフトをした結果得られる行列と、「+」より後に記載の数字だけ右シフトをした結果得られる行列の和を示している。例えば、図20の検査行列Hを構成する枠に記載されている数字が「223+314」である場合、その枠は、図21のAに示される単位行列に対して223だけ右シフトをした結果得られる行列と、314だけ右シフトをした結果得られる行列の和を示している。
なお、これらのことは、後述する図22乃至図24の検査行列Hにも当てはまるとする。
図22は、図20の検査行列Hに対して、0パディング分検査行列縮小手法に従った処理を施した結果得られる検査行列Hを示している。
図23は、図22の検査行列Hに対して、パンクチャ分検査行列縮小手法に従った処理を施した結果得られる検査行列Hを示している。
図24は、図23の検査行列Hに対して、パンクチャ分検査行列縮小手法に従った処理を施した結果得られる検査行列Hを示している。
図25は、図24の検査行列Hに対して、パンクチャ分検査行列縮小手法に従った処理を施した結果得られる検査行列Hを示している。
即ち、図20乃至図25の例では、0パディング分検査行列縮小手法に従って、0パディングされたビットもしくはシンボルに相当する列が削除された後(図21参照)、パンクチャ分検査行列縮小手法に従って、着目する列(8列)に非0要素を持つ行(3行と4行)同士のガロア体上の加算が繰り返し実行されていく(図22乃至図25参照)。その結果、最終段階ではないが、図25に示されるように、図20と比較して大幅に縮小された検査行列Hが得られることになる。
以上説明した0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法とは、L1の検査行列Hに適用できるが、図26に示されるように、L1のうちプレ信号の検査行列Hに適用すると好適である。
即ち、図26は、L1のうちプレ信号の検査行列Hを、0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法に従って縮小させた場合の効果の例を示している。
図26において、横軸は、Es/N0を示しており、縦軸は、Bit Error Rateを示している。
図26の説明の間、その説明の簡略上、0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法が適用される前の元の検査行列Hを、図26の記載にあわせて、元行列と称する。一方、元行列に対して、0パディング分検査行列縮小手法とパンクチャ分検査行列縮小手法とを組み合わせた処理を施した結果得られる検査行列Hを、縮小版と称する。
また、LDPC復号において、Iter回(Iterは正の整数値)の繰り返し復号を、N回繰り返しと称する。
図26において、曲線C1は、元行列を用いての50回繰り返しの場合の特性を示している。曲線C2は、元行列を用いての30回繰り返しの場合の特性を示している。曲線C3は、元行列を用いての10回繰り返しの場合の特性を示している。曲線C4は、縮小版を用いての10回繰り返しの場合の特性を示している。
曲線C1,曲線C2,曲線C3の順に、図26中左方に示されていることがわかる。図26中左方に示されるほど、LDPC復号の性能が良いことを意味しているので、繰り返し回数を増やすことで、LDPC復号の性能が良くなっていくことがわかる。
ここで、注目すべき点は、曲線C1と曲線C4とがほぼ一致している点である。このことは、元行列では、50回繰り返しにより始めて到達できたLDPC復号の性能が、縮小版では、10回繰り返しだけで到達できることを意味している。即ち、このことは、縮小版は、元行列と比較して、少ない繰り返し回数で、LDPC復号の性能を良くすることができることを意味している。換言すると、このことは、L1(特にプレ信号)に対応するLDPC符号化系列のLDPC復号処理において、縮小版を用いることで、元行列を用いる場合と比較して復号収束を速くすることができることを意味している。
以上まとめると、パンクチャ分検査行列縮小手法は、符号化系列がパンクチャされたLDPC符号に対するLDPC復号処理に適用できる。
また、0パディング分検査行列縮小手法は、0 パディングを含むLDPC符号化された符号化系列であるLDPC復号に対するLDPC復号処理に適用できる。
さらに、復号対象のLDPC符号が、符号化系列がパンクチャされたLDPC符号であって、かつ、0 パディングを含むLDPC符号化された符号化系列であるLDPC復号である場合には、パンクチャ分検査行列縮小手法と0パディング分検査行列縮小手法とを組み合わせて適用できる。この場合、0パディングによって挿入された0が符号語からパンクチャされている場合にも、検査行列Hにおける 0 パディングに相当する列を削除した行列へ変換して、LDPC復号処理を行うことができる。
なお、パンクチャ分検査行列縮小手法や0パディング分検査行列縮小手法における行列変換処理では、元の検査行列Hのgirthを保つこともできるし、元の検査行列Hの持つgirthを変化させても良い。また、元の検査行列Hの最小ループの数を保つこともできるし、元の検査行列Hの持つ最小ループの数を変化させてもよい。
さらにまた、上述のLDPC符号が、ビットインタリーブされて送信されている場合には、パンクチャ分検査行列縮小手法や0パディング分検査行列縮小手法における行列変換処理の結果得られた検査行列Hに適したデ0パディングやデパンクチャを行うことができる。
パンクチャ分検査行列縮小手法や0パディング分検査行列縮小手法における行列変換処理では、LDPC復号の並列処理単位を削る削除や行変換は禁止されることが望ましいが、禁止されなくてもよい。
このようなパンクチャ分検査行列縮小手法や0パディング分検査行列縮小手法を適用することで、例えば、次の第1乃至第3の効果を奏することができる。
第1の効果とは、従来の検査行列Hに比べて小さな検査行列HをLDPC復号処理に使うことができるため、保持するメモリ量を削減することができる、という効果である。
第2の効果とは、従来の検査行列Hに比べて小さな検査行列HをLDPC復号処理に使うことができるため、LDPC復号の繰り返し復号の1回あたりの計算量を減らすことができ、復号遅延量を削減することができる、という効果である。
第3の効果とは、次のような効果をいう。即ち、従来の検査行列Hを用いて、パンクチャされたLDPC符号化系列を復号すると、パンクチャされたビットもしくはシンボルの情報は消失するため、繰り返し復号において収束性が悪く、収束させるためには、多くの繰り返し回数を要していた。これに対して、パンクチャ分検査行列縮小手法が適用されると、パンクチャされたビットもしくはシンボルに対応する列が削除される。その結果、収束が速くなり、従来の検査行列Hを用いた場合に比べて少ない繰り返し回数で正しい符号語に収束するようになる(図26参照)という効果が、第3の効果である。
[受信システムの構成]
図27は、図11の構成の受信装置に適用可能な受信システムの第1の構成例を示すブロック図である。
図27において、受信システムは、取得部201、伝送路復号処理部202、及び、情報源復号処理部203から構成される。
取得部201は、番組の画像データや音声データ等の対象データを、少なくともLDPC符号化することで得られるLDPC符号を含む信号を取得する。例えば、取得部201は、地上デジタル放送、衛星デジタル放送、CATV(Cable Television)網、インターネットその他のネットワーク等の、図示せぬ伝送路を介して信号を取得し、伝送路復号処理部202に供給する。
ここで、取得部201が取得する信号が、例えば、放送局から、地上波や、衛星波、CATV網等を介して放送されてくる場合には、取得部201は、チューナやSTB(Set Top Box)等で構成される。また、取得部201が取得する信号が、例えば、webサーバから、IPTV(Internet Protocol Television)のようにマルチキャストで送信されてくる場合には、取得部201は、例えば、NIC(Network Interface Card)等のネットワークI/F(Inter face)で構成される。
伝送路復号処理部202は、取得部201が伝送路を介して取得した信号に対して、伝送路で生じる誤りを訂正する処理を少なくとも含む伝送路復号処理を施し、その結果得られる信号を、情報源復号処理部203に供給する。
即ち、取得部201が伝送路を介して取得した信号は、伝送路で生じる誤りを訂正するための誤り訂正符号化を、少なくとも行うことで得られた信号である。そこで、伝送路復号処理部202は、そのような信号に対して、例えば、誤り訂正処理等の伝送路復号処理を施す。
ここで、誤り訂正符号化としては、例えば、LDPC符号化や、リードソロモン符号化等がある。ここでは、誤り訂正符号化として、少なくとも、LDPC符号化が行われている。
また、伝送路復号処理には、変調信号の復調等が含まれることがある。
情報源復号処理部203は、伝送路復号処理が施された信号に対して、圧縮された情報を元の情報に伸張する処理を少なくとも含む情報源復号処理を施す。
即ち、取得部201が伝送路を介して取得した信号には、情報としての画像や音声等のデータ量を少なくするために、情報を圧縮する圧縮符号化が施されている場合がある。このような場合、情報源復号処理部203は、伝送路復号処理が施された信号に対して、圧縮された情報を元の情報に伸張する処理(伸張処理)等の情報源復号処理を施す。
なお、取得部201が伝送路を介して取得した信号に、圧縮符号化が施されていない場合には、情報源復号処理部203では、圧縮された情報を元の情報に伸張する処理は行われない。
ここで、伸張処理としては、例えば、MPEGデコード等がある。また、情報源復号処理には、伸張処理の他、デスクランブル等が含まれることがある。
以上のように構成される受信システムでは、取得部201において、例えば、画像や音声等のデータに対して、MPEG符号化等の圧縮符号化が施され、さらに、LDPC符号化等の誤り訂正符号化が施された信号が、伝送路を介して取得され、伝送路復号処理部202に供給される。
伝送路復号処理部202では、取得部201からの信号に対して、例えば、復調部101乃至BCHデコーダ112と同様の処理が、伝送路復号処理として施される。伝送路復号処理の結果得られる信号は、情報源復号処理部203に供給される。
情報源復号処理部203では、伝送路復号処理部202からの信号に対して、MPEGデコード等の情報源復号処理が施され、その結果得られる画像、又は音声が出力される。
以上のような図27の受信システムは、例えば、デジタル放送としてのテレビジョン放送を受信するテレビチューナ等に適用することができる。
なお、取得部201、伝送路復号処理部202、及び、情報源復号処理部203は、それぞれ、1つの独立した装置(ハードウエア(IC(Integrated Circuit)等))、又はソフトウエアモジュール)として構成することが可能である。
また、取得部201、伝送路復号処理部202、及び、情報源復号処理部203のうち2以上からなるセットを、1つの独立した装置として構成することが可能である。このようなセットとしては、例えば、取得部201と伝送路復号処理部202とのセットが存在する。また例えば、伝送路復号処理部202と情報源復号処理部203とのセットが存在する。また例えば、取得部201、伝送路復号処理部202、及び、情報源復号処理部203のセットが存在する。
図28は、図11の構成の受信装置に適用可能な受信システムの第2の構成例を示すブロック図である。
なお、図中、図27の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図28の受信システムは、取得部201、伝送路復号処理部202、及び、情報源復号処理部203を有する点で、図27の場合と共通し、出力部204が新たに設けられている点で、図27の場合と相違する。
出力部204は、例えば、画像を表示する表示装置や、音声を出力するスピーカであり、情報源復号処理部203から出力される信号としての画像や音声等を出力する。即ち、出力部204は、画像を表示し、あるいは、音声を出力する。
以上のような図28の受信システムは、例えば、デジタル放送としてのテレビジョン放送を受信するテレビジョン受像機や、ラジオ放送を受信するラジオ受信機等に適用することができる。
なお、取得部201において取得された信号に、圧縮符号化が施されていない場合には、伝送路復号処理部202が出力する信号が、出力部204に供給される。
図29は、図11の構成の受信装置に適用可能な受信システムの第3の構成例を示すブロック図である。
なお、図中、図27の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図29の受信システムは、取得部201、及び、伝送路復号処理部202を有する点で、図28の場合と共通する。
ただし、図29の受信システムは、情報源復号処理部203が設けられておらず、記録部205が新たに設けられている点で、図28の場合と相違する。
記録部205は、伝送路復号処理部202が出力する信号(例えば、MPEGのTSのTSパケット)を、光ディスクや、ハードディスク(磁気ディスク)、フラッシュメモリ等の記録(記憶)媒体に記録する(記憶させる)。
以上のような図29の受信システムは、テレビジョン放送を録画するレコーダ等に適用することができる。
なお、図29において、受信システムは、情報源復号処理部203を設けて構成し、情報源復号処理部203で、情報源復号処理が施された後の信号、すなわち、デコードによって得られる画像や音声を、記録部205で記録することができる。
また、本発明は、DVB-C.2に規格のL1 part2を受信する受信装置や受信システムにも適用することができる。L1 part2は、L1と同様に、LDPC符号化された符号化系列であって、その少なくとも一部がパンクチャされた0パディングを含む符号化系列である。L1 part2の詳細については、DVB BlueBook, Frame structure channel coding and modulation for a second generation digital transmission system for cable system (DVB-C2) 平成21年4月、DVBのホームページ、[平成21年5月28日検索]、インターネット<URL:http://www.dvb.org/technology/standards/a138.dvb-c2.den302769v111.pdf>(以下、参考文献という)に開示されている。特に、参考文献の図21等に、L1 part2において0パディングとパンクチャが行われることが開示されている。
[本発明のプログラムへの適用]
ところで、上述した一連の処理は、ハードウエアにより実行させることもできるが、ソフトウエアにより実行させることができる。
この場合、上述した受信装置を含む受信システムの少なくとも一部として、例えば、図30に示されるコンピュータを採用することができる。
図30において、CPU(Central Processing Unit)301は、ROM(Read Only Memory)302に記録されているプログラムに従って各種の処理を実行する。または記憶部308からRAM(Random Access Memory)303にロードされたプログラムに従って各種の処理を実行する。RAM303にはまた、CPU301が各種の処理を実行する上において必要なデータなども適宜記憶される。
CPU301、ROM302、およびRAM303は、バス304を介して相互に接続されている。このバス304にはまた、入出力インタフェース305も接続されている。
入出力インタフェース305には、キーボード、マウスなどよりなる入力部306、ディスプレイなどよりなる出力部307が接続されている。また、ハードディスクなどより構成される記憶部308、および、モデム、ターミナルアダプタなどより構成される通信部309が接続されている。通信部309は、インターネットを含むネットワークを介して他の装置(図示せず)との間で行う通信を制御する。
入出力インタフェース305にはまた、必要に応じてドライブ310が接続され、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどよりなるリムーバブルメディア311が適宜装着される。そして、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部308にインストールされる。
一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、ネットワークや記録媒体からインストールされる。
このようなプログラムを含む記録媒体は、図30に示されるように、装置本体とは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク(フロッピディスクを含む)、光ディスク(CD-ROM(Compact Disk-Read Only Memory),DVD(Digital Versatile Disk)を含む)、光磁気ディスク(MD(Mini-Disk)を含む)、もしくは半導体メモリなどよりなるリムーバブルメディア(パッケージメディア)311により構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されているROM302や、記憶部308に含まれるハードディスクなどで構成される。
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、その順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本明細書において、システムとは、複数の装置や処理部により構成される装置全体を表すものである。
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
101 復調部, 102 周波数デインタリーバ, 103 時間デインタリーバ,
104 セルデインタリーバ, 105 切替部, 106 デマッピング部, 107 ビットデインタリーバ, 108 切替部, 109 デパンクチャ/デ0パディング部, 110 切替部, 111 LDPCデコーダ, 112 BCHデコーダ, 113
TSバッファ, 114 制御部, 201 取得部, 202 伝送路復号処理部, 203 情報源復号処理部, 204 出力部, 205 記憶部, 301 CPU, 302 ROM, 303 RAM, 308 記憶部, 311 リムーバブルメディア

Claims (16)

  1. LDPC(Low Density Parity Check)符号化された符号化系列であって、その少なくとも一部がパンクチャされた符号化系列を復号対象として受信する受信手段と、
    LDPC符号化された際に用いられた元の検査行列の列のうち、パンクチャされたビットもしくはシンボルに相当する列に着目して、その列に非0要素を持つ行同士のガロア体上の加算を行い、その非0要素を0にするという第1の処理と、前記第1の処理によって非0要素のなくなった列を削除するという第2の処理とを含むパンクチャ行列変換処理を実行し、前記パンクチャ行列変換処理の結果得られた行列を検査行列として用いて、前記受信手段に受信された前記符号化系列に対してLDPC復号処理を施すLDPC復号手段と
    を備える受信装置。
  2. 前記受信手段に受信された前記符号化系列は、さらに、0 パディングを含むLDPC符号化された符号化系列を有しており、
    前記LDPC復号手段は、
    前記元の検査行列に対して、前記パンクチャ行列変換処理に加えて、0パディングされたビットもしくはシンボルに相当する列を削除する0パディング行列変換処理を施し、
    前記パンクチャ行列変換処理と前記0パディング行列変換処理の結果得られた行列を検査行列として用いて、前記受信手段に受信された前記符号化系列に対してLDPC復号処理を施す
    請求項1に記載の受信装置。
  3. 前記受信手段に受信された前記符号化系列は、さらに、0パディングによって挿入された0が符号語からパンクチャされており、
    前記LDPC復号手段は、前記0パディング行列変換処理の一部としてさらに、前記元の検査行列における0パディングに相当する列を削除した行列へ変換する処理を実行する
    請求項2に記載の受信装置。
  4. 前記LDPC復号手段は、前記パンクチャ行列変換処理と前記0パディング行列変換処理のうち少なくとも一方において、前記元の検査行列のgirthを保つ
    請求項2に記載の受信装置。
  5. 前記LDPC復号手段は、前記パンクチャ行列変換処理と前記0パディング行列変換処理のうち少なくとも一方において、前記元の検査行列のgirthを変化させる
    請求項2に記載の受信装置。
  6. 前記LDPC復号手段は、前記パンクチャ行列変換処理と前記0パディング行列変換処理のうち少なくとも一方において、前記元の検査行列の最小ループ数を保つ
    請求項2に記載の受信装置。
  7. 前記LDPC復号手段は、前記パンクチャ行列変換処理と前記0パディング行列変換処理のうち少なくとも一方において、前記元の検査行列の最小ループ数を変化させる
    請求項2に記載の受信装置。
  8. 前記受信手段に受信された前記符号化系列は、さらに、ビットインタリーブされており、
    前記パンクチャ行列変換処理と前記0パディング行列変換処理の結果得られる行列に応じたデパンクチャとデ0パディングを行うデパンクチャ/デ0パディング手段をさらに備える
    請求項2に記載の受信装置。
  9. 前記受信装置は、DVB(Digital Video Broadcasting)-T.2に準拠しており、
    前記受信手段に受信された前記符号化系列は、前記DVB-T.2で規定されているL1信号のうち、少なくともプレ信号を含む
    請求項2に記載の受信装置。
  10. 前記受信手段に受信された前記符号化系列は、前記L1信号のうち、さらにポスト信号を含む
    請求項9に記載の受信装置。
  11. 前記受信装置は、DVB(Digital Video Broadcasting)-C.2に準拠しており、
    前記受信手段に受信された前記符号化系列は、前記DVB-C.2で規定されているL1 part2信号を含む
    請求項2に記載の受信装置。
  12. 前記LDPC復号手段は、前記パンクチャ行列変換処理と前記0パディング行列変換処理において、LDPC復号の並列処理単位を削る削除や行変換の処理を禁止する
    請求項2に記載の受信装置。
  13. 前記LDPC復号手段は、前記パンクチャ行列変換処理と前記0パディング行列変換処理において、LDPC復号の並列処理単位を削る削除や行変換の処理を禁止しない
    請求項2に記載の受信装置。
  14. LDPC(Low Density Parity Check)符号化された符号化系列であって、その少なくとも一部がパンクチャされた符号化系列を復号対象として受信する受信手段を備える受信装置が、
    LDPC符号化された際に用いられた元の検査行列の列のうち、パンクチャされたビットもしくはシンボルに相当する列に着目して、
    その列に非0要素を持つ行同士のガロア体上の加算を行い、その非0要素を0にするという第1の処理と、
    前記第1の処理によって非0要素のなくなった列を削除するという第2の処理と
    を含むパンクチャ行列変換処理を実行し、
    前記パンクチャ行列変換処理の結果得られた行列を検査行列として用いて、前記受信手段に受信された前記符号化系列に対してLDPC復号処理を施す
    ステップを含む受信方法。
  15. LDPC(Low Density Parity Check)符号化された符号化系列であって、その少なくとも一部がパンクチャされた符号化系列を復号対象として受信する受信手段を備える受信装置を制御するコンピュータに、
    LDPC符号化された際に用いられた元の検査行列の列のうち、パンクチャされたビットもしくはシンボルに相当する列に着目して、
    その列に非0要素を持つ行同士のガロア体上の加算を行い、その非0要素を0にするという第1の処理と、
    前記第1の処理によって非0要素のなくなった列を削除するという第2の処理と
    を含むパンクチャ行列変換処理を実行し、
    前記パンクチャ行列変換処理の結果得られた行列を検査行列として用いて、前記受信手段に受信された前記符号化系列に対してLDPC復号処理を施す
    ステップを含む制御処理を実行させるプログラム。
  16. LDPC(Low Density Parity Check)符号化された符号化系列であって、その少なくとも一部がパンクチャされた符号化系列を含む信号を伝送路を介して取得する取得手段と、
    前記取得手段が前記伝送路を介して取得した信号に対して、前記伝送路で生じる誤りを訂正する処理を少なくとも含む伝送路復号処理を施し、その結果得られる信号を出力する伝送路復号手段と、
    前記伝送路復号手段の出力信号に対して情報源復号処理を施す情報源復号処理手段、または、前記伝送路復号手段の出力信号を記録媒体に記録させる記録手段と
    を備え、
    前記伝送路復号手段は、
    LDPC符号化された際に用いられた元の検査行列の列のうち、パンクチャされたビットもしくはシンボルに相当する列に着目して、その列に非0要素を持つ行同士のガロア体上の加算を行い、その非0要素を0にするという第1の処理と、前記第1の処理によって非0要素のなくなった列を削除するという第2の処理とを含むパンクチャ行列変換処理を実行し、前記パンクチャ行列変換処理の結果得られた行列を検査行列として用いて、前記取得手段により取得された前記符号化系列に対してLDPC復号処理を施すLDPC復号手段を有する
    受信システム。
JP2010121181A 2009-05-29 2010-05-27 受信装置及び方法、プログラム、並びに受信システム Active JP5505715B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010121181A JP5505715B2 (ja) 2009-05-29 2010-05-27 受信装置及び方法、プログラム、並びに受信システム

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009131256 2009-05-29
JP2009131256 2009-05-29
JP2010121181A JP5505715B2 (ja) 2009-05-29 2010-05-27 受信装置及び方法、プログラム、並びに受信システム

Publications (2)

Publication Number Publication Date
JP2011010287A true JP2011010287A (ja) 2011-01-13
JP5505715B2 JP5505715B2 (ja) 2014-05-28

Family

ID=42238247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010121181A Active JP5505715B2 (ja) 2009-05-29 2010-05-27 受信装置及び方法、プログラム、並びに受信システム

Country Status (5)

Country Link
US (1) US8448049B2 (ja)
EP (1) EP2256935A3 (ja)
JP (1) JP5505715B2 (ja)
CN (1) CN101902230B (ja)
TW (1) TWI427936B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105290A1 (ja) * 2010-02-26 2011-09-01 ソニー株式会社 データ処理装置、及びデータ処理方法、並びに、受信システム
JP2014502828A (ja) * 2011-01-18 2014-02-03 サムスン エレクトロニクス カンパニー リミテッド 通信・放送システムにおける送受信装置及びその方法
JP2017183803A (ja) * 2016-03-28 2017-10-05 日本放送協会 送信装置及び受信装置

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100290395A1 (en) * 2009-04-15 2010-11-18 Research In Motion Ltd Sensor-based wireless communication systems using compressive sampling
US8787186B2 (en) * 2008-12-12 2014-07-22 Blackberry Limited Mobility in a distributed antenna system
US8503551B2 (en) 2009-02-13 2013-08-06 Lg Electronics Inc. Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal
US8516351B2 (en) 2009-07-21 2013-08-20 Ramot At Tel Aviv University Ltd. Compact decoding of punctured block codes
US8516352B2 (en) 2009-07-21 2013-08-20 Ramot At Tel Aviv University Ltd. Compact decoding of punctured block codes
EP2457329A2 (en) * 2009-07-21 2012-05-30 Ramot at Tel-Aviv University Ltd. Compact decoding of punctured codes
US8375278B2 (en) 2009-07-21 2013-02-12 Ramot At Tel Aviv University Ltd. Compact decoding of punctured block codes
US9397699B2 (en) 2009-07-21 2016-07-19 Ramot At Tel Aviv University Ltd. Compact decoding of punctured codes
WO2012099398A2 (en) * 2011-01-18 2012-07-26 Samsung Electronics Co., Ltd. Apparatus and method for transmittng and receiving data in communication/broadcasting system
US9037564B2 (en) 2011-04-29 2015-05-19 Stephen Lesavich Method and system for electronic content storage and retrieval with galois fields on cloud computing networks
US9361479B2 (en) 2011-04-29 2016-06-07 Stephen Lesavich Method and system for electronic content storage and retrieval using Galois fields and geometric shapes on cloud computing networks
US9137250B2 (en) 2011-04-29 2015-09-15 Stephen Lesavich Method and system for electronic content storage and retrieval using galois fields and information entropy on cloud computing networks
US9569771B2 (en) 2011-04-29 2017-02-14 Stephen Lesavich Method and system for storage and retrieval of blockchain blocks using galois fields
US8751906B2 (en) * 2011-06-13 2014-06-10 Marvell World Trade Ltd. Systems and methods for operating on a storage device using a life-cycle dependent coding scheme
KR101791477B1 (ko) * 2011-10-10 2017-10-30 삼성전자주식회사 통신/방송 시스템에서 데이터 송수신 장치 및 방법
CN102684707B (zh) * 2012-05-21 2015-02-25 电子科技大学 一种ldpc编码器
US9166663B2 (en) * 2012-12-14 2015-10-20 Futurewei Technologies, Inc. System and method for open-loop MIMO communications in a SCMA communications system
US9450704B2 (en) * 2013-04-08 2016-09-20 Samsung Electronics Co., Ltd. Transmitting apparatus, interleaving method thereof, receiving apparatus, and deinterleaving method thereof
WO2015041475A1 (ko) * 2013-09-17 2015-03-26 삼성전자 주식회사 송신 장치 및 그의 펑처링 방법
US10389382B2 (en) * 2013-09-18 2019-08-20 Samsung Electronics Co., Ltd. Transmitter and signal processing method thereof
US9294325B2 (en) 2013-09-25 2016-03-22 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
CN105830411B (zh) * 2013-12-27 2020-03-13 松下电器(美国)知识产权公司 发送方法、接收方法及发送装置、接收装置
US9602137B2 (en) 2014-02-19 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR101776275B1 (ko) 2014-02-19 2017-09-07 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
KR101884272B1 (ko) * 2014-02-20 2018-08-30 상하이 내셔널 엔지니어링 리서치 센터 오브 디지털 텔레비전 컴퍼니, 리미티드 Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법
JP2015170912A (ja) * 2014-03-05 2015-09-28 ソニー株式会社 データ処理装置、及び、データ処理方法
JP2015179960A (ja) 2014-03-19 2015-10-08 ソニー株式会社 データ処理装置、及び、データ処理方法
KR101775703B1 (ko) 2014-05-21 2017-09-06 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US9602245B2 (en) * 2014-05-21 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
CN104393876B (zh) * 2014-11-04 2018-08-17 北京航空航天大学 奇偶校验矩阵及编码方法和编码器与译码方法和译码器
WO2016085084A1 (ko) * 2014-11-26 2016-06-02 엘지전자(주) 방송 신호 송수신 장치 및 방법
CN104618067B (zh) * 2015-02-16 2017-11-03 中国科学院上海高等研究院 Ngb‑w系统中物理帧信令信道的编码与调制方法
KR102287620B1 (ko) 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
CN104618072B (zh) * 2015-02-16 2017-11-03 中国科学院上海高等研究院 Ngb‑w 系统中逻辑帧信令信道的编码与调制方法
CN111865497B (zh) 2015-02-25 2023-04-14 三星电子株式会社 发送器及其产生附加奇偶校验的方法
US10355814B2 (en) 2015-02-25 2019-07-16 Samsung Electronics Co., Ltd. Transmitter and method for generating additional parity thereof
KR102426771B1 (ko) 2015-02-25 2022-07-29 삼성전자주식회사 송신 장치 및 그의 부가 패리티 생성 방법
KR102426380B1 (ko) 2015-02-25 2022-07-29 삼성전자주식회사 송신 장치 및 그의 부가 패리티 생성 방법
CN112165335B (zh) * 2015-02-25 2023-09-01 三星电子株式会社 发送设备和接收设备
KR102325951B1 (ko) * 2015-03-02 2021-11-12 삼성전자주식회사 송신 장치 및 그의 쇼트닝 방법
KR101800415B1 (ko) * 2015-03-02 2017-11-23 삼성전자주식회사 송신 장치 및 그의 패리티 퍼뮤테이션 방법
CN112291040B (zh) 2015-03-02 2024-01-26 三星电子株式会社 发送方法和接收方法
US10340952B2 (en) * 2015-03-02 2019-07-02 Samsung Electronics Co., Ltd. Transmitter and shortening method thereof
US10340954B2 (en) * 2015-05-19 2019-07-02 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US10447428B2 (en) * 2015-05-19 2019-10-15 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US10367530B2 (en) 2016-01-14 2019-07-30 Qualcomm Incorporated Unified code block segmentation providing a cyclic redundancy check for low density parity check code codewords
WO2017214851A1 (zh) * 2016-06-14 2017-12-21 华为技术有限公司 一种信号传输的方法、发射端及接收端
EP3516775A4 (en) * 2016-09-22 2020-05-13 Nokia Technologies Oy CHANNEL CODING ARRANGEMENT
CN108023598B (zh) * 2016-11-03 2021-05-07 华为技术有限公司 编码方法、译码方法及无线通信设备
US10387254B2 (en) * 2017-10-12 2019-08-20 Samsung Electronics Co, Ltd. Bose-chaudhuri-hocquenchem (BCH) encoding and decoding tailored for redundant array of inexpensive disks (RAID)
KR102109015B1 (ko) * 2018-10-23 2020-05-11 네이버 주식회사 부분 접속 복구가 가능하고 중복 인코딩이 용이한 데이터 저장 방법 및 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006506905A (ja) * 2002-11-18 2006-02-23 クゥアルコム・インコーポレイテッド レート適合低密度パリティ検査符号
WO2006075417A1 (ja) * 2005-01-14 2006-07-20 Fujitsu Limited 符号化方法、復号方法及びそれらの装置
JP2006238127A (ja) * 2005-02-25 2006-09-07 Sony Corp 復号装置および方法、並びにプログラム
JP2008011078A (ja) * 2006-06-28 2008-01-17 Samsung Electronics Co Ltd 情報符号化装置、情報復号装置、情報符号化方法、および情報復号方法
US20080059862A1 (en) * 2006-09-04 2008-03-06 Samsung Electronics Co., Ltd. Apparatus and method to transmit/receive signal in a communication system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633856B2 (en) * 2001-06-15 2003-10-14 Flarion Technologies, Inc. Methods and apparatus for decoding LDPC codes
US6938196B2 (en) * 2001-06-15 2005-08-30 Flarion Technologies, Inc. Node processors for use in parity check decoders
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
CN1713530A (zh) * 2004-06-22 2005-12-28 印芬龙科技股份有限公司 解码低密度奇偶校验(ldpc)码字的ldpc解码器
KR100913876B1 (ko) * 2004-12-01 2009-08-26 삼성전자주식회사 저밀도 패리티 검사 부호의 생성 방법 및 장치
US7543197B2 (en) * 2004-12-22 2009-06-02 Qualcomm Incorporated Pruned bit-reversal interleaver
US7516390B2 (en) * 2005-01-10 2009-04-07 Broadcom Corporation LDPC (Low Density Parity Check) coding and interleaving implemented in MIMO communication systems
US7617439B2 (en) * 2005-01-10 2009-11-10 Broadcom Corporation Algebraic construction of LDPC (Low Density Parity Check) codes with corresponding parity check matrix having CSI (Cyclic Shifted Identity) sub-matrices
KR100703483B1 (ko) * 2005-03-04 2007-04-03 삼성전자주식회사 저밀도 패러티 검사 부호의 천공 방법
RU2426241C2 (ru) * 2006-10-26 2011-08-10 Квэлкомм Инкорпорейтед Схемы кодирования для передач беспроводной связи
MX2009007946A (es) * 2007-01-24 2009-08-18 Qualcomm Inc Codificacion y descodificacion de verificacion de paridad de baja densidad (ldpc) de paquetes de tamaños variables.
US8261155B2 (en) * 2007-03-09 2012-09-04 Qualcomm Incorporated Methods and apparatus for encoding and decoding low density parity check (LDPC) codes
WO2009011134A1 (ja) * 2007-07-19 2009-01-22 Panasonic Corporation 無線通信装置およびldpc符号化における通信リソース配置方法
JP5354985B2 (ja) * 2007-07-30 2013-11-27 パナソニック株式会社 符号化装置及び復号化装置
EP2457329A2 (en) * 2009-07-21 2012-05-30 Ramot at Tel-Aviv University Ltd. Compact decoding of punctured codes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006506905A (ja) * 2002-11-18 2006-02-23 クゥアルコム・インコーポレイテッド レート適合低密度パリティ検査符号
WO2006075417A1 (ja) * 2005-01-14 2006-07-20 Fujitsu Limited 符号化方法、復号方法及びそれらの装置
JP2006238127A (ja) * 2005-02-25 2006-09-07 Sony Corp 復号装置および方法、並びにプログラム
JP2008011078A (ja) * 2006-06-28 2008-01-17 Samsung Electronics Co Ltd 情報符号化装置、情報復号装置、情報符号化方法、および情報復号方法
US20080059862A1 (en) * 2006-09-04 2008-03-06 Samsung Electronics Co., Ltd. Apparatus and method to transmit/receive signal in a communication system

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6014007092; 鈴木 陽一 他: '高度BSデジタル放送用LDPC符号の設計' 映像情報メディア学会誌 Vol.62, No.12, 20081201, pp.1997-2004 *
JPN6014007093; Jung-Ae Kim et al.: 'Analysis of Check-Node Merging Decoding for Punctured LDPC Codes with Dual-Diagonal Parity Structure' Wireless Communications and Networking Conference, 2007.WCNC 2007. IEEE , 20070315, pp.573-577 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105290A1 (ja) * 2010-02-26 2011-09-01 ソニー株式会社 データ処理装置、及びデータ処理方法、並びに、受信システム
JP2014502828A (ja) * 2011-01-18 2014-02-03 サムスン エレクトロニクス カンパニー リミテッド 通信・放送システムにおける送受信装置及びその方法
US9214960B2 (en) 2011-01-18 2015-12-15 Samsung Electronics Co., Ltd Apparatus and method for transmitting and receiving data in communication/broadcasting system
JP2017183803A (ja) * 2016-03-28 2017-10-05 日本放送協会 送信装置及び受信装置

Also Published As

Publication number Publication date
EP2256935A2 (en) 2010-12-01
US20100306627A1 (en) 2010-12-02
CN101902230B (zh) 2013-11-27
CN101902230A (zh) 2010-12-01
TW201126919A (en) 2011-08-01
EP2256935A3 (en) 2011-10-12
US8448049B2 (en) 2013-05-21
TWI427936B (zh) 2014-02-21
JP5505715B2 (ja) 2014-05-28

Similar Documents

Publication Publication Date Title
JP5505715B2 (ja) 受信装置及び方法、プログラム、並びに受信システム
JP6424888B2 (ja) データ処理装置、及び、データ処理方法
JP6425100B2 (ja) データ処理装置、及び、データ処理方法
JP5440836B2 (ja) 受信装置及び方法、プログラム、並びに受信システム
KR101929146B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
KR20180133555A (ko) 데이터 처리 장치, 및, 데이터 처리 방법
US20160072523A1 (en) Data processing apparatus and data processing method
JP6424837B2 (ja) データ処理装置、及び、データ処理方法
KR20180133951A (ko) 데이터 처리 장치, 및, 데이터 처리 방법
JP6424836B2 (ja) データ処理装置、及び、データ処理方法
KR101929144B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
KR20180132984A (ko) 데이터 처리 장치, 및, 데이터 처리 방법
JP2010232803A (ja) 受信装置及び方法、プログラム、並びに受信システム
JP6425098B2 (ja) データ処理装置、及び、データ処理方法
JP2019126017A (ja) 送信方法及び受信装置
JP2019125949A (ja) 送信方法及び受信装置
JP2019083416A (ja) 送信装置、送信方法、受信装置、及び、受信方法
WO2019142680A1 (ja) 送信方法及び受信装置
WO2019142681A1 (ja) 送信方法及び受信装置
WO2019087782A1 (ja) 送信装置、送信方法、受信装置、及び、受信方法
WO2019039284A1 (ja) 送信方法、及び、受信装置
JP2019126015A (ja) 送信方法及び受信装置
JP2019125952A (ja) 送信方法及び受信装置
JP2019083421A (ja) 送信装置、送信方法、受信装置、及び、受信方法
JP2019083417A (ja) 送信装置、送信方法、受信装置、及び、受信方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140305

R151 Written notification of patent or utility model registration

Ref document number: 5505715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250