CN104350579A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN104350579A
CN104350579A CN201380028417.2A CN201380028417A CN104350579A CN 104350579 A CN104350579 A CN 104350579A CN 201380028417 A CN201380028417 A CN 201380028417A CN 104350579 A CN104350579 A CN 104350579A
Authority
CN
China
Prior art keywords
semiconductor substrate
semiconductor device
electrode
metal level
adhesion zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380028417.2A
Other languages
English (en)
Inventor
北林弘之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN104350579A publication Critical patent/CN104350579A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种制造半导体器件(100)的方法，具有以下步骤：制备具有彼此面对的第一主表面(16A)和第二主表面(16B)的半导体衬底(16)。在第一主表面(16A)上将半导体衬底(16)固定在粘着带上(1)。将被粘着带(1)固定的半导体衬底(16)放置在容置室(31)内。从容置室(31)排气，同时将粘着带(1)的温度保持在100℃或更高。在从容置室(31)排气的步骤之后，降低半导体衬底(16)的温度。在降低半导体衬底(16)的温度的步骤之后，在半导体衬底(16)的第二主表面(16B)上形成电极(15)。结果，可以提供一种制造能够减小半导体衬底和电极之间的接触电阻的半导体器件的方法。

Description

制造半导体器件的方法
技术领域
本发明涉及一种制造半导体器件的方法，更特别地，涉及一种制造半导体器件以便实现减小的接触电阻的方法。
背景技术
近年来，为了在半导体器件中实现高击穿电压，低损耗等等，已经开始采用碳化硅作为半导体器件的材料。碳化硅是一种带隙大于硅的宽带隙半导体，其已经常规地广泛地用作半导体器件的材料。因此，通过采用碳化硅作为半导体器件的材料，半导体器件可以具有高击穿电压，减小的导通电阻等等。此外，有利地，即使在高温环境下，由此采用碳化硅作为其材料的半导体器件也具有比采用硅作为其材料的半导体器件更少劣化的特性。
这种采用碳化硅作为其材料的半导体器件的实例包括诸如MOSFET(金属氧化物半导体场效应晶体管)的半导体器件，其根据预定阈值电压控制沟道区中反型层的存在/不存在，由此导通和中断电流。
在制造半导体器件的步骤中，可以在半导体衬底被固定在粘着带上的情况下加工半导体衬底。例如，日本专利公布No.2009-29995(专利文献1)公开了一种在通过粘着带固定半导体衬底的情况下通过切割该半导体衬底来制造半导体器件的方法。
引证文献列表
专利文献
PTD1：日本专利公布No.2009-29995
发明内容
技术问题
但是，当在半导体衬底被固定在粘着带上的情况下在半导体衬底上形成电极时，半导体衬底和电极之间的接触电阻会变大。
鉴于上述问题提出本发明，并且其目的是提供一种制造半导体器件以便实现半导体衬底和电极之间减小的接触电阻的方法。
问题的解决手段
由于对在半导体衬底被固定在粘着带上的情况下在半导体衬底上形成电极时在半导体衬底和电极之间形成大接触电阻的原因的不断研究，发明人已经获取以下知识。
具体地，在半导体衬底被固定在粘着带上的情况下，例如通过溅射等在半导体衬底上形成金属膜时，由此固定半导体衬底的粘着带的温度会上升。粘着带的温度上升会导致从粘着带产生杂质气体，结果是形成在半导体衬底上的金属膜被杂质气体氧化。已经发现当随后对金属膜进行退火以形成电极时，半导体衬底和电极之间的接触电阻会增大。
此外，已经发现同样在电极上形成保护电极的情况下，杂质气体会氧化在电极和保护电极之间的界面，从而可能会导致电极和保护电极之间劣化的粘着。对杂质气体成分的分析已经显示杂质气体主要由H2O(水蒸气)构成。认为这种H2O(水蒸气)与金属膜的反应会导致金属膜的氧化。
本发明中制造半导体器件的方法包括以下步骤。制备具有彼此相反的第一主表面和第二主表面的半导体衬底。在第一主表面处将半导体衬底固定在粘着带上。将固定在粘着带上的半导体衬底放置在容置室内。从容置室排气，同时将粘着带的温度保持在100℃或更高。在从容置室排气的步骤之后，降低半导体衬底的温度。在降低半导体衬底的温度的步骤之后，在半导体衬底的第二主表面上形成电极。这里，“将半导体衬底固定在第一主表面处的粘着带上”的表述旨在还包括在另一层插入在第一主表面和粘着带之间的情况下将半导体衬底固定在粘着带上的情况。
在本发明中的制造半导体器件的方法中，将固定在粘着带上的半导体衬底放置在容置室内，并且从容置室排气，同时将粘着带的温度保持在100℃或更高。因此，粘着带中包含的或附着至粘着带的液态水被蒸发成水蒸气，并且水蒸气从容置室排出，因此从半导体衬底附近去除了水蒸气。因此，可以抑制水蒸气氧化形成在半导体衬底上的电极。这致使减小了半导体衬底和电极之间的接触电阻。而且，可以改善电极和保护电极之间的粘附性。
优选地，在上述制造半导体器件的方法中，在从容置室排气的步骤中，将容置室内的H2O分压降至5×10-4Pa或更低。因此，可以有效去除容置室内的H2O。
优选地，在上述制造半导体器件的方法中，在从容置室排气的步骤中，将粘着带的温度保持在不小于120℃且不大于200℃。通过将粘着带的温度保持在120℃或更高，可以更有效地去除粘着带中的H2O。通过将粘着带保持在200℃或更低，可以防止粘着带特性的改变。
优选地，在上述制造半导体器件的方法中，在形成电极的步骤中，将容置室内的H2O分压降至1×10-4Pa或更低。因此，可以更有效地去除容置室中的H2O。
优选地，在上述制造半导体器件的方法中，半导体器件是碳化硅半导体器件。因此，可以制成具有较小接触电阻的碳化硅半导体器件。
优选地，在上述制造半导体器件的方法中，形成电极的步骤包括：在半导体衬底上形成金属层；并且对该金属层进行退火。因此，金属层被合金化，由此可以减小半导体衬底和电极之间的接触电阻。
优选地，在上述制造半导体器件的方法中，利用溅射方法执行形成金属层的步骤。因此，可以精确制造金属层。
优选地，在上述制造半导体器件的方法中，在形成金属层的步骤中，在冷却半导体衬底的同时形成金属层。因此，将固定半导体衬底的粘着带冷却，由此抑制从粘着带产生水蒸气。
优选地，在上述制造半导体器件的方法中，形成金属层的步骤包括以下步骤：将半导体衬底传送至膜形成室，膜形成室被提供为连接到容置室；并且在膜形成室中在半导体衬底上形成金属层。通过将膜形成室与容置室分离，能更加确保抑制金属层被从粘着带产生的H2O氧化。
优选地，在上述制造半导体器件的方法中，在形成金属层的步骤中，金属层被形成为具有小于6％的面内膜厚度分布。因此，形成具有这种小面内膜厚度分布的金属层以减小特性变化，由此改善器件良率。
发明的有益效果
从上述说明显而易见地，可以提供一种制造半导体器件以便在半导体衬底和电极之间实现减小的接触电阻的方法。
附图说明
图1是示意性示出根据本发明一个实施例的半导体器件构造的截面示意图。
图2是示意性示出制造本发明该实施例中的半导体器件的方法的流程图。
图3是示意性示出制造本发明该实施例中的半导体器件的方法的流程图。
图4是示意性说明制造本发明该实施例中的半导体器件的方法的第一步骤的截面示意图。
图5是示意性说明制造本发明该实施例中的半导体器件的方法的第二步骤的截面示意图。
图6是示意性说明制造本发明该实施例中的半导体器件的方法的第三步骤的截面示意图。
图7是示意性说明制造本发明该实施例中的半导体器件的方法的第四步骤的截面示意图。
图8是示意性说明制造本发明该实施例中的半导体器件的方法的第五步骤的截面示意图。
图9是示意性说明制造本发明该实施例中的半导体器件的方法的第六步骤的截面示意图。
图10是示意性说明制造本发明该实施例中的半导体器件的方法的第七步骤的截面示意图。
图11是示意性说明制造本发明该实施例中的半导体器件的方法的第八步骤的截面示意图。
图12是示意性说明制造本发明该实施例中的半导体器件的方法的第八步骤的透视图。
图13是示意性说明制造本发明该实施例中的半导体器件的方法的第九步骤的截面示意图。
图14是示意性说明制造本发明该实施例中的半导体器件的方法的第十步骤的截面示意图。
图15是示意性说明制造本发明该实施例中的半导体器件的方法的第十一步骤的截面示意图。
图16是示意性说明制造本发明该实施例中的半导体器件的方法的第十二步骤的截面示意图。
图17是示意性说明制造本发明该实施例中的半导体器件的方法的第十三步骤的截面示意图。
图18是示意性说明制造本发明该实施例中的半导体器件的方法的示意图。
具体实施方式
以下参考附图说明本发明的一个实施例。应当注意在下述附图中，相同或相应的部分由相同参考符号指定且不再重复说明。
首先说明示例性半导体器件，其利用根据本发明一个实施例的制造方法制造。以下首先说明作为半导体器件的MOSFET(金属氧化物半导体场效应晶体管)的构造。
参考图1，MOSFET 100主要具有衬底10和电极部80。衬底10例如具有基础衬底11以及外延层20。外延层20具有漂移区21，体区22，源极区23以及p+区24。
基础衬底11例如由碳化硅(SiC)制成并且为具有n型导电性的衬底。基础衬底11以高浓度包含诸如N(氮)的n型杂质(具有n型导电性的杂质)。
体区22具有p型导电性。该对体区22彼此离开地形成在漂移区21中，以便包括衬底10的主表面10A。各个体区22中包含的p型杂质的实例包括Al(铝)，B(硼)等。其中比基础衬底11中包含的n型杂质的浓度低的浓度，例如以1×1017cm-3的浓度包含p型杂质。
各个源极区23都是具有n型导电性的n型区。源极区23形成在该对体区22中并由该对体区22中的每一个围绕，以便包括衬底10的主表面10A。源极区23以高于漂移区21中包含的n型杂质的浓度，例如以1×1020cm-3的浓度包含诸如P(磷)的n型杂质。
各个p+区24是具有p型导电性的p型区。当从形成在该对体区22的一个中的源极区23观察时，p+区24形成在与在另一体区22中形成的源极区23相反的一侧，以便包括衬底10的主表面10A。p+区24以比包含在体区22中的p型杂质的浓度高的浓度，例如以1×1020cm-3的浓度，包含诸如Al或B的p型杂质。
电极部80包括作为栅极绝缘膜的栅极氧化物膜30(绝缘膜)，栅电极40，一对源电极50(源极接触电极)，层间绝缘膜60，表面保护电极70以及钝化膜90。
栅极氧化物膜30形成在衬底10的主表面10A上并与其接触，以便从一个源极区23的上表面延伸至源极区23的上表面。栅极氧化物膜30优选包括氧化硅膜和氮化硅膜的至少一种，例如由二氧化硅(SiO2)制成。
栅电极40设置为与栅极氧化物膜30接触以便从一个源极区23上的部分延伸至另一源极区23上的部分。此外，栅电极40由诸如多晶硅或Al的导体制成。
源电极50设置为与衬底10的主表面10A接触，在离开栅极氧化物膜30的方向上从该对源极区23的相应部分延伸，并且到达p+区24上的部分。
层间绝缘膜60提供为与栅电极40以及栅极氧化物膜30接触。层间绝缘膜60将栅电极40和各个源电极50彼此电绝缘。
表面保护电极70形成为与源电极50接触，并且由诸如Al的导体制成。此外，表面保护电极70通过源电极50电连接到源极区23。
钝化膜90形成为在栅电极40上从表面保护电极70的一侧延伸至表面保护电极70的另一侧。这种钝化膜90例如由SiO2制成，并具有将表面保护电极70和栅电极40与外部电绝缘的功能以及保护MOSFET 100的功能。
此外，MOSFET 100包括漏电极15以及背侧表面保护电极17。
漏电极15形成为与基础衬底11的其上形成了漂移区21的一个主表面相反的另一主表面接触。这种漏电极15可以由能与基础衬底11欧姆接触的材料制成，例如NiSi(镍硅)或其他材料。以此方式，漏电极15电连接至基础衬底11。
背侧表面保护电极17形成为与漏电极15的与基础衬底11相反的主表面接触。背侧表面保护电极17例如具有包括Ti层、Pt层以及Au层的堆叠结构。
下文参考图2和图3说明制造本发明该实施例中的半导体器件的方法。
参考图4，首先，作为步骤(S10：图2)，执行衬底制备步骤。首先，执行基础衬底制备步骤。在本步骤中，切割例如由4H-SiC制成的晶锭(未示出)以制备由碳化硅制成并具有n型导电性(第一导电类型)的基础衬底11。
随后，执行外延层形成步骤。在本步骤中，在基础衬底11的主表面11A上，例如借助外延生长形成由碳化硅制成并具有n型导电性的外延层20。
随后，作为步骤(S20：图2)，执行上表面元件结构形成步骤。在本步骤(S20：图2)中，执行下述步骤(S21：图3)至步骤(S28：图3)以制备中间半导体衬底16(参见图10)，其中上表面元件结构12形成在基础衬底11上。
首先，作为步骤(S21：图3)，执行离子注入步骤。在本步骤(S21：图3)中，参考图5，例如首先将Al(铝)离子注入包括衬底10的主表面10A的区域中，由此在外延层20中形成p型导电性(第二导电类型)的体区22。随后，例如在比其中已经注入Al离子的深度浅的深度处，将P(磷)离子诸如各个体区22中，由此形成n型导电性的源极区23。随后，例如将Al离子进一步注入体区22，由此形成相邻于源极区23的p+区24，其具有与源极区23相同的深度，并具有p型导电性。此外，在外延层20中，其中没有形成体区22，源极区23以及p+区24的区域用作漂移区21。
随后，作为步骤(S22：图3)，执行活化退火。在本步骤(S22：图3)中，通过加热衬底10，活化在上述步骤(S21：图3)中注入的杂质。因此，在具有其中注入了杂质的区域中产生所需载流子。
随后，作为步骤(S23：图3)，执行栅极氧化物膜形成步骤。在本步骤(S23：图3)中，参考图6，例如通过在包含氧的气氛下加热衬底10，由SiO2(二氧化硅)制成的栅极氧化物膜30形成为覆盖主表面10A。
随后，作为步骤(S24：图3)，执行栅电极形成步骤。在本步骤(S24：图3)中，参考图7，例如采用LPCVD(低压化学气相沉积)方法形成栅电极40，其由包含杂质的多晶硅制成，位于栅极氧化物膜30上并与其接触。
随后，作为步骤(S25：图3)，执行层间绝缘膜形成步骤。在本步骤(S25：图3)中，参考图8，例如采用P(等离子体)-CVD方法形成由SiO2制成的层间绝缘膜，以便覆盖栅极氧化物膜30和栅电极40。
随后，作为步骤(S26：图3)，执行源电极形成步骤。在本步骤(S26：图3)中，参考图9，首先从将要形成源电极50的区域移除层间绝缘膜60和栅极氧化物膜30，由此形成其中暴露源极区23和p+区24的区域。
随后，例如，采用溅射以在各个区域上形成金属层(未示出)。金属层例如由Ni、NiSi、TiSi或TiAlSi制成。随后，加热金属层以硅化金属层的至少一部分，由此形成源电极50。
随后，作为步骤(S27：图3)，执行表面保护电极形成步骤。在本步骤(S27：图3)中，参考图10，表面保护电极70形成在源电极50上并与其接触。具体地，首先，例如采用溅射形成由Ta、TaN、Ti、TiN或TiW制成的第一电极层(未示出)，其位于源电极50上并与其接触。随后，在第一电极层上形成由Al、AISi或AlSiCu制成的第二电极层(未示出)。以此方式，表面保护电极70形成为具有其中上述电极层彼此堆叠的结构。替代地，对于第一电极层来说，第一电极层可形成为具有其中由Ta和TaN制成的电极层彼此堆叠的结构。
随后，作为步骤(S28：图3)，执行钝化膜形成步骤。在本步骤(S28：图3)中，例如采用CVD方法形成由SiO2制成的钝化膜90以便覆盖表面保护电极70。
以此方式，制备具有彼此相反的第一主表面16A以及第二主表面16B的中间半导体衬底16。
随后，作为步骤(S30：图2)，执行框架粘着步骤。在本步骤(S30：图2)中，参考图11和图12，将处于上表面元件结构12一侧的中间半导体衬底16的第一主表面16A置于粘着带1上以粘着，由此通过粘着带1支撑中间半导体衬底16。具体地，如图12中所示，首先，制备由金属制成的环形框架2。随后，将粘着带1设置并保持在环形框架2处以封闭延伸穿过环形框架2的孔。在通过环形框架2由此保持粘着带1的情况下，粘着带1确定地具备表面平整度。随后，将中间半导体衬底16置于粘着带1上以粘着，以便上表面元件结构12一侧处的第一主表面16A与粘着带1的粘着表面接触。因此，由此粘着至粘着带1的中间半导体衬底16被保持在由环形框架2的内周面围绕的位置。以此方式，在第一主表面16A处将中间半导体衬底16固定在粘着带1上。
应当注意可以采用具有各种构造的粘着带作为粘着带1，并且一种示例性可采用的粘着带是采用聚酯作为基础材料，采用丙烯酸粘着剂作为粘着剂并且采用聚酯作为分隔带的粘着带。此外，粘着带中可能包含或吸收有H2O分子。优选地用作粘着带1的是在借助诸如紫外线的能量线辐照时粘着强度下降的粘着带。紫外线固化树脂是在借助诸如紫外线的能量线辐照时粘着强度下降的示例性材料。替代地，对于粘着带1来说，可以采用具有在加热时粘着强度下降的粘着带。热固化树脂是具有在加热时粘着强度下降的示例性材料。
随后，作为步骤(S40：图2)，执行背侧表面研磨步骤。在本步骤(S40：图2)中，在通过粘着带1支撑中间半导体衬底16时，研磨处于基础衬底11一侧处的中间半导体衬底16的第二主表面16B。具体地，参考图13，首先在环形框架2的轴向方向上通过按压构件13按压粘着带1的与其保持中间半导体衬底16的一侧相反的主表面。因此，粘着带1弹性形变，由此通过粘着带1保持的中间半导体衬底16的至少第二主表面16B从通过环形框架2的内周面围绕的位置偏离。随后，将中间半导体衬底16的第二主表面16B向诸如研磨器(未示出)的研磨装置的研磨表面推压，以便研磨基础衬底11，由此如图14中所示，将中间半导体衬底16减薄至所需厚度。
随后，执行粘着带更换步骤。在本步骤中，在完成上述步骤(S40)并且通过按压构件13完成粘着带1的按压之后更换粘着带1。可以通过更换粘着带1来避免由于粘着带1上的损伤而造成的缺陷，其可能由于弹性形变等而在步骤(S40：图2)中被损伤。
随后，作为步骤(S50：图2)，执行半导体衬底放置步骤。具体地，将固定在粘着带1上的中间半导体衬底16放置在容置室31中。容置室31例如连接至真空泵，提供真空泵以能排出容置室31中的气体。
随后，作为步骤(S60：图2)，执行脱气热处理步骤。具体地，从容置室31排出气体的同时例如利用加热器将粘着带1和中间半导体衬底16加热至100℃或更高。以此方式，排出存在于容置室31中的气体。优选地，在本步骤(S60：图2)中，容置室中的H2O分压降至5×10-4Pa或更低，更优选降至1.5×10-4Pa。此外，在本步骤(S60：图2)中，粘着带1和中间半导体衬底16中每一个的温度优选都保持在不小于120℃且不大于200℃。而且，在本步骤(S60：图2)中，粘着带1和中间半导体衬底16中每一个的温度优选都保持在不小于140℃且不大于180℃，更优选不小于150℃且不大于170℃。
随后，作为步骤(S70：图2)，执行半导体衬底冷却步骤。具体地，在从容置室排气的同时将中间半导体衬底16和粘着带1中每一个的温度保持在100℃或更高的步骤之后，停止中间半导体衬底16以及粘着带1的加热，并且中间半导体衬底16以及粘着带1中的每一个的温度都从100℃或更高降至室温。中间半导体衬底16和粘着带1可以通过冷却机构(未示出)被强制冷却或通过自然冷却而被冷却。
随后，执行背侧电极形成步骤。背侧电极形成步骤包括以下步骤：在中间半导体衬底16上形成金属层14；以及对金属层14进行退火。具体地，首先，作为步骤(S80：图2)，执行金属层形成步骤。在步骤(S80：图2)中，参考图18，将上述步骤(S70：图2)中冷却的中间半导体衬底16从膜形成装置34的容置室31传送至膜形成室32，膜形成室32被提供为通过连接部33连接至容置室31。中间半导体衬底16优选在从容置室31、连接部33以及膜形成室32排气的情况下，从容置室31通过连接部33传送至膜形成室32。参考图15，在膜形成室32内，在通过粘着带1支撑中间半导体衬底16时，例如由NiSi制成的金属层14形成在中间半导体衬底16的第二主表面16B上。应当注意在降低中间半导体衬底16的温度的步骤之后形成金属层14。
这种金属层14例如由TiAlSi等制成。金属层14优选利用溅射方法形成。可以借助沉积形成金属层14。金属层14优选具有小于6％，更优选5％或更小，进一步优选3.5％或更小的面内膜厚度分布。应当注意术语“金属层的面内膜厚度分布”是指通过将金属层的最大膜厚和金属层的最小膜厚之间的差除以平均膜厚而得到的百分数值。
在形成金属层的步骤中，金属层14优选在冷却中间半导体衬底16的同时形成在中间半导体衬底16上。中间半导体衬底16例如可以利用与中间半导体衬底16接触的冷却机构(未示出)进行冷却。
随后，作为步骤(S90：图2)，执行退火步骤。通过加热上述步骤(S80：图2)中形成的金属层14，金属层14合金化到漏电极15中。具体地，参考图16，例如通过激光辐照局部加热金属层14，由此硅化至少一部分金属层14以形成漏电极15。漏电极15优选具有小于6％，更优选5％或更小，进一步优选3.5％或更小的面内膜厚度分布。通过采用激光辐照作为加热金属层14的方法，在更容易地局部加热金属层14的同时抑制相邻于金属层14的区域的温度上升。以此方式，漏电极15形成在中间半导体衬底16的第二主表面16B上。
随后，作为步骤(S100：图2)，执行背侧表面保护电极形成步骤。在本步骤(S100：图2)中，参考图17，在中间半导体衬底16被粘着带1支撑时，背侧表面保护电极17形成在漏电极15上并与其接触。背侧表面保护电极17例如由Ti/Pt/Au制成。具体地，首先，例如采用溅射在漏电极15上并与其接触地形成第一电极层(未示出)，其由Ti、TiN、TiW或NiCr制成。同样地，随后采用溅射在第一电极层上形成第二电极层(未示出)，其由Pt或Ni制成。同样地，随后采用溅射在第二电极层上形成第三电极层(未示出)，其由Au或Ag制成。以此方式，背侧表面保护电极17形成在漏电极15上，从而具有其中上述电极层彼此堆叠的结构。
随后，执行切割步骤。在本步骤中，在粘着至其上形成了背侧表面保护电极17的主表面的粘着带1支撑的中间半导体衬底16时，在厚度方向上切割中间半导体衬底16，由此获得多个MOSFET 100。例如借助激光切割或划片执行这种切割。通过执行上述步骤，制成MOSFET 100，由此完成本实施例中的制造半导体器件的方法。
应当注意可以采用构造为上述实施例的每一个中的n型导电性和p型导电性彼此替代的MOSFET。而且，在上述说明中，已经说明了作为本发明的半导体器件的一个实例的平面型MOSFET，但是本发明不限于此。例如，半导体器件例如可以是沟槽型MOSFET、IGBT(绝缘栅双极晶体管)等等。
而且，在上述说明中，说明了作为衬底10的材料的碳化硅衬底，但是本发明不限于此。衬底10的材料的实例可以包括Si(硅)、GaAs(砷化镓)、GaN(氮化镓)等。
下文说明本实施例的制造方法的功能和效果。
在制造本实施例的MOSFET 100的方法中，将固定在粘着带1上的中间半导体衬底16放置在容置室31中，并且从容置室排气，同时将粘着带1的温度保持在100℃或更高。换言之，使容置室31中的压力小于1个大气压。因此，粘着带1中包含的或附着至粘着带1的液态水被蒸发成水蒸气，并且水蒸气从容置室31中排出，由此从中间半导体衬底16附近去除水蒸气。因此，可以抑制水蒸气氧化形成在中间半导体衬底16上的漏电极15。这致使中间半导体衬底16和漏电极15之间减小的接触电阻。而且，可以改善漏电极15和背侧表面保护电极17之间的粘着性。
而且，根据本实施例中的制造MOSFET 100的方法，在从容置室31排气的步骤中，容置室31中的H2O分压降至5×10-4Pa或更低。因此，可以有效去除容置室31中的H2O。
而且，根据本实施例中的制造MOSFET 100的方法，在从容置室31排气的步骤中，粘着带1的温度保持在不小于120℃且不大于200℃。通过将粘着带1保持在120℃或更高，可以有效去除粘着带1中的H2O。通过将粘着带保持在200℃或更低，可以防止粘着带1的特性改变。
而且，根据本实施例中的制造MOSFET 100的方法，在形成漏电极15的步骤中，容置室31中的H2O分压降至1×10-4Pa或更低。以此方式，可以有效去除容置室31中的H2O。
而且，根据本实施例中的制造MOSFET 100的方法，MOSFET是碳化硅MOSFET。因此，可以制造具有较小接触电阻的碳化硅MOSFET。
而且，根据本实施例中的制造MOSFET 100的方法，形成漏电极15的步骤包括以下步骤：在中间半导体衬底16上形成金属层14；以及对金属层14进行退火。因此，使金属层14合金化，由此可以降低中间半导体衬底16和漏电极15之间的接触电阻。
而且，根据本实施例中的制造MOSFET 100的方法，利用溅射方法执行形成金属层14的步骤。因此，可以精确制造金属层14。
而且，根据本实施例中的制造MOSFET 100的方法，在形成金属层14的步骤中，形成金属层14的同时冷却中间半导体衬底16。因此，冷却了固定中间半导体衬底16的粘着带1，由此抑制来自粘着带1的水蒸气的产生。
而且，根据本实施例中的制造MOSFET 100的方法，形成金属层14的步骤包括以下步骤：将中间半导体衬底16传送至被提供为连接至容置室31的膜形成室32；以及在膜形成室32中的中间半导体衬底16上形成金属层14。通过将膜形成室32与容置室31隔离，可以更加确保抑制金属层14被从粘着带产生的H2O氧化。
而且，根据本实施例中的制造MOSFET 100的方法，在形成金属层14的步骤中，金属层14形成为具有小于6％的面内膜厚度分布。因此，形成具有这种较小面内膜厚度分布的金属层14以减小特性变化，由此提高器件良率。
[实例]
在本实例中验证以下内容：利用根据本发明的实例的制造方法以及根据比较例的制造方法制造的半导体器件中的每一个的金属层14(电极层)的膜厚度分布；背侧电极15(NiSi电极)和碳化硅衬底10之间的接触电阻；以及背侧电极15和背侧表面保护电极17之间的管芯剪切强度。
首先解释根据本发明的制造实例的样本的方法以及根据比较例的制造样本的方法。首先，如实施例中所述，制备具有形成在其上的半导体元件的碳化硅衬底10。碳化硅衬底10具有400μm的厚度并具有4英寸直径。其上形成半导体元件的碳化硅衬底10的表面粘着至并固定在粘着带1上。通过研磨碳化硅衬底10的与粘着至粘着带1的表面相反的表面，使碳化硅衬底10具备100μm的厚度。
在根据本发明实例的样本中，将固定在粘着带1上的碳化硅衬底10放置在加热室中，并且在其中的H2O分压为5×10-4Pa的情况下在120℃下加热。根据比较例的样本不经历这种加热处理。
随后，在碳化硅衬底10保持为粘着至粘着带1的情况下，利用溅射设备形成金属层14。随后，在碳化硅衬底10保持为粘着至粘着带1时，执行激光退火以将金属层14合金到背侧电极15中。在这种背侧电极15上，形成背侧表面保护电极17。背侧表面保护电极17形成为具有Ti/Pt/Au的三层结构。在碳化硅衬底10保持为粘着至粘着带1的情况下，将碳化硅衬底10切割成芯片。测量芯片形式的器件的背侧电极15和碳化硅衬底10之间的接触电阻以及背侧电极15和背侧表面保护电极17之间的管芯剪切强度。此外，测量金属层14的膜厚度分布。
下文说明测量管芯剪切强度的方法。首先，制备芯片，其通过切割为具有1.5mm×1.5mm的尺寸而形成。在芯片的背侧表面保护电极17一侧面向下的情况下，借助管芯键合，采用AuSn焊料将芯片固定在衬底上。在芯片固定在衬底上的情况下，剪切工具在与衬底水平的方向上推出背侧表面保护电极17。通过测量推力，测量背侧表面保护电极17和背侧电极15之间的管芯剪切强度。
[表1]
参考表1，下文说明金属层14(电极层)的膜厚度分布，背侧电极15(NiSi电极)和碳化硅衬底10之间的接触电阻，以及背侧电极15和背侧表面保护电极17之间的管芯剪切强度。如表1中所示，根据本发明的实例的样本的金属层14具有3.5％的膜厚度分布，而根据比较例的样本的金属层14具有6％的膜厚度分布。换言之，证实根据本发明实例的金属层的膜厚度分布小于6％。同时，证实根据本发明实例的样本的背侧电极15和碳化硅衬底10之间的接触电阻小于根据比较例的样本的背侧电极15和碳化硅衬底10之间的接触电阻。而且，证实根据本发明实例的样本的背侧电极15和背侧表面保护电极17之间的管芯剪切强度大于根据比较例的样本的背侧电极15和碳化硅衬底10之间的管芯剪切强度。大管芯剪切强度意味着良好粘着。因此，证实根据本发明实例的样本的背侧电极15和背侧表面保护电极17之间的粘着性好于根据比较例的样本的背侧电极15和背侧表面保护电极17之间的粘着性。
本文公开的实施例和实例在各个方面都是说明性而非限制性的。本发明的范围由权利要求项限定，而不是由上述实施例限定，并且旨在涵盖等效于权利要求项的范围和含义内的任何变型。
参考符号列表
1：粘着带；2：环形框架；10：衬底；10A、11A、11B：主表面；11：基础衬底；12：上表面元件结构；13：按压构件；14：金属层；15：漏电极；16：中间半导体衬底；16A：第一主表面；16B：第二主表面；17：背侧表面保护电极；20：外延层；21：漂移区；22：体区；23：源极区；24：p+区；30：栅极氧化物膜；31：容置室；32：膜形成室；33：接触部；34：膜形成装置；40：栅电极；60：层间绝缘膜；70：表面保护电极；80：电极部；90：钝化膜；100：MOSFET

Claims (10)

1.一种制造半导体器件的方法，包括以下步骤：
制备具有彼此相反的第一主表面和第二主表面的半导体衬底；
将所述半导体衬底固定在所述第一主表面处的粘着带上；
将固定在所述粘着带上的所述半导体衬底放置在容置室内；
从所述容置室排气，同时将所述粘着带的温度保持在100℃或更高；
在从所述容置室排气的步骤之后，降低所述半导体衬底的温度；以及
在降低所述半导体衬底的温度的步骤之后，在所述半导体衬底的所述第二主表面上形成电极。
2.根据权利要求1所述的制造半导体器件的方法，其中，在从所述容置室排气的步骤中，将所述容置室中的H2O分压降至5×10-4Pa或更低。
3.根据权利要求1或2所述的制造半导体器件的方法，其中，在从所述容置室排气的步骤中，将所述粘着带的温度保持在不小于120℃且不大于200℃。
4.根据权利要求1至3中的任一项所述的制造半导体器件的方法，其中，所述半导体器件是碳化硅半导体器件。
5.根据权利要求1至4中的任一项所述的制造半导体器件的方法，其中，形成所述电极的步骤包括以下步骤：在所述半导体衬底上形成金属层；并且对所述金属层进行退火。
6.根据权利要求5所述的制造半导体器件的方法，其中，在形成所述金属层的步骤中，将所述容置室内的H2O分压降至1×10-4Pa或更低。
7.根据权利要求5或6所述的制造半导体器件的方法，其中，利用溅射方法执行形成所述金属层的步骤。
8.根据权利要求5至7中的任一项所述的制造半导体器件的方法，其中，在形成所述金属层的步骤中，在冷却所述半导体衬底的同时形成所述电极。
9.根据权利要求5至8中的任一项所述的制造半导体器件的方法，其中，形成所述金属层的步骤包括以下步骤：将所述半导体衬底传送至膜形成室，所述膜形成室被提供为连接到所述容置室；并且在所述膜形成室中在所述半导体衬底上形成所述金属层。
10.根据权利要求5至9中的任一项所述的制造半导体器件的方法，其中，在形成所述金属层的步骤中，所述金属层被形成为具有小于6％的面内膜厚度分布。
CN201380028417.2A 2012-06-28 2013-04-25 制造半导体器件的方法 Pending CN104350579A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-145080 2012-06-28
JP2012145080A JP6011066B2 (ja) 2012-06-28 2012-06-28 半導体装置の製造方法
PCT/JP2013/062215 WO2014002603A1 (ja) 2012-06-28 2013-04-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN104350579A true CN104350579A (zh) 2015-02-11

Family

ID=49778557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380028417.2A Pending CN104350579A (zh) 2012-06-28 2013-04-25 制造半导体器件的方法

Country Status (5)

Country Link
US (1) US9543154B2 (zh)
EP (1) EP2869330A4 (zh)
JP (1) JP6011066B2 (zh)
CN (1) CN104350579A (zh)
WO (1) WO2014002603A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6237489B2 (ja) 2014-06-23 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6799960B2 (ja) 2016-07-25 2020-12-16 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP2018031056A (ja) * 2016-08-24 2018-03-01 株式会社村田製作所 成膜装置
CN109791880A (zh) * 2016-10-13 2019-05-21 三菱电机株式会社 半导体装置的制造方法
DE102016015475B3 (de) * 2016-12-28 2018-01-11 3-5 Power Electronics GmbH IGBT Halbleiterstruktur
JP7296835B2 (ja) 2019-09-19 2023-06-23 株式会社ディスコ ウェーハの処理方法、及び、チップ測定装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013452A (ja) * 2004-05-21 2006-01-12 Nitto Denko Corp 半導体装置の製造方法、及びそれに用いる半導体基板加工用の粘着シート
US20080230911A1 (en) * 2007-03-21 2008-09-25 Li Eric J Method of forming a silicide layer on a thinned silicon wafer, and related semiconducting structure
JP2009054965A (ja) * 2007-08-29 2009-03-12 Renesas Technology Corp 半導体装置の製造方法
WO2012035880A1 (ja) * 2010-09-16 2012-03-22 住友電気工業株式会社 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084071B2 (ja) * 1985-12-28 1996-01-17 キヤノン株式会社 堆積膜形成法
US5019233A (en) * 1988-10-31 1991-05-28 Eaton Corporation Sputtering system
JP2984783B2 (ja) * 1995-03-13 1999-11-29 株式会社住友シチックス尼崎 スパッタリング用チタンターゲットおよびその製造方法
US20020043456A1 (en) * 2000-02-29 2002-04-18 Ho Ken K. Bimorphic, compositionally-graded, sputter-deposited, thin film shape memory device
JP2003347260A (ja) * 2002-05-22 2003-12-05 Tokyo Electron Ltd 処理装置及び基板処理方法
JP2004186522A (ja) * 2002-12-05 2004-07-02 Renesas Technology Corp 半導体装置の製造方法
JP4665429B2 (ja) * 2004-04-26 2011-04-06 富士電機システムズ株式会社 半導体素子の製造方法
US20070059878A1 (en) * 2005-09-14 2007-03-15 Yu-Lan Chang Salicide process
WO2008129983A1 (ja) * 2007-04-16 2008-10-30 Ulvac, Inc. コンベアおよび成膜装置とそのメンテナンス方法
JP5040503B2 (ja) 2007-07-30 2012-10-03 住友ベークライト株式会社 半導体基板加工用粘着テープおよび半導体基板加工用粘着テープの製造方法、並びに半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013452A (ja) * 2004-05-21 2006-01-12 Nitto Denko Corp 半導体装置の製造方法、及びそれに用いる半導体基板加工用の粘着シート
US20080230911A1 (en) * 2007-03-21 2008-09-25 Li Eric J Method of forming a silicide layer on a thinned silicon wafer, and related semiconducting structure
JP2009054965A (ja) * 2007-08-29 2009-03-12 Renesas Technology Corp 半導体装置の製造方法
WO2012035880A1 (ja) * 2010-09-16 2012-03-22 住友電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20140004696A1 (en) 2014-01-02
EP2869330A4 (en) 2015-12-30
US9543154B2 (en) 2017-01-10
JP2014011224A (ja) 2014-01-20
JP6011066B2 (ja) 2016-10-19
EP2869330A1 (en) 2015-05-06
WO2014002603A1 (ja) 2014-01-03

Similar Documents

Publication Publication Date Title
JP6221710B2 (ja) 半導体装置の製造方法
TWI459473B (zh) 具有（１１０）－向性矽之半導體裝置
CN104350579A (zh) 制造半导体器件的方法
US9159792B2 (en) SiC semiconductor device and method for manufacturing the same
JP5144585B2 (ja) 半導体装置およびその製造方法
US9728607B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
US9449823B2 (en) Method for manufacturing silicon carbide semiconductor device
US20150001554A1 (en) Silicon carbide semiconductor device
EP2787526B1 (en) Semiconductor device fabrication method
US8524585B2 (en) Method of manufacturing semiconductor device
JP5735077B2 (ja) 半導体装置の製造方法
CN102844871A (zh) 半导体装置及其制造方法
JP2011151350A (ja) 半導体装置の製造方法、及び半導体装置
JP2008004739A (ja) 半導体装置
WO2016132987A1 (ja) 炭化珪素半導体装置
US8765617B2 (en) Method of manufacturing semiconductor device
JP2011198780A (ja) 半導体装置およびその製造方法
JP2009188100A (ja) 炭化珪素半導体装置の製造方法
US9640619B2 (en) Methods of manufacturing wide band gap semiconductor device and semiconductor module, and wide band gap semiconductor device and semiconductor module
US7595257B2 (en) Process of forming an electronic device including a barrier layer
US20220123141A1 (en) Silicon carbide semiconductor chip and silicon carbide semiconductor device
JP2022112943A (ja) 炭化珪素半導体装置の製造方法
JP2019140234A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150211