CN104347691A - 半导体装置及其操作方法 - Google Patents

半导体装置及其操作方法 Download PDF

Info

Publication number
CN104347691A
CN104347691A CN201310313534.5A CN201310313534A CN104347691A CN 104347691 A CN104347691 A CN 104347691A CN 201310313534 A CN201310313534 A CN 201310313534A CN 104347691 A CN104347691 A CN 104347691A
Authority
CN
China
Prior art keywords
contact
doped
conductivity type
doping
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310313534.5A
Other languages
English (en)
Other versions
CN104347691B (zh
Inventor
蔡英杰
陈永初
龚正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN201310313534.5A priority Critical patent/CN104347691B/zh
Publication of CN104347691A publication Critical patent/CN104347691A/zh
Application granted granted Critical
Publication of CN104347691B publication Critical patent/CN104347691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体装置及其操作方法。该半导体装置包括一第一掺杂区、一第二掺杂区、一第一掺杂接触、一第二掺杂接触、一第一掺杂层、一第三掺杂接触与一第一栅结构；第一掺杂区具有一第一导电型；第二掺杂区邻接于第一掺杂区，并具有相反于第一导电型的一第二导电型；第一掺杂接触与第二掺杂接触位于第一掺杂区上；第一掺杂接触与第二掺杂接触之间具有一第一PN结；第一掺杂层位于第一掺杂接触或第二掺杂接触的下方；第一掺杂层与第一掺杂接触或第二掺杂接触之间具有一第二PN结，邻接于第一PN结；第三掺杂接触具有第一导电型，并配置于第二掺杂区中；第一栅结构配置于第一掺杂区与第三掺杂接触之间的第二掺杂区上。

Description

半导体装置及其操作方法
技术领域
本发明是有关于一种半导体装置及其操作方法，且特别是有关于一种绝缘栅双极晶体管(IGBT)装置及其操作方法。
背景技术
在近几十年间，半导体业界持续缩小半导体装置的尺寸，并同时改善速率、效能、密度及集成电路的单位成本。
缩小装置面积通常会严重牺牲半导体装置的电性效能。为了维持半导体装置的电性效能，在操作上，必须避免高压装置区的高电压、漏电流影响到低压装置，而降低装置的操作效能。
发明内容
根据本发明的一个实施例，提供了一种半导体装置，其包括一第一掺杂区、一第二掺杂区、一第一掺杂接触、一第二掺杂接触、一第一掺杂层、一第三掺杂接触与一第一栅结构。第一掺杂区具有一第一导电型。第二掺杂区邻接于第一掺杂区，并具有相反于第一导电型的一第二导电型。第一掺杂接触与第二掺杂接触位于第一掺杂区上。第一掺杂接触与第二掺杂接触之间具有一第一PN结。第一掺杂层位于第一掺杂接触或第二掺杂接触的下方。第一掺杂层与第一掺杂接触或第二掺杂接触之间具有一第二PN结，邻接于第一PN结。第三掺杂接触具有第一导电型，并配置于第二掺杂区中。第一栅结构配置于第一掺杂区与第三掺杂接触之间的第二掺杂区上。
根据本发明的再一个实施例，提供了一种半导体装置的操作方法。半导体装置包括一第一掺杂区、一第二掺杂区、一第一掺杂接触、一第二掺杂接触、一第一掺杂层、一第三掺杂接触与一第一栅结构。第一掺杂区具有一第一导电型。第二掺杂区邻接于第一掺杂区，并具有相反于第一导电型的一第二导电型。第一掺杂接触与第二掺杂接触位于第一掺杂区上。第一掺杂接触与第二掺杂接触之间具有一第一PN结。第一掺杂层位于第一掺杂接触或第二掺杂接触的下方。第一掺杂层与第一掺杂接触或第二掺杂接触之间具有一第二PN结，邻接于第一PN结。第三掺杂接触具有第一导电型，并配置于第二掺杂区中。第一栅结构配置于第一掺杂区与第三掺杂接触之间的第二掺杂区上。该操作方法包括以下步骤：施加一第一偏压至第一栅结构；将第一掺杂接触、第二掺杂接触耦接至一第一电极；第一电极是一阳极与一阴极其中之一；将第三掺杂接触耦接至一第二电极；第二电极是阳极与阴极其中之另一。
为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1绘示根据一实施例的半导体装置的剖面图。
图2绘示根据一实施例的半导体装置的剖面图
图3绘示根据一实施例的半导体装置的剖面图
图4绘示根据一实施例的半导体装置的剖面图
图5绘示根据一实施例的半导体装置的剖面图
图6绘示根据一实施例的半导体装置的剖面图
图7与图8显示IBGT半导体装置的电性。
图9绘示应用实施例的半导体装置的电路图。
【符号说明】
102：第一掺杂区
104：第二掺杂区
106、106A、106B：第一掺杂层
108：第一掺杂层
110：第二掺杂接触
112：第三掺杂接触
114：第一栅结构
116、118、120、124、140、142、146、154、580：掺杂阱
122、144、152：埋掺杂层
126：第二掺杂层
128、138、158、160、162：接触区域
130：第一PN结
132：第二PN结
134：隔离层
136：第三掺杂区
148：第四掺杂区
150：衬底
156：第三掺杂层
164：第二栅结构
166：导电层
168、170、172、174、176、378：电极
682：降低表面电场层
具体实施方式
请参照图1，其绘示根据一实施例的半导体装置的剖面图。半导体装置包括第一掺杂区102、第二掺杂区104、第一掺杂层106、第一掺杂接触108、第二掺杂接触110、第三掺杂接触112与第一栅结构114。
第一掺杂区102可包括邻接的掺杂阱116与掺杂阱118。于一实施例中，掺杂阱116与掺杂阱118具有第一导电型例如N导电型。举例来说，掺杂阱116是高压N型阱(HVNW)。
第二掺杂区104可包括邻接的掺杂阱120、埋掺杂层122、掺杂阱124、第二掺杂层126与接触区域128，皆具有相反于第一导电型的第二导电型例如P导电型。举例来说，掺杂阱120与掺杂阱124是高压P型掺杂区(HVPD)。接触区域128是重掺杂的(P+)。于一实施例中，第二掺杂区104的掺杂阱120、埋掺杂层122、掺杂阱124、第二掺杂层126与接触区域128是围住第一掺杂区102的掺杂阱116与掺杂阱118。
第一掺杂接触108与第二掺杂接触110位于第一掺杂区102的掺杂阱118上。第一掺杂接触108与第二掺杂接触110具有不同的导电型，且之间具有一第一PN结130。于一实施例中，第一掺杂接触108与第二掺杂接触110构成短路阳极(shorted anode)。
第一掺杂层106位于第一掺杂接触108的下方，并位于第一掺杂区102的掺杂阱116与掺杂阱118上。第一掺杂层106与第一掺杂接触108之间具有一第二PN结132，邻接于第一PN结130。互相邻接的第一PN结130与第二PN结132构成一L形状。于一实施例中，第一掺杂层106具有第二导电型例如P导电型。
于此实施例中，第一掺杂接触108具有第一导电型例如N导电型，第二掺杂接触110具有第二导电型例如P导电型。于一实施例中，第一掺杂接触108、第二掺杂接触110是重掺杂的(P+)接触区。
第三掺杂接触112位于第二掺杂区104的掺杂阱124、第二掺杂层126与接触区域128之间。于一实施例中，第三掺杂接触112具有第一导电型例如N导电型。举例来说，第三掺杂接触112是重掺杂的(N+)接触区。
第一栅结构114位于掺杂阱116与第三掺杂接触112之间的掺杂阱124上。隔离层134可配置在第一掺杂层106与第一掺杂区102的掺杂阱116上。隔离层134并不限于图1所示的场氧化物(FOX)，也可使用其他合适的绝缘结构，例如浅沟道隔离等。
半导体装置可包括第三掺杂区136，其可包括邻接的接触区域138、掺杂阱140、掺杂阱142、埋掺杂层144与掺杂阱146，其皆具有第一导电型例如N导电型。举例来说，接触区域138是重掺杂的(N+)。掺杂阱146是高压N型阱(HVNW)。于一实施例中，第三掺杂区136的接触区域138、掺杂阱140、掺杂阱142、埋掺杂层144与掺杂阱146是围住第二掺杂区104，如图1所示。
半导体装置可包括第四掺杂区148，其可包括邻接的衬底150、埋掺杂层152、掺杂阱154、第三掺杂层156与接触区域158，其皆具有第二导电型例如P导电型。举例来说，掺杂阱154是高压掺杂阱(HVPD)。接触区域158是重掺杂的(P+)。
接触区域160配置在第二掺杂区104的掺杂阱124、第二掺杂层126与接触区域128之间。于一实施例中，接触区域160具有第一导电型例如N导电型。举例来说，接触区域160是重掺杂的(N+)。
接触区域162配置在第四掺杂区148的掺杂阱154、第三掺杂层156与接触区域158之间。于一实施例中，接触区域162具有第一导电型例如N导电型。举例来说，接触区域162是重掺杂的(N+)。
第二栅结构164配置在接触区域160与接触区域162之间的掺杂阱124、掺杂阱146与掺杂阱154上。导电层166可配置在隔离层134上。导电层166可包括多晶硅或其他合适的材料。
于实施例中，第一掺杂接触108、第二掺杂接触110、导电层166与第三掺杂区136的接触区域138可耦接至电极168。第三掺杂接触112、接触区域160与第二掺杂区104的接触区域128可耦接电极170。第一栅结构114可耦接至电极172。第二栅结构164可耦接至电极174。接触区域162与第四掺杂区148的接触区域158可耦接至电极176。
于实施例中，半导体装置是用作绝缘栅双极晶体管(IGBT)装置。第一栅结构114是用作IGBT的栅极。举例来说，在操作过程中，电极168为阳极，电压可介于0V～700V。电极170为阴极，电压可为0V例如接地。电极172可提供的0V～15V偏压。电极174可提供0V～15V的偏压。电极172与电极174可为一共同电极(common electrode)。电极176为衬底电极，电压可为0V例如接地。
高压操作IGBT装置过程中，电极168(阳极)抬压形成反转层，反转层造成空穴流从电极168注入而放大电子流。第一掺杂接触108、第二掺杂接触110、第一掺杂层106与第一掺杂区102的掺杂阱118构成的NPN双极结构能提高空穴流而进一步提高装置电子流的放大率。此NPN双极结构能避免IGBT装置所不期望的电压骤回(voltage snapback)或负微分电阻(negative differential resistance；NDR)效应。延伸在隔离层134下方并靠近第一栅结构114的(P导电型)第一掺杂层106能提供空穴流靠近电极170(阴极)的流动通道，避免空穴流通过衬底150而影响附近的其他装置例如低压(LV)装置。
第二栅结构164可用作双重扩散金属氧化物半导体场效晶体管(DMOS)的栅极，用以控制通道形成在邻近于接触区域162的掺杂阱154中，与邻近于接触区域160的掺杂阱124中。于实施例中，IGBT装置可通过第二栅结构164形成通道而导通的接触区域162、接触区域160、掺杂阱146、埋掺杂层144、掺杂阱142、掺杂阱140、接触区域138来提供额外的电流通道，亦即IGBT装置具有多个电流通道(multi-channel)，以提升IGBT装置的阳极电流。
靠近电极168(阳极)的(P导电型)埋掺杂层122与掺杂阱120也能帮助局限空穴流，避免空穴流通过衬底150而影响附近的其他装置。此外，第一导电型例如N导电型的掺杂阱146、埋掺杂层144、掺杂阱142、掺杂阱140、接触区域138与第二导电型例如P导电型的掺杂阱124、埋掺杂层122、掺杂阱120之间的PN结能进一步将高压操作IGBT装置过程中，反转层造成的空穴流能局限在埋掺杂层122与掺杂阱120中，避免空穴流通过衬底150而影响附近的其他装置。
于实施例中，IGBT装置具有低的开启电压(turn on voltage)，并具有低的开启电阻(turn on resistance；Rdson-sp)。
位于接触区域128、第三掺杂接触112、接触区域160与掺杂阱124之间的第二掺杂层126，以及位于接触区域158、接触区域162与掺杂阱154之间的第三掺杂层156能避免操作装置过程中发生隧穿效应(punchthrough)。
图2绘示根据一实施例的半导体装置的剖面图，其与图1所示的半导体装置的差异说明如下。请参照图2，第一掺杂层106A是邻接于第一掺杂接触108与第二掺杂接触110的下方。于一实施例中，第二掺杂接触110具有第一导电型例如N导电型，第一掺杂接触108与第一掺杂层106A具有第二导电型例如P导电型。于另一实施例中，第一掺杂接触108具有第一导电型例如N导电型，第二掺杂接触110与第一掺杂层106A具有第二导电型例如P导电型。在操作IGBT装置过程中，第一掺杂接触108、第二掺杂接触110、第一掺杂层106A与第一掺杂区102的掺杂阱118构成的NPN双极结构能提高从电极168注入的空穴流而提高装置电子流的放大率。此NPN双极结构能避免IGBT装置所不期望的电压骤回或负微分电阻效应。延伸在隔离层134下方并靠近第一栅结构114的(P导电型)第一掺杂层106A能提供空穴流靠近电极170(阴极)的流动通道，避免空穴流通过衬底150而影响附近的其他装置。
图3绘示根据一实施例的半导体装置的剖面图，其与图1所示的半导体装置的差异说明如下。图3的半导体装置是省略了图1中的第二栅结构164、接触区域160、接触区域162与第三掺杂层156。第三掺杂区136的掺杂阱146是耦接至电极378。
图4绘示根据一实施例的半导体装置的剖面图，其与图3所示的半导体装置的差异说明如下。请参照图4，第一掺杂层106A是邻接于第一掺杂接触108与第二掺杂接触110的下方。于一实施例中，第二掺杂接触110具有第一导电型例如N导电型，第一掺杂接触108与第一掺杂层106A具有第二导电型例如P导电型。于另一实施例中，第一掺杂接触108具有第一导电型例如N导电型，第二掺杂接触110与第一掺杂层106A具有第二导电型例如P导电型。在操作IGBT装置过程中，第一掺杂接触108、第二掺杂接触110、第一掺杂层106A与第一掺杂区102的掺杂阱118构成的NPN双极结构能提高从电极168注入的空穴流而提高装置电子流的放大率。此NPN双极结构能避免IGBT装置所不期望的电压骤回或负微分电阻效应。延伸在隔离层134下方并靠近第一栅结构114的(P导电型)第一掺杂层106A能提供空穴流靠近电极170(阴极)的流动通道，避免空穴流通过衬底150而影响附近的其他装置。
图5绘示根据一实施例的半导体装置的剖面图，其与图3所示的半导体装置的差异说明如下。图5所示的半导体装置是省略了图3中第一导电型例如N导电型的埋掺杂层144。再者，图3中的埋掺杂层122是以第二导电型例如P导电型的掺杂阱580取代。
图6绘示根据一实施例的半导体装置的剖面图，其与图1所示的半导体装置的差异说明如下。第一掺杂层106B位于第一掺杂接触108的下方，并位于第一掺杂区102的掺杂阱118上。第一掺杂层106B并没有延伸在隔离层134的下方。于一实施例中，第一掺杂接触108具有第一导电型例如N导电型，第二掺杂接触110与第一掺杂层106B具有第二导电型例如P导电型。第一掺杂接触108、第二掺杂接触110、第一掺杂层106B与第一掺杂区102的掺杂阱118构成NPN结构，其能提高从电极168注入的空穴流而提高装置电子流的放大率，并避免IGBT装置所不期望的电压骤回或负微分电阻效应。第一掺杂层106B是分开自位于隔离层134下方的降低表面电场(RESURF)层682，其中RESURF层682具有第二导电型例如P导电型。
图7与图8显示IBGT半导体装置的电性。其中实施例1的IBGT半导体装置使用延伸至隔离层下方的第一掺杂层，实施例2的IBGT半导体装置使用没有延伸至隔离层下方的第一掺杂层，比较例3的IBGT半导体装置没有使用第一掺杂层。从图7与图8显示的曲线发现，实施例的IBGT半导体装置具有省电、提升输出电流的优势，并能避免比较例所发生电压骤回效应。实施例的IGBT半导体装置可应用至(例如半桥式(half bridge)、全桥式(full bridge))马达驱动器，如图9所示。
于实施例中，举例来说，半导体装置的栅结构的栅电极可包括多晶硅、金属、金属硅化物等合适的材料。衬底可包括绝缘体上硅(SOI)。半导体装置可利用场氧化硅(local oxidation of silicon；SOI)工艺、浅沟道隔离(shallowtrench isolation；SOI)工艺、深沟道隔离(deep trench isolation；DTI)工艺、绝缘体上硅工艺、外延工艺、非外延工艺、或其他合适的工艺来形成。半导体装置可设计成六角形(hexagonal)、八角形(octagonal)、圆形(circle)、跑道形(runway)，或其他合适形状的结构。
实施例揭露如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (10)

1.一种半导体装置，包括：
一第一掺杂区，具有一第一导电型；
一第二掺杂区，邻接该第一掺杂区并具有相反于该第一导电型的一第二导电型；
一第一掺杂接触；
一第二掺杂接触，其中该第一掺杂接触与该第二掺杂接触位于该第一掺杂区上，该第一掺杂接触与该第二掺杂接触之间具有一第一PN结；
一第一掺杂层，位于该第一掺杂接触或该第二掺杂接触的下方，其中该第一掺杂层与该第一掺杂接触或该第二掺杂接触之间具有一第二PN结，邻接于该第一PN结；
一第三掺杂接触，具有该第一导电型，并配置于该第二掺杂区中；以及
一第一栅结构，配置于该第一掺杂区与该第三掺杂接触之间的该第二掺杂区上。
2.根据权利要求1所述的半导体装置，其中互相邻接的该第一PN结与该第二PN结构成一L形状。
3.根据权利要求1所述的半导体装置，更包括一隔离层，配置于该第一掺杂接触与该第三掺杂接触之间，其中该第一掺杂层是位于该隔离层与该第一掺杂区之间。
4.根据权利要求1所述的半导体装置，其为用作绝缘栅双极晶体管(IGBT)装置。
5.根据权利要求1所述的半导体装置，其中该第一掺杂接触比该第二掺杂接触更靠近该第一栅结构，该第二掺杂接触具有该第一导电型，该第一掺杂接触与该第一掺杂层具有该第二导电型，该第一掺杂层是邻接于该第一掺杂接触与该第二掺杂接触的下方。
6.根据权利要求1所述的半导体装置，其中该第一掺杂接触比该第二掺杂接触更靠近该第一栅结构，该第一掺杂接触具有该第一导电型，该第二掺杂接触与该第一掺杂层具有该第二导电型，该第一掺杂层是邻接于该第一掺杂接触的下方。
7.根据权利要求1所述的半导体装置，其中该第一掺杂层与该第二掺杂区是通过该第一掺杂区互相分开。
8.根据权利要求1所述的半导体装置，其中该第一掺杂接触与该第二掺杂接触是电性连接于一阳极与一阴极其中之一，该第三掺杂接触是电性连接于该阳极与该阴极其中之另一。
9.根据权利要求1所述的半导体装置，其中该第一掺杂接触、该第二掺杂接触、该第一掺杂层与该第一掺杂区构成一NPN结构。
10.一种半导体装置的操作方法，其中该半导体装置包括：
一第一掺杂区，具有一第一导电型；
一第二掺杂区，邻接该第一掺杂区并具有相反于该第一导电型的一第二导电型；
一第一掺杂接触；
一第二掺杂接触，其中该第一掺杂接触与该第二掺杂接触位于该第一掺杂区上，该第一掺杂接触与该第二掺杂接触之间具有一第一PN结；
一第一掺杂层，位于该第一掺杂接触或该第二掺杂接触的下方，其中该第一掺杂层与该第一掺杂接触或该第二掺杂接触之间具有一第二PN结，邻接于该第一PN结；
一第三掺杂接触，具有该第一导电型，并配置于该第二掺杂区中；以及
一第一栅结构，配置于该第一掺杂区与该第三掺杂接触之间的该第二掺杂区上，
该操作方法包括：
施加一第一偏压至该第一栅结构；
将该第一掺杂接触、第二掺杂接触耦接至一第一电极，该第一电极是一阳极与一阴极其中之一；以及
将该第三掺杂接触耦接至一第二电极，该第二电极是该阳极与该阴极其中之另一。
CN201310313534.5A 2013-07-24 2013-07-24 半导体装置及其操作方法 Active CN104347691B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310313534.5A CN104347691B (zh) 2013-07-24 2013-07-24 半导体装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310313534.5A CN104347691B (zh) 2013-07-24 2013-07-24 半导体装置及其操作方法

Publications (2)

Publication Number Publication Date
CN104347691A true CN104347691A (zh) 2015-02-11
CN104347691B CN104347691B (zh) 2017-05-24

Family

ID=52502905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310313534.5A Active CN104347691B (zh) 2013-07-24 2013-07-24 半导体装置及其操作方法

Country Status (1)

Country Link
CN (1) CN104347691B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504311A (zh) * 2019-08-29 2019-11-26 电子科技大学 一种具有短路自保护能力的igbt

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436486A (en) * 1992-10-19 1995-07-25 Fuji Electric Co., Ltd. High voltage MIS transistor and semiconductor device
US5731603A (en) * 1995-08-24 1998-03-24 Kabushiki Kaisha Toshiba Lateral IGBT
CN1851923A (zh) * 2006-05-24 2006-10-25 杭州电子科技大学 集成抗esd二极管的soi ligbt器件单元
US20070090482A1 (en) * 2005-10-20 2007-04-26 Saichirou Kaneko High-breakdown voltage semiconductor switching device and switched mode power supply apparatus using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436486A (en) * 1992-10-19 1995-07-25 Fuji Electric Co., Ltd. High voltage MIS transistor and semiconductor device
US5731603A (en) * 1995-08-24 1998-03-24 Kabushiki Kaisha Toshiba Lateral IGBT
US20070090482A1 (en) * 2005-10-20 2007-04-26 Saichirou Kaneko High-breakdown voltage semiconductor switching device and switched mode power supply apparatus using the same
CN1851923A (zh) * 2006-05-24 2006-10-25 杭州电子科技大学 集成抗esd二极管的soi ligbt器件单元

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504311A (zh) * 2019-08-29 2019-11-26 电子科技大学 一种具有短路自保护能力的igbt

Also Published As

Publication number Publication date
CN104347691B (zh) 2017-05-24

Similar Documents

Publication Publication Date Title
CN102148251B (zh) Soi横向mosfet器件和集成电路
EP2860762B1 (en) High voltage junction field effect transistor
CN103646964B (zh) 双扩散金属氧化物半导体元件及其制造方法
CN103441147A (zh) 一种横向soi功率半导体器件
CN103337498B (zh) 一种bcd半导体器件及其制造方法
CN103441131A (zh) 部分耗尽绝缘体上硅器件结构
CN101771082A (zh) 绝缘衬底上的硅基横向双扩散金属氧化物半导体器件
CN102263125B (zh) 一种横向扩散金属氧化物功率mos器件
CN104347691B (zh) 半导体装置及其操作方法
US8952744B1 (en) Semiconductor device and operating method for the same
TWI509792B (zh) 半導體裝置及其操作方法
CN103151386A (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN208923149U (zh) 一种n型ldmos器件
CN103872112B (zh) 半导体结构及其操作方法
CN102569404B (zh) 低导通电阻的横向扩散mos半导体器件
CN103280455B (zh) 横向扩散型低导通电阻mos器件
CN102176469A (zh) 一种具有p埋层的SOI nLDMOS器件单元
CN102280481B (zh) 横向双扩散金属氧化物半导体器件及其制造方法
US9780171B2 (en) Fabricating method of lateral-diffused metal oxide semiconductor device
TWI469342B (zh) 半導體結構及其操作方法
CN113410300B (zh) 一种高耐压的p沟道LDMOS器件及其制备方法
CN103296067B (zh) 半导体结构及其形成方法
CN111354797B (zh) 射频器件及其形成方法
CN113097310B (zh) 一种具有电子积累效应的鳍式EAFin-LDMOS器件
CN103311277A (zh) 半导体结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant