CN104347534A - 倒装芯片的封装方法和封装基板 - Google Patents

Abstract

本发明提供一种倒装芯片的封装方法和封装基板，所述封装基板包括：基底，所述基底具有多个焊接区；基底焊垫，位于所述焊接区上；基底凸块，位于所述基底焊垫上。由于所述封装基板具有基底凸块，所述基底凸块用于与晶元上的晶元凸块进行焊接，在利用所述封装基板进行倒装芯片的封装时，晶元凸块可以制作得较薄，避免在晶元凸块的制作过程中发生过流现象，防止在将晶元凸块与所述封装基板焊接在一起时，相邻的晶元凸块发生短路，即防止凸块桥接现象的发生。

Description

倒装芯片的封装方法和封装基板

技术领域

本发明涉及半导体封装领域，特别是涉及一种倒装芯片的封装方法和封装基板。

背景技术

半导体封装是指将晶圆按照产品型号及功能需求加工得到独立芯片的过程。现有半导体封装包括引线键合封装和倒装芯片封装等方式。与引线键合封装方式相比，倒装芯片封装方式具有封装密度高，散热性能优良，输入/输出(I/O)端口密度高和可靠性高等优点。

较早的倒装芯片的封装方法利用设置在晶元焊垫（包括输入/输出焊垫）上的晶元凸块与封装基板进行焊接，晶元焊垫和晶元凸块均位于焊垫区上。随着半导体行业向微型化方向发展，在一个焊垫区上具有多个晶元凸块，多个晶元凸块在焊垫区上的投影面积与焊垫区面积之比越来越大，即晶元凸块之间的距离越来越小，仅利用较大体积的晶元凸块直接与封装基板进行焊接易出现凸块桥接的问题，即相邻的晶元凸块发生短路连接。

为解决凸块桥接问题，业界提出内连线铜柱技术(copper interconnect posttechnology)。内连线铜柱技术中，晶元通过铜柱以及位于铜柱顶面的晶元凸块连接到封装基板上。由于铜柱的引入，晶元凸块的高度可以大幅减小，晶元凸块之间可具有较小的间距，因此凸块桥接问题被减弱，同时铜柱的引入还降低了封装电路的电容承载(capacitance load)。

然而，随着半导体集成密度的进一步增大，晶元凸块之间的距离进一步减小，即使是引入了内连线铜柱技术的现有倒装芯片的封装方法，仍然出现相邻的晶元凸块短路连接，即出现凸块桥接问题，可见现有倒装芯片封装技术已无法很好地避免的凸块桥接问题。为此，需要一种新的解决方案，以避免倒装芯片出现凸块桥接问题。

发明内容

本发明解决的问题是提供一种倒装芯片的封装方法和封装基板，以解决凸块桥接问题。

为解决上述问题，本发明提供一种封装基板，包括：

基底，所述基底具有多个焊接区；

基底焊垫，位于所述焊接区上；

基底凸块，位于所述基底焊垫上。

可选的，所述基底凸块的高度包括40μm～60μm，所述基底凸块的高度与底面积的数值比包括1:2～1:3。

可选的，所述基底凸块为多个，多个所述基底凸块在所述焊接区上的投影总面积与所述焊接区面积之比包括10%～20%。

为解决上述问题，本发明还提供了一种倒封芯片的封装方法，包括：

提供晶圆，所述晶圆具有多个晶元，所述晶元具有半导体衬底；

在所述半导体衬底上形成介质层；

在所述介质层上形成晶元焊垫；

在所述晶元焊垫上形成铜柱；

在所述铜柱上形成晶元凸块；

切割所述晶圆使所述晶元之间相互分离；

提供如上所述的封装基板；

将所述晶元凸块和所述基底凸块焊接在一起；

切割所述封装基板。

可选的，所述晶元凸块的高度包括10μm～20μm。

可选的，所述介质层包括焊垫区，所述晶元焊垫位于所述焊垫区上，所述晶元凸块为多个，多个所述所述晶元凸块在所述焊垫区上的投影总面积与所述焊垫区的面积之比包括10%～20%。

可选的，在所述介质层上形成所述晶元焊垫之后且在所述晶元焊垫上形成所述铜柱之前，所述封装方法还包括：在所述晶元焊垫上形成凸块下金属层；所述铜柱形成在所述凸块下金属层上。

可选的，在所述介质层上形成所述晶元焊垫之后且在所述晶元焊垫上形成所述凸块下金属层之前，所述封装方法还包括：在所述晶元焊垫上形成具有第一开口的绝缘层，所述第一开口暴露至少部分所述晶元焊垫。

可选的，在所述晶元焊垫上形成所述绝缘层之后且在所述晶元焊垫上形成所述凸块下金属层之前，所述封装方法还包括：在所述绝缘层和所述晶元焊垫上形成具有第二开口的应力缓冲层，所述第二开口暴露至少部分所述晶元焊垫。

可选的，在所述晶元焊垫上形成所述铜柱之后且在所述铜柱顶面形成所述晶元凸块前，所述封装方法还包括：在所述铜柱顶面形成粘附层；所述晶元凸块形成在所述粘附层上。

可选的，在所述铜柱顶面形成所述晶元凸块前，在所述铜柱顶面形成粘附层；所述晶元凸块形成在所述粘附层上。

与现有技术相比，本发明的技术方案具有以下优点：

本发明所提供的封装基板中，由于所述封装基板具有基底焊垫和基底凸块，所述基底凸块用于与晶元上的晶元凸块进行焊接，因此，在利用所述封装基板进行倒装芯片的封装时，晶元上的晶元凸块可以制作得较薄，因此可避免在晶元凸块的制作过程中发生过流现象，并防止在将晶元凸块与所述封装基板焊接在一起时，相邻的晶元凸块发生短路，即防止凸块桥接现象的发生。

本发明所提供的倒装芯片的封装方法中，利用本发明所提供的封装基板进行封装，因为所述封装基板上已经设置有基底凸块，因此晶元本身的晶元凸块不需要制作得很厚，从而可以防止晶元凸块发生过流，最终防止倒装芯片发生凸块桥接。

进一步，在铜柱与晶元焊垫之间形成应力缓冲层，又由于晶元凸块位于铜柱上，因此可以减缓铜柱和晶元凸块对晶元焊垫的应力作用，从而提高最终形成的倒装芯片的耐用性和可靠性。

进一步，在铜柱与晶元凸块之间形成粘附层，粘附层一方面可以防止铜扩散到晶元凸块，避免晶元凸块的性质受影响，另一方面可以增强铜柱与晶元凸块的粘接作用，增加整个封装工艺的可靠性。

附图说明

图1为本发明实施例一封装基板的示意图；

图2至图12为是本发明实施例二倒装芯片的封装方法示意图。

具体实施方式

现有倒装芯片的封装方法中，封装基板与晶元之间仅靠位于晶元焊垫上的晶元凸块焊接在一起，而晶元凸块设置于铜柱上，如果晶元凸块的高度较小，则会导致焊接不良，进而导致得到的倒装芯片可靠性差，因此晶元凸块的高度需要设置得较大，但是晶元凸块的高度较大容易导致晶元凸块出现过流（overflow）现象，即晶元凸块熔融后沿着铜柱侧面流逸到焊接处的四周，在晶元凸块之间的距离较小的情况下，晶元凸块发生过流现象极易造成相邻晶元凸块发生短路连接，即出现凸块桥接问题，从而使得倒装芯片失效。即使晶元凸块不出现过流现象，在焊接过程中，由于晶元凸块被熔化挤压，其仍然容易与相邻晶元凸块发生短路连接，即出现凸块桥接问题，从而使得倒装芯片失效。

为解决上述问题，本发明提供一种封装基板和应用该封装基板的倒装芯片的封装方法，所述倒装芯片的封装方法不仅在晶元上设置晶元凸块，而且在封装基板上设置基底凸块，从而既保证将封装基板与晶元有效焊接在一起，又同时避免晶元凸块的高度太大，使晶元凸块在制作过程中不出现过流现象，进而防止凸块桥接问题的出现，同时保证晶元凸块在焊接过程中不出现凸块桥接问题，提高倒装芯片的可靠性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明实施例一首先提供一种封装基板。

请参考图1，本实施例所提供的封装基板具有基底100，基底100具有多个焊接区（未显示），所述焊接区上具有基底焊垫110和基底凸块120，基底焊垫110位于焊接区上，而基底凸块120位于基底焊垫110上。本实施例图1显示了其中的一个基底焊垫110和基底凸块120。

基底100的材料可以为BT树脂（双马来酰亚胺三嗪树脂）、PPE树脂（聚苯醚树脂）或者环氧树脂等。基底100中每个焊接区用于后续与一个晶元进行焊接，并且每个焊接区对应晶元介质层上的一个焊垫区。

本实施例中，为避免在基底凸块120形成过程中发生过流现象，导致相邻基底凸块120发生短路连接，可以设置基底凸块120的高度小于或等于60μm，但同时为保证基底凸块120的高度满足制作和焊接要求，设置基底凸块120的高度可以大于或等于40μm，即本实施例中基底凸块120的厚度范围可以为40μm～60μm。具体的，可设置基底凸块120的高度为40μm、45μm、50μm或60μm等。

本实施例中，基底凸块120的高度与底面积的数值为范围在1:2～1:3，在该范围内，基底凸块120的底面积不至于太大。由于基底凸块120通常通过回流方法形成，因而基底凸块120的底面积通常与基底凸块120在焊接区上的投影面积相等，因此通过控制基底凸块120的底面积不至于太大，就可以防止基底凸块120在焊接区上的投影面积太大。

本实施例中虽然没有显示，但是一个焊接区上具有多个基底凸块120，并且所有基底凸块120在焊接区上的投影总面积与焊接区面积的比值包括10%～20%，具体可以为10%、15%、16%、17%、18%或者20%，在此比值范围内，基底凸块120相互之间的距离较小，而基底凸块120的分布形态与晶元表面上对应的晶元凸块分布形态相同，当晶元凸块相互之间的距离较小时，一旦晶元凸块高度较大，则在晶元凸块的形成和焊接过程中都容易出现凸块桥接现象。因此本实施例通过在封装基板的焊接区上设置基底凸块120，从而使得晶元凸块的高度可以减小。

基底焊垫110的材料可以是铝(Al)、铜(Cu)、银(Ag)、金(Au)、镍(Ni)和钨(W)等金属中的一种或者多种的任意组合。基底焊垫110的形成过程可以为：在基底100上通过沉积工艺形成金属材料层（未示出），所述沉积工艺可以为物理气相沉积(Physical Vapor Deposition，PVD)法、化学气相沉积(ChemicalVapor Deposition，CVD)或者原子层沉积（Atomic Layer Deposition，ALD）法，然后在所述金属材料层上形成光刻胶层（未示出），并对光刻胶层进行曝光和显影工艺，以图案化所述光刻胶层，之后对以所述图案化的光刻胶层为掩模，采用干法蚀刻工艺或者湿法蚀刻工艺蚀刻所述金属材料层，形成基底焊垫110，最后去除所述光刻胶层。

基底凸块120的材料可以是锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑中的一种或者多种的任意组合，并且可以包括有活性剂。基底凸块120的形成过程可以为：在基底焊垫110上形成光刻胶层（未示出），然后在所述光刻胶层上形成开口（未示出），在开口中沉积基底焊接层（未示出），然后采用回流焊工艺使基底焊接层回流成基底凸块120，最后再去除光刻胶层。

本实施例所述封装基板具有基底焊垫110和基底凸块120，因此，在利用所述封装基板进行倒装芯片的封装时，晶元上的晶元凸块可以制作得较薄，因此可避免在晶元凸块的制作过程中发生过流现象，即可防止凸块桥接现象的发生，同时晶元凸块较薄可以防止在将晶元凸块与所述封装基板焊接在一起时，相邻的晶元凸块发生短路，同样防止凸块桥接现象的发生。而由于基底凸块120设置在基底焊垫110上而非铜柱上，因此，当基底凸块120的厚度为40μm～60μm时，其亦不发生凸块桥接现象。综上可知，利用本实施例所提供的封装基板进行封装时，可避免凸块桥接现象的发生，提高封装后芯片的可靠性。

本发明实施例二还提供了一种倒装芯片的封装方法，以下结合图2至图12对本实施例所提供的倒装芯片的封装方法具体说明。

本实施例所提供的倒装芯片的封装方法首先采用本发明实施例一所提供的封装基板，可参考实施例一相应内容。

请参考图2，本实施例接着提供晶圆，所述晶圆具有多个晶元，每个晶元包括半导体衬底200，图2显示了一个晶元的部分半导体衬底200。

半导体衬底200可以是体硅(Bulk Silicon)、绝缘体上硅(Silicon OnInsulator，SOI)、或硅锗(Germanium)，并且可以掺杂有其它元素。半导体衬底200中可以形成有各类有源半导体器件和各类无源半导体器件，并可以形成有相应的隔离结构、介质层和导电互连结构。

请继续参考图2，在半导体衬底200上形成介质层210。

介质层210的材料可以为氧化硅、氮化硅、氮氧化硅、低k材料或超低k材料，可以通过物理气相沉积法或化学气相沉积法形成介质层210。介质层210表面具有焊垫区（未显示）。

请继续参考图2，在介质层210上形成晶元焊垫220。

晶元焊垫220位于介质层210的所述焊垫区上。晶元焊垫220的材料可以是铝、铜、银、金、镍、钨中的一种或者多种的任意组合。形成晶元焊垫220的过程包括在介质层210上沉积导电材料和图案化导电材料形成晶元焊垫220，可参考上述基底焊垫的形成方法。图中虽未显示，但是晶元焊垫220电性连接至半导体衬底200中的导电互连结构或者半导体器件。

请继续参考图2，在介质层210和晶元焊垫220上形成具有第一开口231的绝缘层230，第一开口231暴露出至少部分晶元焊垫220。

绝缘层230的材料既可以是环氧树脂(Epoxy)、聚酰亚胺（PI）、苯环丁烯、聚苯恶唑等有机材料，也可以是氮化硅、氮氧化硅或者氧化硅等无机材料。可根据材料的不同，采用不同的工艺形成绝缘层230，并利用对应的图案化工艺在绝缘层230上形成第一开口231。第一开口231暴露出至少部分晶元焊垫220。

请参考图3，在绝缘层230上形成具有第二开口241的应力缓冲层240，第二开口241暴露出至少部分晶元焊垫220。应力缓冲层240除覆盖绝缘层230之外，还覆盖部分被第一开口231暴露出的晶元焊垫220。

应力缓冲层240的材料可以是环氧树脂(Epoxy)或者聚酰亚胺（PI）。可采用旋涂工艺形成应力缓冲层240，并利用光刻和蚀刻工艺在应力缓冲层240上形成第二开口241。应力缓冲层240可以缓冲后续形成的铜柱和晶元凸块对绝缘层230和介质层210的压力，从而提高最终形成的倒装芯片的耐用性和可靠性。

请参考图3，在应力缓冲层240、绝缘层230以及晶元焊垫220上形成凸块下金属层250。

凸块下金属层250可以包括有扩散层、势垒层、润湿层和抗氧化层等多层结构，并且可以通过物理气相沉积(Physical Vapor Deposition，PVD)法或溅镀(Sputtering)法形成，其厚度范围可以为500至2000埃。

请结合参考图5和图6，在凸块下金属层250上形成铜柱270，使得铜柱270电性连接至晶元焊垫220。

形成铜柱270的过程包括：

请参考图5，在凸块下金属层250上形成具有第三开口261的光刻胶层260，第三开口261暴露位于晶元焊垫220上方的至少部分凸块下金属层250。

请参考图6，在第三开口261中形成铜柱270。铜柱270底面与凸块下金属层250接触。

铜柱270的组成既可以是纯铜，也可以是包含其它金属元素的铜合金，所述金属元素可以是钽、铟(In)、锡、锌、锰、铬或者镍等。铜柱270的形成方法可以为溅镀、印刷、电镀、化学气相沉积法以及化学电镀法。铜柱270的厚度范围可以设置为大于或者等于25μm且小于或者等于100μm，例如25μm、40μm、50μm、80μm或者100μm。

请继续参考图6，在铜柱270的顶面形成粘附层280。

粘附层280的设置可以阻挡铜柱270中的铜扩散至后续形成的晶元凸块，并且粘附层280还可以增加铜柱270与后续晶元凸块的接合强度，因此粘附层280的设置可以增加整个封装工艺的可靠性。

粘附层280的材料可以是镍、锡、锡铅、金、银、钯和铟中的一种或者多种的任意组合。粘附层280的厚度范围可以为1μm～20μm。

请参考图7，在粘附层280的顶面形成焊料层290a。

焊料层290a的材料可以为锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等金属中的一种或者多种的任意组合，并且焊料层290a中可以包括有活性剂。可通过电镀方法形成焊料层290a。焊料层290a后续经过回流焊工艺即可形成晶元凸块。

请参考图8，在形成焊料层290a之后，去除图7中的光刻胶层260，以暴露出铜柱270的侧壁表面。

由于光刻胶层260的材料通常为有机材料，因此，可以通过灰化工艺去除所述光刻胶层260。

请参考图9，对凸块下金属层250进行蚀刻，去除凸块下金属层250不与铜柱270直接接触的部分。

在去除光刻胶层260之后，凸块下金属层250中不与铜柱270直接接触的部分会被暴露出来，如果不将它们去除，一方面可能导致凸块下金属层250与其它导电器件电连接，另一方面会导致凸块下金属层250被逐渐氧化。因此，需要去除不与铜柱270直接接触的凸块下金属层250。

在去除不与铜柱270直接接触的凸块下金属层250过程中，可以通过干法刻蚀或者湿法刻蚀进行去除，在刻蚀中可焊料层290a作适当保护，例如用光刻胶（未显示）覆盖在焊料层290a上。

请参考图10，对焊料层290a进行回流焊工艺，使焊料层290a转变成晶元凸块290b。

本实施例可以采用氮气作为保护气体，采取升温-恒温-回流(RSS)的加热方式进行回流焊，使焊料层290a转变成晶元凸块290b。

本实施例中，晶元凸块290b的高度范围可以为10μm～20μm，例如具体可以为10μm、12μm、14μm、15μm、16μm～18μm或者20μm。本实施例所提供的晶元凸块290b的高度通常仅为现有晶元凸块高度的三分之一或者更小，因此，在晶元凸块290b在形成过程中不出现过流现象，可以防止凸块桥接现象的发生。并且由于晶元凸块290b厚度较小，因此在后续晶元与封装基板进行焊接时，可以避免凸块桥接现象的发生。

本实施例中，在所述焊垫区上的晶元凸块290b为多个，多个晶元凸块290b在所述焊垫区中的投影面积与所述焊垫区面积的比值范围为10%～20%，具体的，所述比值可以为10%、15%、16%、17%、18%或者20%，并且晶元凸块290b在所述焊垫区中的投影面积与封装基板上基底凸块120（请参考图1）在其所对应的焊接区中的投影面积相等。

在晶元凸块290b形成之后，对晶圆进行切割，形成单个的芯片。

请结合参考图11和图12，将晶元与封装基板焊接在一起。

请参考图11，封装基板包括基底100，基底100具有多个焊接区（未显示），所述焊接区上具有基底焊垫110和基底凸块120，基底焊垫110位于焊接区上，而基底凸块120位于基底焊垫110上。

请继续参考图11，将晶元向下靠近封装基板，直至晶元凸块290b与基底凸块120接触。

请参考图12，进行回流焊焊接、热压焊接或者热声焊接使晶元与封装基板焊接在一起，同时晶元凸块290b与基底凸块120融为一体形成连接凸块300。

由于晶元凸块290b的高度范围为10μm～20μm，基底凸块120的厚度范围为40μm～60μm，因此在将晶元凸块290b和基底凸块120焊接在一起时，在焊接熔化过程中两种凸块均不会出现过流现象，并且在焊接在一起后，不出现凸块桥接问题。

需要说明的是，在将晶元与封装基板焊接在一起之后，可以为了防止外部环境对焊接结构的影响，可以对焊接在一起的晶元与封装基板之间进行填充料的注塑（Molding）填充。在此之后，可将与多个晶元焊接的封装基板进行切割，形成单个倒装芯片。

本实施例所提供的倒装芯片的封装方法，利用实施例一所提供的封装基板进行封装，因为所述封装基板上已经设置有基底凸块120，所以晶元本身的晶元凸块290b不需要制作得很厚，因此所述晶元凸块290b在形成过程中不出现过流现象。而基底凸块120在形成过程中同样不出现过流现象。同时，在将晶元凸块290b和基底凸块120焊接在一起时，不出现凸块桥接问题，因此利用本实施例所提供的倒装芯片的封装方法得到的倒装芯片可靠性高。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种封装基板，其特征在于，包括：

基底，所述基底具有多个焊接区；

基底焊垫，位于所述焊接区上；

基底凸块，位于所述基底焊垫上。

2.如权利要求1所述的封装基板，其特征在于，所述基底凸块的高度包括40μm～60μm，所述基底凸块的高度与底面积的数值比包括1:2～1:3。

3.如权利要求1所述的封装基板，其特征在于，所述基底凸块为多个，多个所述基底凸块在所述焊接区上的投影总面积与所述焊接区面积之比包括10%～20%。

4.一种倒封芯片的封装方法，其特征在于，包括：

提供晶圆，所述晶圆具有多个晶元，所述晶元具有半导体衬底；

在所述半导体衬底上形成介质层；

在所述介质层上形成晶元焊垫；

在所述晶元焊垫上形成铜柱；

在所述铜柱上形成晶元凸块；

切割所述晶圆使所述晶元之间相互分离；

提供如权利要求1至3任意一项所述的封装基板；

将所述晶元凸块和所述基底凸块焊接在一起；

切割所述封装基板。

5.如权利要求4所述的封装方法，其特征在于，所述晶元凸块的高度包括10μm～20μm。

6.如权利要求4所述的封装方法，其特征在于，所述介质层包括焊垫区，所述晶元焊垫位于所述焊垫区上，所述晶元凸块为多个，多个所述所述晶元凸块在所述焊垫区上的投影总面积与所述焊垫区的面积之比包括10%～20%。

7.如权利要求4所述的封装方法，其特征在于，在所述介质层上形成所述晶元焊垫之后且在所述晶元焊垫上形成所述铜柱之前，所述封装方法还包括：在所述晶元焊垫上形成凸块下金属层；所述铜柱形成在所述凸块下金属层上。

8.如权利要求7所述的封装方法，其特征在于，在所述介质层上形成所述晶元焊垫之后且在所述晶元焊垫上形成所述凸块下金属层之前，所述封装方法还包括：在所述晶元焊垫上形成具有第一开口的绝缘层，所述第一开口暴露至少部分所述晶元焊垫。

9.如权利要求8所述的封装方法，其特征在于，在所述晶元焊垫上形成所述绝缘层之后且在所述晶元焊垫上形成所述凸块下金属层之前，所述封装方法还包括：在所述绝缘层和所述晶元焊垫上形成具有第二开口的应力缓冲层，所述第二开口暴露至少部分所述晶元焊垫。

10.如权利要求9所述的封装方法，其特征在于，在所述晶元焊垫上形成所述铜柱之后且在所述铜柱顶面形成所述晶元凸块前，所述封装方法还包括：在所述铜柱顶面形成粘附层；所述晶元凸块形成在所述粘附层上。