CN104347107B - 存储器件和包括其的存储系统 - Google Patents

存储器件和包括其的存储系统 Download PDF

Info

Publication number
CN104347107B
CN104347107B CN201410069690.6A CN201410069690A CN104347107B CN 104347107 B CN104347107 B CN 104347107B CN 201410069690 A CN201410069690 A CN 201410069690A CN 104347107 B CN104347107 B CN 104347107B
Authority
CN
China
Prior art keywords
data
mode
memory device
control
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410069690.6A
Other languages
English (en)
Other versions
CN104347107A (zh
Inventor
权正贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104347107A publication Critical patent/CN104347107A/zh
Application granted granted Critical
Publication of CN104347107B publication Critical patent/CN104347107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种存储系统包括：控制器，适用于提供要写入存储器单元阵列的数据、以及用于指示所述数据是否具有预设数据模式的控制数据；以及存储器件，适用于响应于控制数据而选择性地将模式数据或控制器提供的数据写入存储器单元阵列，其中，模式数据储存在存储器件中，并且具有预设数据模式。

Description

存储器件和包括其的存储系统
相关申请的交叉引用
本申请要求2013年8月9日提交的申请号为10-2013-0094754的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及存储器设计技术，更具体而言，涉及存储器件和包括存储器件的存储系统。
背景技术
诸如动态随机存取存储器（DRAM）的存储器件从控制器接收要写入的数据，以及将从存储器件读取的数据传送至控制器。在同步存储器件的情况下，控制器和存储器件与系统时钟同步。在数据传输期间，使用数据选通信号将控制器与存储器件同步以用于数据通信。
特别地，存储器件执行触发操作以将数据与数据选通信号的边沿同步。无论数据的类型如何，都对数据执行触发操作。例如，尽管数据具有“全1”或“全0”、例如‘11111’或‘00000’的预定模式，但是存储器件仍执行触发操作，由此引起功耗。
发明内容
本发明的示例性实施例针对一种用于改善操作速度并且降低功耗的存储器件和存储系统。
根据本发明的一个示例性实施例，一种存储系统可以包括：控制器，适用于提供要写入存储器单元阵列的数据、以及用于指示数据是否具有预设数据模式的控制数据；以及存储器件，适用于响应于控制数据而选择性地将模式数据或控制器提供的数据写入存储器单元阵列，其中，模式数据储存在存储器件中，并且具有预设数据模式。
根据本发明的一个示例性实施例，一种存储器件可以包括：存储器单元阵列；数据模式储存单元，适用于储存多个模式数据以及响应于第一控制信号而输出所述多个模式数据中的一个；选择单元，适用于响应于第二控制信号而选择性地将数据模式储存单元输出的模式数据传送至存储器单元阵列；以及控制单元，适用于基于外部器件提供的控制数据来产生第一控制信号和第二控制信号。
附图说明
图1是说明根据本发明的一个实施例的示例性存储系统的框图。
图2是说明根据本发明的一个实施例的示例性存储器件的框图。
图3是说明根据本发明的一个实施例的存储器件的单存储队列（single rank）操作模式的时序图。
图4是说明现有的多存储队列（multi rank）操作模式的时序图。
图5是说明根据本发明的一个实施例的存储器件的示例性多存储队列操作模式的时序图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本公开充分与完整，并向本领域技术人员充分传达本发明的范围。在本公开中，附图标记直接对应于本发明的不同附图和实施例中的相似部分。
附图并不一定按比例绘制，在某些情况下，为了清楚地示出实施例的特征，可能对比例做夸大处理。在本说明书中，使用了特定的术语。这些术语用于描述本发明，而不用于限制意义或限制本发明的范围。
也应当注意的是，在本说明书中，“和/或”表示包括了置于“和/或”之前和之后的一个或更多个组成部分。另外，“连接/耦接”不仅表示一个部件直接与另一个部件耦接，还表示经由中间部件与另一个部件间接耦接。另外，只要未在句子中特意提及，单数形式可以包括复数形式。另外，在说明书中使用的“包括/包含”或“包括有/包含有”表示存在或增加一个或多个部件、步骤、操作以及元件。
图1是说明根据本发明的一个实施例的示例性存储系统的框图。
参见图1，存储系统1000可以包括控制器100和存储器件200。
控制器100可以输出用于控制存储器件200的外部命令信号CMD、时钟信号CLK以及地址信号ADDR。控制器100可以输入和输出数据选通信号DQS和数据DQ。外部命令信号CMD可以包括：芯片选择信号CS、列地址选通信号CAS、行地址选通信号RAS以及写入使能信号WE。
控制器100可以包括用于输出控制数据CTL_PAT的控制信号发生单元150，所述控制数据CTL_PAT可以指示随其传送的数据DQ具有预设数据模式。即，当存储器件200从控制器100接收具有预设数据模式的预定比特序列时，控制器100可以输出用于指示预设数据模式的控制数据CTL_PAT。预设数据模式可以是控制器100与存储器件200之间的预设协议。例如，要传送至存储器件200的数据，即具有“全1”或“全0”的预设数据模式的预定比特序列，可以是对于控制器100和存储器件200都已知。
存储器件200可以响应于从控制器100提供的各种信号而操作。当存储器件200从控制器100接收预设数据模式时，存储器件200可以响应于从控制器100所包括的控制信号发生单元150接收的控制数据CTL_PAT而不对预设数据模式或数据选通信号DQS执行触发操作。因而，存储器件200可以防止由数据DQ或数据选通信号DQS的触发引起的功耗。
当存储器件200从控制器100接收具有预设数据模式的数据以及控制数据CTL_PAT时，响应于控制数据CTL_PAT的存储器件200可以使用储存在存储器件200中的并且模式与接收的数据相同的数据，而不触发接收的数据。
图2是说明根据本发明的一个实施例的示例性存储器件的框图。
参见图2，存储器件200可以包括：数据接收单元210、数据模式储存单元220、控制单元230、选择单元240以及存储器单元阵列250。
数据接收单元210可以从控制器100接收数据选通信号DQS和数据DQ。数据DQ和数据选通信号DQS可以通过数据接收单元210来触发。数据DQ可以与数据选通信号DQS同步。
数据模式储存单元220可以储存模式数据或具有预设数据模式的预定比特序列。例如，数据模式储存单元220可以储存具有值为“全1”或“全0”、例如‘11111111’或者‘00000000’的8比特的模式数据。数据模式储存单元220还可以储存对于控制器100也已知的各种数据模式。即，诸如‘11111111’和‘00000000’的两种数据模式可以被储存在数据模式储存单元220中。还可以在数据模式储存单元220中储存具有预设数据模式的模式数据，诸如‘11110000’和‘10101010’。
控制单元230可以接收控制数据CTL_PAT，所述控制数据CTL_PAT指示从控制器100随其传送的数据DQ是否具有预设数据模式。当从控制器100接收的数据DQ具有由控制数据CTL_PAT指示的预定比特序列的预设数据模式时，控制单元230可以控制数据接收单元210以不触发接收的数据DQ和接收的数据选通信号DQS。
以及，当从控制器100接收的数据DQ具有预定比特序列的预设数据模式时，控制单元230可以控制数据储存单元220和选择单元240，以将储存在数据模式储存单元220中的模式数据写入存储器单元阵列250。
控制数据CTL_PAT可以包括第一信号ADDR[m:n]和第二信号ADDR[1]。第一信号ADDR[m:n]可以包括多个比特，并且具有与控制数据CTL_PAT一起接收的数据的模式有关的信息。第二信号ADDR[1]可以指示与控制数据CTL_PAT一起接收的数据具有预定比特序列的预设数据模式。根据本发明的实施例，第一信号ADDR[m:n]和第二信号ADDR[1]可以是地址信号的冗余部分，其不参与选择存储器单元阵列。
控制单元230可以响应于第一信号ADDR[m:n]和第二信号ADDR[1]而产生并输出第一控制信号CTL1和第二控制信号CTL2。数据模式储存单元220可以响应于第一控制信号CTL1而操作。数据接收单元210和选择单元240可以响应于第二控制信号CTL2而操作。
选择单元240可以响应于第二控制信号CTL2而选择并输出储存在数据模式储存单元220中的模式数据与从数据接收单元210输出至存储器单元阵列250的数据DATA中的一个。
当从控制器100接收的数据DQ具有预定比特序列的预设数据模式时，可以响应于第一控制信号CTL1而将储存在数据模式储存单元220中的多个模式数据中的一个输出至选择单元240，在所述第一控制信号CTL1中反映了第一信号ADDR[m:n]，所述第一信号ADDR[m:n]具有与接收的数据DQ的模式有关的信息。以及，数据接收单元210可以响应于第二控制信号CTL2而将对接收的数据DQ或接收的数据选通信号DQS的触发操作禁止，在所述第二控制信号CTL2中反映了第二信号ADDR[1]，所述第二信号ADDR[1]指示接收的数据具有预定比特序列的预设数据模式。即，选择单元240可以选择并输出从数据模式储存单元220输出的模式数据至存储器单元阵列250。
相反地，当从控制器100接收的数据DQ不具有预定比特序列的预设数据模式时，数据模式储存单元220可以响应于第一控制信号CTL1而被禁止。以及，数据接收单元210可以响应于第二控制信号CTL2而将对接收的数据DQ或接收的数据选通信号DQS的触发操作使能，并且输出触发操作的结果作为数据DATA。选择单元240可以选择并输出从数据接收单元210输出的数据DATA至存储器单元阵列250。
如上所述，当从控制器100接收预定比特序列的预设数据模式时，根据本发明的本实施例的存储器件200可以将储存在数据模式储存单元220中的预设数据模式写入存储器单元阵列250的每个存储器单元中，而不是进行例如触发从控制器100传送的预设数据模式的处理。因而，可以降低由预设数据模式的触发引起的功耗，并且存储器件200的操作速度可以提高。
将以存储器件200的多存储队列（multi rank）操作来详细地描述包括控制器和存储器件的存储系统的操作。
存储器件200中的存储队列（rank）表示响应于芯片选择信号而独立操作的存储区，存储模块中的多个存储芯片中的一个可以是单个存储队列。当单个存储芯片中的两个或更多个存储器单元阵列中的每个分离并且独立操作时，单个存储芯片可以具有多个存储队列。控制存储区作为单个存储队列被称作单存储队列操作。
当在单存储队列操作中写入多个数据时，所述多个数据可以被顺序地写入存储器单元阵列，而不需与数据选通信号DQS同步。
当在多存储队列操作期间将多个数据写入不同的存储队列时，可以在用于同步数据选通信号DQS所需的一个或两个周期之后写入所述多个数据。
图3是说明根据本发明的一个实施例的存储器件的单存储队列操作模式的时序图。
参见图3，在单存储队列操作模式中，在输入第一写入命令WR_A之后，顺序地输入第二写入命令WR_B。在可以顺序写入数据的背靠背型（back-to-back type）的情况下，当数据被写入同一存储队列时，数据被输出至存储器单元阵列，而不需与数据选通信号DQS同步。
图4是说明现有的多存储队列操作模式的时序图。
参见图4，当数据被写入不同的或改变的存储队列所包括的存储器单元时，根据存储队列的改变而花费2*T的时间与数据选通信号DQS同步，其中，‘T’被称作数据的周期。即，在控制器100提供写入命令WR_A之后，当写入命令WR_B被输入到不同的或改变的存储队列时，花费2*T的时间将数据DQ与数据选通信号DQS同步。
图5是说明根据本发明的一个实施例的存储器件的示例性多存储队列操作模式的时序图。
参见图5，当利用控制数据通过控制器100来确认预设数据模式时，要传送至存储器件200的命令的输入定时可以被缩短2*T的量。在本发明的本实施例中，当要传送至存储器件200的数据具有预设数据模式时，将储存在数据模式储存单元220中的预设数据模式写入至存储器单元阵列250的每个存储器单元，而不进行例如对从控制器100传送的预设数据模式的触发操作的处理，因而不需要将数据DQ与数据选通信号DQS同步。
总之，在多存储队列操作模式期间，在完成对一个存储队列的写入操作之后不需要将要写入不同的或改变的存储队列的数据DQ与数据选通信号DQS同步。因而，在控制器100提供写入命令WR_A之后，当写入命令WR_B被输入到不同的或改变的存储队列中时，由于不需要同步，所以不需要2*T的时间量。
尽管已经参照具体的实施例描述了本发明，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
1.一种存储系统，包括：
控制器，所述控制器适用于提供要写入存储器单元阵列的数据、以及用于指示所述数据是否具有预设数据模式的控制数据；以及
存储器件，所述存储器件适用于响应于所述控制数据而选择性地将模式数据或所述控制器提供的所述数据写入所述存储器单元阵列，
其中，所述模式数据储存在所述存储器件中，并且具有所述预设数据模式。
2.如技术方案1所述的存储系统，其中，所述存储器件包括：
数据模式储存单元，所述数据模式储存单元适用于储存所述模式数据以及响应于第一控制信号而输出所述模式数据；
选择单元，所述选择单元适用于响应于第二控制信号而选择性地将所述数据模式储存单元输出的所述模式数据传送至所述存储器单元阵列；以及
控制单元，所述控制单元适用于基于所述控制器提供的所述控制数据来产生所述第一控制信号和所述第二控制信号。
3.如技术方案2所述的存储系统，其中，所述第一控制信号具有与从所述控制器提供的所述数据的模式有关的信息，所述第二控制信号指示从所述控制器提供的所述数据是否具有与储存在所述数据模式储存单元中的所述模式数据相同的数据模式。
4.如技术方案3所述的存储系统，其中，当从所述控制器提供的所述数据具有与储存在所述数据模式储存单元中的所述模式数据相同的数据模式时，所述数据模式储存单元输出所述模式数据。
5.如技术方案3所述的存储系统，其中，当从所述控制器提供的所述数据具有与储存在所述数据模式储存单元中的所述模式数据相同的数据模式时，所述选择单元将所述数据模式储存单元输出的所述模式数据传送至所述存储器单元阵列。
6.如技术方案3所述的存储系统，还包括数据接收单元，所述数据接收单元适用于触发来自所述控制器的所述数据，以及将所述数据与数据选通信号同步，
其中，所述数据接收单元响应于所述第二控制信号而被禁止。
7.如技术方案1所述的存储系统，其中，所述控制数据具有与从所述控制器提供的所述数据的模式有关的信息，以及指示从所述控制器提供的所述数据是否具有与储存在所述存储器件中的所述模式数据相同的数据模式。
8.如技术方案1所述的存储系统，其中，所述控制数据被包括在从所述控制器提供至所述存储器件的地址信号的冗余部分中，并且所述冗余部分不参与选择所述存储器件的存储器单元阵列。
9.一种存储器件，包括：
存储器单元阵列；
数据模式储存单元，所述数据模式储存单元适用于储存多个模式数据以及响应于第一控制信号而输出所述多个模式数据中的一个；
选择单元，所述选择单元适用于响应于第二控制信号而选择性地将所述数据模式储存单元输出的所述模式数据传送至所述存储器单元阵列；以及
控制单元，所述控制单元适用于基于外部器件提供的控制数据来产生所述第一控制信号和所述第二控制信号。
10.如技术方案9所述的存储器件，其中，所述第一控制信号具有与从所述外部提供的数据的模式有关的信息，第二控制信号指示从所述外部器件提供的数据是否具有与储存在所述数据模式储存单元中的所述模式数据相同的数据模式。
11.如技术方案9所述的存储器件，其中，当从所述外部器件提供的所述数据具有与储存在所述数据模式储存单元中的所述模式数据相同的数据模式时，所述数据模式储存单元输出所述模式数据。
12.如技术方案9所述的存储器件，其中，当从所述外部器件提供的所述数据具有与储存在所述数据模式储存单元中的所述模式数据相同的数据模式时，所述选择单元将所述数据模式储存单元输出的所述模式数据传送至所述存储器单元阵列。
13.如技术方案9所述的存储器件，还包括数据接收单元，所述数据接收单元适用于触发来自所述外部器件的数据，以及将所述数据与数据选通信号同步，
其中，所述数据接收单元响应于所述第二控制信号而被禁止。
14.如技术方案9所述的存储器件，其中，所述控制数据具有与从所述外部提供的数据的模式有关的信息，以及指示从所述外部器件提供的数据是否具有与储存在所述数据模式储存单元中的所述模式数据相同的数据模式。
15.如技术方案9所述的存储器件，其中，所述控制数据被包括在从所述外部器件提供至所述存储器件的地址信号的冗余部分中，并且所述冗余部分不参与选择所述存储器单元阵列。

Claims (13)

1.一种存储系统，包括：
控制器，所述控制器适用于提供要写入存储器单元阵列的数据、以及用于指示所述数据是否具有预设数据模式的控制数据；以及
存储器件，所述存储器件适用于响应于所述控制数据而选择性地将模式数据或所述控制器提供的所述数据写入所述存储器单元阵列，
其中，所述模式数据储存在所述存储器件中，并且具有所述预设数据模式，
其中，所述控制数据具有与从所述控制器提供的所述数据的模式有关的信息，以及指示从所述控制器提供的所述数据是否具有与储存在所述存储器件中的所述模式数据相同的数据模式。
2.如权利要求1所述的存储系统，其中，所述存储器件包括：
数据模式储存单元，所述数据模式储存单元适用于储存所述模式数据以及响应于第一控制信号而输出所述模式数据；
选择单元，所述选择单元适用于响应于第二控制信号而选择性地将所述数据模式储存单元输出的所述模式数据传送至所述存储器单元阵列；以及
控制单元，所述控制单元适用于基于所述控制器提供的所述控制数据来产生所述第一控制信号和所述第二控制信号。
3.如权利要求2所述的存储系统，其中，所述第一控制信号具有与从所述控制器提供的所述数据的模式有关的信息，所述第二控制信号指示从所述控制器提供的所述数据是否具有与储存在所述数据模式储存单元中的所述模式数据相同的数据模式。
4.如权利要求3所述的存储系统，其中，当从所述控制器提供的所述数据具有与储存在所述数据模式储存单元中的所述模式数据相同的数据模式时，所述数据模式储存单元输出所述模式数据。
5.如权利要求3所述的存储系统，其中，当从所述控制器提供的所述数据具有与储存在所述数据模式储存单元中的所述模式数据相同的数据模式时，所述选择单元将所述数据模式储存单元输出的所述模式数据传送至所述存储器单元阵列。
6.如权利要求3所述的存储系统，还包括数据接收单元，所述数据接收单元适用于触发来自所述控制器的所述数据，以及将所述数据与数据选通信号同步，
其中，所述数据接收单元响应于所述第二控制信号而被禁止。
7.如权利要求1所述的存储系统，其中，所述控制数据被包括在从所述控制器提供至所述存储器件的地址信号的冗余部分中，并且所述冗余部分不参与选择所述存储器件的存储器单元阵列。
8.一种存储器件，包括：
存储器单元阵列；
数据模式储存单元，所述数据模式储存单元适用于储存多个模式数据以及响应于第一控制信号而输出所述多个模式数据中的一个；
选择单元，所述选择单元适用于响应于第二控制信号而选择性地将所述数据模式储存单元输出的所述模式数据传送至所述存储器单元阵列；以及
控制单元，所述控制单元适用于基于外部器件提供的控制数据来产生所述第一控制信号和所述第二控制信号，
其中，所述控制数据具有与从所述外部提供的数据的模式有关的信息，以及指示从所述外部器件提供的数据是否具有与储存在所述数据模式储存单元中的所述模式数据相同的数据模式。
9.如权利要求8所述的存储器件，其中，所述第一控制信号具有与从所述外部提供的数据的模式有关的信息，第二控制信号指示从所述外部器件提供的数据是否具有与储存在所述数据模式储存单元中的所述模式数据相同的数据模式。
10.如权利要求8所述的存储器件，其中，当从所述外部器件提供的所述数据具有与储存在所述数据模式储存单元中的所述模式数据相同的数据模式时，所述数据模式储存单元输出所述模式数据。
11.如权利要求8所述的存储器件，其中，当从所述外部器件提供的所述数据具有与储存在所述数据模式储存单元中的所述模式数据相同的数据模式时，所述选择单元将所述数据模式储存单元输出的所述模式数据传送至所述存储器单元阵列。
12.如权利要求8所述的存储器件，还包括数据接收单元，所述数据接收单元适用于触发来自所述外部器件的数据，以及将所述数据与数据选通信号同步，
其中，所述数据接收单元响应于所述第二控制信号而被禁止。
13.如权利要求8所述的存储器件，其中，所述控制数据被包括在从所述外部器件提供至所述存储器件的地址信号的冗余部分中，并且所述冗余部分不参与选择所述存储器单元阵列。
CN201410069690.6A 2013-08-09 2014-02-27 存储器件和包括其的存储系统 Active CN104347107B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130094754A KR20150018163A (ko) 2013-08-09 2013-08-09 시스템 장치
KR10-2013-0094754 2013-08-09

Publications (2)

Publication Number Publication Date
CN104347107A CN104347107A (zh) 2015-02-11
CN104347107B true CN104347107B (zh) 2018-11-27

Family

ID=52448547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410069690.6A Active CN104347107B (zh) 2013-08-09 2014-02-27 存储器件和包括其的存储系统

Country Status (3)

Country Link
US (1) US9196323B2 (zh)
KR (1) KR20150018163A (zh)
CN (1) CN104347107B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11036432B2 (en) * 2019-07-09 2021-06-15 Micron Technology, Inc. Low power mode for a memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101206912A (zh) * 2006-12-22 2008-06-25 富士通株式会社 存储器设备、存储器控制器和存储器系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3645578B2 (ja) * 1992-09-17 2005-05-11 テキサス インスツルメンツ インコーポレイテツド スマート・メモリの組込み自己検査のための装置と方法
US5933385A (en) * 1997-07-31 1999-08-03 Integrated Silicon Solution Inc. System and method for a flexible memory controller
DE19813923A1 (de) * 1998-03-28 1999-10-14 Telefunken Microelectron Verfahren zur Datenübertragung in einem über eine Busleitung vernetzten Rückhaltesystem
JPH11306798A (ja) * 1998-04-22 1999-11-05 Oki Electric Ind Co Ltd メモリ装置のテスト容易化回路
US7167955B1 (en) * 2003-12-23 2007-01-23 Unisys Corporation System and method for testing and initializing directory store memory
KR100624576B1 (ko) * 2004-06-11 2006-09-19 삼성전자주식회사 허브를 갖는 메모리 모듈을 테스트하는 방법 및 이를수행하기 위한 메모리 모듈의 허브
US8060774B2 (en) * 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US9171585B2 (en) * 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
KR100719377B1 (ko) * 2006-01-19 2007-05-17 삼성전자주식회사 데이터 패턴을 읽는 반도체 메모리 장치
US7385861B1 (en) * 2006-08-18 2008-06-10 Ambarella, Inc. Synchronization circuit for DDR IO interface
KR100891301B1 (ko) * 2007-09-03 2009-04-06 주식회사 하이닉스반도체 고속으로 데이터 송신할 수 있는 반도체 메모리 장치
KR20090026939A (ko) 2007-09-11 2009-03-16 삼성전자주식회사 데이터 스트로브 신호 제어 장치 및 그 제어 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101206912A (zh) * 2006-12-22 2008-06-25 富士通株式会社 存储器设备、存储器控制器和存储器系统

Also Published As

Publication number Publication date
US9196323B2 (en) 2015-11-24
CN104347107A (zh) 2015-02-11
KR20150018163A (ko) 2015-02-23
US20150043287A1 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
CN104981872B (zh) 存储系统
KR20230153986A (ko) 행 해머 완화의 호스트 지원을 위한 리프레시 커맨드 제어
CN104851445B (zh) 半导体器件
CN109903793A (zh) 半导体存储装置和存储系统
CN101156211B (zh) 易失性存储器的寄存器读取
CN104810047B (zh) 半导体器件
KR102138110B1 (ko) 플래시 메모리를 기반으로 하는 저장 장치 및 그것의 동작 방법
CN103226383A (zh) 具有多个存储器管芯和控制器管芯的半导体存储装置
CN103377695A (zh) 存储系统、存储器件、存储控制器及操作其的方法
TWI704568B (zh) 用於具有快取和複數個獨立陣列的記憶體介面
CN109427373A (zh) 存储系统及用于其的存储器模块和半导体存储器件
CN105684088A (zh) 半导体存储装置
CN101131864A (zh) 用于传送存储器时钟信号的方法和电路
CN109313918A (zh) 具有输入/输出数据速率对齐的存储器部件
CN104282325A (zh) 具有读取定时信息的多数据速率存储器
CN102945213A (zh) 一种基于fpga的乱序内存控制器及其实现方法
US8811111B2 (en) Memory controller with reduced power consumption, memory device, and memory system
CN100594552C (zh) 半导体存储器、存储器控制器和半导体存储器的控制方法
CN104299642B (zh) 半导体器件和具有半导体器件的半导体系统
CN100511470C (zh) 双倍速动态随机存取存储器的读写方法
CN117099075A (zh) 针对长突发长度的存储器数据传送的双倍取得
CN104347107B (zh) 存储器件和包括其的存储系统
CN102403996B (zh) 半导体器件的移位电路
CN102751966B (zh) 延迟电路和存储器的潜伏时间控制电路及其信号延迟方法
US8994419B2 (en) Semiconductor device, semiconductor system including the same, and method for operating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant