CN101131864A - 用于传送存储器时钟信号的方法和电路 - Google Patents

用于传送存储器时钟信号的方法和电路 Download PDF

Info

Publication number
CN101131864A
CN101131864A CNA2007101495336A CN200710149533A CN101131864A CN 101131864 A CN101131864 A CN 101131864A CN A2007101495336 A CNA2007101495336 A CN A2007101495336A CN 200710149533 A CN200710149533 A CN 200710149533A CN 101131864 A CN101131864 A CN 101131864A
Authority
CN
China
Prior art keywords
clock signal
memory device
read
data
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101495336A
Other languages
English (en)
Inventor
吴忠勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda North America Corp
Original Assignee
Qimonda North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=38973464&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101131864(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Qimonda North America Corp filed Critical Qimonda North America Corp
Publication of CN101131864A publication Critical patent/CN101131864A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Abstract

本发明的实施例一般地提供了一种用于传送和接收时钟信号的方法和装置。在一个实施例中，该方法包括：在存储设备处接收第一时钟信号和第二时钟信号。第一时钟信号的频率可以小于第二时钟信号的频率。该方法进一步包括：使用第二时钟信号执行两种或更多种数据存取操作。上述两种或更多种数据存取操作之一可以包括读操作，以及上述两种或更多种数据存取操作之一可以包括写操作。该方法还包括：使用第一时钟信号执行命令处理操作。

Description

用于传送存储器时钟信号的方法和电路
技术领域
本发明一般涉及用在电子设备中的时钟信号。具体地，本发明的实施例涉及用在存储设备中的时钟信号。
背景技术
现代计算机系统一般包括可以被诸如处理器或存储器控制器的控制设备存取和/或控制的存储设备。在一些情况下，存储设备可以以比控制设备的内部时钟速度更高的速度来执行操作。在存储设备以比控制设备的时钟速度更高的速度执行操作的情况下，控制设备可以使用内部时钟来产生更快的时钟信号，诸如频率为控制设备所使用的内部时钟频率的两倍的双频时钟信号。接下来，可以通过控制设备将所产生的双频时钟信号提供给存储设备，然后，存储设备可以使用所产生的双频时钟信号来执行必要的操作。
使用双频时钟信号的存储设备所执行的操作可以包括存储器存取操作。例如，如果存储设备是双倍数据速率(DDR)类型的存储设备，则该存储设备可以在由控制设备提供的双频时钟信号的上升沿和下降沿上都执行读和写操作。存储器存取还可以包括存储器地址的激活或更新。
存储设备还可以使用双频时钟信号读取来自控制设备的命令数据和地址数据，并且为存储设备中的控制电路提供定时。在一些情况下，存储设备可能不会像所执行的存储器存取操作那样频繁地接收命令和地址数据。例如，虽然可以在双频时钟信号的上升沿和下降延上都可以执行存储器存取操作，但是在双频时钟信号的相间隔上升沿上(例如，以控制设备的内部时钟信号的频率)，存储设备仅可以读取来自控制设备的命令和地址数据。因此，虽然存储设备可以使用双频时钟信号来处理命令数据和地址数据，但是存储设备并不能在双频时钟信号的每个沿处都接收命令数据和地址数据。
通常，以较高速度操作的电路(例如，使用双频时钟信号的存储设备)消耗更多的功率。因此，在如上所述的存储设备中，当使用双频时钟信号处理命令数据和地址数据时，存储设备可能消耗更多的功率。然而，当不像执行读操作和写操作那样频繁地接收存储设备中的命令数据和地址数据时，使用双频时钟信号来处理命令数据和地址数据以及为存储设备中的控制电路提供定时可能是不必要的。因而，使用双频时钟信号来处理命令数据和地址数据可能会不必要地消耗存储设备中的功率。在一些情况下，例如，在存储设备被用作电池供电设备(例如，作为嵌入式系统的一部分)中的情况下，这样增加的功耗可能是不想要的。
此外，在一些情况下，使用双频时钟信号来处理命令数据和地址数据可能会给在存储设备和控制设备之间传送命令数据和地址数据带来不必要的定时需求。例如，使用双频时钟信号来处理命令数据和地址数据可能会给控制设备和存储设备(传送和接收命令数据和处理数据)中的电路带来不便的设计约束(例如，设计用于较高速度传输的电路可能花费更高)。
因此，需要能够为存储设备提供时钟信号的改进方法和装置。
发明内容
本发明的实施例一般地提供了一种用于传送和接收时钟信号的方法和装置。在一个实施例中，该方法包括：在存储设备处接收第一时钟信号和第二时钟信号。第一时钟信号的频率可以小于第二时钟信号的频率。上述方法进一步包括：使用第二时钟信号执行两种或更多种数据存取操作。上述两种或更多种数据存取操作之一可以包括读操作，以及上述两种或更多种数据存取操作之一可以包括写操作。该方法还包括：使用第一时钟信号执行命令处理操作。
附图说明
为了可以更详细地理解本发明的上述特征，将结合实施例详细描述本发明以上所述的特征，其中一些实施方式在附图中给出。然而，应当注意，附图仅描述了本发明的典型实施例，因此并不能认为限制其范围，本发明可以包括其它同等效果的实施例。
图1是示出了根据本发明的一个实施例的包括存储器和控制设备的系统的框图；
图2是示出了根据本发明的一个实施例的用于在存储设备处接收时钟信号的处理的流程图；
图3是示出了根据本发明的一个实施例的向存储设备提供时钟信号的处理的流程图；
图4是示出了根据本发明的一个实施例的读操作的时序图；以及
图5是示出了根据本发明的一个实施例的写操作的时序图。
具体实施方式
接下来，将参考本发明的实施例。然而，应理解，本发明并不限于具体描述的实施例。而是，无论是否涉及不同实施例，预计以下特征和元件的任意组合能够实施和实现本发明。此外，在各种实施例中，本发明提供了许多优于现有技术的优点。然而，虽然本发明的实施例可以实现优于其他可能的解决方案和/或优于现有技术的优点，但是无论特定的优点是否是通过给定的实施例来实现的，都不用于限于本发明。因而，以下方面、特点、实施例和优点仅是示例性的，除非明确表示，否则不认为是权利要求的要素或限制。
本发明的实施例一般地提供了一种用于传送和接收时钟信号的方法和装置。在一个实施例中，该方法包括：在存储设备处接收第一时钟信号和第二时钟信号。第一时钟信号的频率可以小于第二时钟信号的频率。该方法进一步包括：使用第二时钟信号执行两种或更多种数据存取操作。上述两种或更多种数据存取操作之一可以包括读操作，以及上述两种或更多种数据存取操作之一可以包括写操作。该方法进一步包括：使用第一时钟信号执行命令处理操作。在一个实施例中，该方法还包括：使用第一时钟信号接收用于命令处理操作的命令数据和地址数据。
如上所述，以较高速度操作的电路一般会消耗较多功率来执行操作。在一些情况下，通过使用第一时钟信号(具有低于第二时钟信号的频率的频率)而不是第二时钟信号来执行命令处理操作，存储设备可以消耗较少功率来执行操作，而仍然使用第二时钟信号来以第二时钟信号的较高频率执行数据存取操作。此外，通过使用第一时钟信号来以第一时钟信号的较低频率接收用于命令处理操作的命令数据和地址数据，可以减少用于传送命令数据和地址数据的定时需求(例如，比使用第二时钟信号的较快频率更慢地传送命令数据和地址数据可能更简单)，从而，降低了用于传送或接收命令数据和地址数据的电路的成本。
图1是示出了根据本发明的一个实施例的包括存储设备110和控制设备102的系统100的框图。以下描述提供了可以在系统110内使用的示例性控制设备102和存储设备110。以下描述还提供了对控制设备102和存储设备110之间的接口150、控制设备102和存储设备110的组件、以及在控制设备102和存储设备110之间执行的数据存取(例如，读和写)的概述。
在本发明的一个实施例中，控制设备102可以包括处理器、存储器控制器、或任何其他设备。存储设备110还可以包括任何类型的存储设备。例如，在一个实施例中，存储设备可以是易失性存储设备，诸如动态、随机存取存储器(DRAM)设备。在存储设备110是DRAM设备的情况下，DRAM可以是双倍数据速率(例如，DDR、DDR1、DDR2、或图形类DDR)类型的存储设备，包括由电子元件工业联合会(JEDEC)LP-DDR同步动态随机存取存储器(SDRAM)规范所规定的低功率型(LP-DDR)存储设备。
如所述，控制设备102可以通过存储器接口150连接至存储设备110。如上所述，在本发明的一个实施例中，存储器接口150可以包括符合JEDECLP-DDR SDRAM规范的接口。存储器接口可以包括由控制设备102提供给存储设备110的信号152、以及由存储设备110提供给控制设备102的信号154。由控制设备102提供的信号152可以包括第一时钟信号(CLK1x)、第二时钟信号(WDQS_RCLK2x)、命令和地址信号(COMMAND/ADDRESS)、以及写数据信号(DQ)。由存储设备110提供的信号154可以包括读时钟信号(RDQS2x)和数据信号(DQ)。尽管参考单独的读信号154和写信号152进行描述，但是可以使用同一条数据总线线路(DQ)来实现本发明的实施例。在一些情况下，在使用单一数据总线线路DQ的情况下，通过数据总线线路DQ不能同时执行读操作和写操作。以下参考在存储设备110中的读操作和写操作的定时来更加详细地描述通过接口150传送的信号的使用。
可以将存储设备110中的数据存储在存储阵列120中。在从存储阵列120中读取数据或将数据写入存储阵列120的过程中，数据路径122可以用于发送在存储设备110内的数据。例如，在将数据从控制设备102写入存储设备110的过程中，存储设备110可以接收写命令和写地址。存储设备110可以在状态机118中处理写命令。在一个实施例中，可以经由数据输入缓冲器116串行接收用于写命令的写数据，在串行到并行转换器128内将写数据从串行转换为并行，然后经由数据路径122将其写入写地址处的存储阵列122。
同样，在将数据从存储设备110读取到控制设备102的过程中，存储设备110可以接收读命令和读地址。存储设备110可以在状态118中处理读命令。可以从读地址处的存储阵列120中检索出将被读取的数据。在一个实施例中，可以并行检索读数据，并且经由数据路径122将其发送至并行到串行转换器124。然后，可以将串行读取的数据从并行到串行转换器传送至用于将读数据发送至控制设备102的离线驱动器(off-chip driver，OCD)126。
以下将参考图2-5来描述使用通过接口150传送的时钟信号来在控制设备102和存储设备110之间执行的数据传送。
提供和接收用于数据存取的时钟信号
在本发明的一个实施例中，为了通过接口150来同步命令、地址、和数据的传送，控制设备102可以将多个时钟信号(例如，第一时钟信号和第二时钟信号)提供给存储设备110。如上所述，通过将具有第一频率的第一时钟信号和具有第二频率(高于第一频率)的第二时钟信号提供给存储设备110，通过使用第一时钟信号接收和处理命令和地址、而在读操作和写操作期间通过使用用于数据传送的第二时钟信号维持高数据传送速率，存储设备110可以节约功率。在第二时钟信号用于控制设备102和存储设备110之间的单数据速率(SDR)传送信息的情况下，可以在第二时钟信号的上升沿上，在控制设备102和存储设备110之间传送用于给定命令的数据。在第二时钟信号用于双倍数据速率(DDR)传送信息的情况下，在第二时钟信号的上升沿和第二时钟信号的下降沿上都可以传送用于给定命令的数据。
图2是示出了根据本发明的一个实施例的用于在存储设备110处接收时钟信号的处理200的流程图。处理200可以在步骤202处开始，在该步骤，接收具有第一频率的第一时钟信号。如图1所示，可以通过第一时钟缓冲器112(CLK缓冲器)接收第一时钟信号(CLK1x)。在步骤204，可以接收具有第二频率的第二时钟信号。第二频率可以大于第一频率。如图1所示，可以通过第二时钟缓冲器114(WDQS缓冲器)接收第二时钟信号(WDQS_RCLK2x)。
在步骤206，可以使用第一时钟信号以第一频率接收命令和地址数据，以及在步骤208，第一时钟信号可以用于以第一频率处理命令和地址数据。如图1所示，可以通过命令/地址总线接收命令和地址，并提供给状态机118和存储阵列120。在第一时钟缓冲器处接收的第一时钟信号可以提供给状态机118，其中，第一时钟信号用于处理所接收的命令和地址数据。如上所述，通过使用具有较低频率的第一时钟信号来接收和处理命令和地址数据，存储设备110可以节约功率。
在步骤210，可以使用第二时钟信号来执行包括，例如，读操作和写操作的数据存取操作。例如，对于写操作，在第二时钟缓冲器114处接收的第二时钟信号可以用于在数据输入电路114处接收数据。对于读操作，在第二时钟缓冲器114处接收的时钟信号可以作为内部时钟信号(Int_RCLK)传送至离线驱动器电路126，其中，内部时钟信号用于产生读时钟信号(RDQS2x)。在本发明的一个实施例中，读时钟信号可以具有与第二时钟信号相同的频率。可以将读时钟信号提供给控制设备102，并且可以使用读时钟信号将读数据输出至控制设备102，从而同步被输出的数据。
如上所述，通过使用所接收的第二时钟信号来执行读操作和写操作，存储设备110能够以第二时钟信号所增加的频率来执行读操作和写操作，从而为存储设备110提供增加的数据存取速率。此外，在一个实施例中，如图1所示，存储设备110能够使用第二时钟信号来执行读操作和写操作，而不使用延迟锁相环路电路或锁相环路电路在存储设备110中产生额外的时钟信号。在一些情况下，通过在存储设备110省略这样的电路，可以降低在存储设备110中的功率消耗。
已描述了通过存储设备110接收和使用第一时钟信号和第二时钟信号的处理200，以下将参考图3描述将第一时钟信号和第二时钟信号提供给存储设备110的处理300。
图3是示出了根据本发明的一个实施例的用于将来自控制设备102的时钟信号提供给存储设备110的处理300的流程图。处理300可以在步骤302处开始，在该步骤，将具有第一频率的第一时钟信号提供给存储设备110。如图1所示，例如，可以通过时钟发生器电路106产生第一时钟信号CLK1x，并且通过接口150被提供。
在步骤304，可以将具有第二频率的第二时钟信号提供给存储设备110。如上所述，第二时钟信号的第二频率可以大于第一时钟信号的第一频率。在本发明的一个实施例中，如图1所示，可以使用由时钟信号发生器106产生的相同的时钟信号，在控制设备102中产生第二时钟信号。例如，可以将来自时钟信号发生器106的信号提供给锁相环路(PLL)电路108。例如，锁相环路电路108可以产生第二时钟信号。
在本发明的一个实施例中，锁相环路电路108产生的第二时钟信号可以具有是第一时钟信号的第一频率的整数倍(例如，整数倍为两倍或两倍以上)的第二频率。此外，在一个实施例中，由锁相环路电路108产生的第二时钟信号可以与第一时钟信号同相。在一些情况下，通过使第一时钟信号和第二时钟信号彼此维持同相，以在第一时钟信号的给定沿上发出的读命令或写命令开始的读操作和写操作可以与后续的数据传送(例如，数据的读取或数据的写入)同步，其中，后续的数据传送可以在稍后的(第二时钟信号的)整数个时钟周期开始。本发明的实施例还可以用于第一时钟信号和第二时钟信号彼此并不同相的情况。
在步骤308，可以使用第二时钟信号来将数据写入存储设备110，以同步被写入的数据位。同样，在步骤310，可以使用第二时钟信号从存储设备110读取读数据。例如，如上所述，第二时钟信号可以作为来自存储设备110的读时钟信号提供回去，并且用于将来自存储设备110的数据同步传送至控制设备102。如上所述，通过使用第二时钟信号的增加频率来执行用于读操作和写操作的数据传送，可以将存储设备110的数据存取速率维持在高水平。
已描述了如何在控制设备102和存储设备110之间提供和使用时钟信号，以下将参考图4和图5来描述示出示例性存取操作的时序图。
图4是示出了根据本发明的一个实施例的读操作的时序图。如图所示，读操作可以在时间T1处开始，在此，在第一时钟信号CLK1x的上升沿，从控制设备102向存储设备110发出读命令。如列地址选通脉冲(CAS)延迟时间(CL)指定的稍后的某个时间处(例如，T2)，控制设备102可以开始产生具有在时间T3、T4、T5、T6等处出现的时钟沿的第二时钟信号WDQS_RCLK2x。第二时钟信号可以被存储设备110接收，然后如上所述，内部提供为内部时钟信号Int_RCLK，内部时钟信号可以具有与第二时钟信号相同的频率，但是相对于第二时钟信号来说会稍微延迟。
在由存取时间tAC指定的延迟之后，可以将数据从存储设备110提供给控制设备。当通过存储设备110使数据出现在数据总线DQ上时，可以通过存储设备110产生读时钟信号(RDQS2x)，这表示数据将从DQ读取。在所示的实例中，在时间T7、T8、T9等处提供读数据。此外，如所述，可以通过内部时钟信号Int_RCLK产生读时钟信号。因而，在本发明的一个实施例中，读时钟信号可以仅是控制设备102提供的第二时钟信号的延迟形式。在一些情况下，如上所述，通过仅延迟第二时钟信号来获得读时钟信号(例如，没有使用PLL或DLL电路)，可以降低在存储设备110内的功率消耗，同时同步在存储设备110和控制设备102之间的数据传送。
图5是示出了根据本发明的一个实施例的写操作的时序图。如所示，写操作可以在时间T1处开始，在该时间，在第一时钟信号(CLK1x)的上升沿，将写命令从控制设备102传送至存储设备110。在由写延迟时间(WL)表示的稍后时间(T2)，可以开始将写数据从控制设备102传送至存储设备110。如所示，在时间T2、T3、T4、T5等，控制设备102可以在第二时钟信号的每个上升沿和下降沿上，将第二时钟信号(WDQS_RCLK2x)提供给存储设备110，同时在数据总线DQ上传送一位数据。
在本发明的一个实施例中，如图4和图5所示，第一时钟信号可以在系统100操作的同时产生并提供给存储设备110。然而，对于第二时钟信号，在一个实施例中，当读操作或写操作正被执行时，可以仅将第二时钟信号提供给存储设备110。例如，当没有执行读操作或写操作时，控制设备102可以维持用于以高阻状态(High-Z)传送第二时钟信号的连接。同样，在一个实施例中，当没有执行读操作或写操作时，控制设备102可以不使用锁相环路电路108来产生第二时钟信号，从而节约在控制设备102中的功率。可选地，控制设备102可以使用锁相环路电路108来不断地产生第二时钟信号。此外，在一个实施例中，可以将第二时钟信号不断地提供给存储设备110。
如上所述，本发明的实施例一般地提供了一种用于发送和接收时钟信号的方法和装置。在一个实施例中，该方法包括：在存储设备处接收第一时钟信号和第二时钟信号。第一时钟信号的频率可以小于第二时钟信号的频率。该方法进一步包括：使用第二时钟信号执行两种或更多种数据存取操作。上述两种或更多种数据存取操作之一可以包括读操作，以及上述两种或更多种数据存取操作之一可以包括写操作。该方法还包括：使用第一时钟信号执行命令处理操作。
虽然前述是本发明的实施例，但是可以在不脱离本发明的基本范围的情况下设计本发明的其它或者进一步的实施例，本发明的范围是由权利要求限定的。

Claims (28)

1.一种用于传送时钟信号的方法，所述方法包括：
在存储设备处接收第一时钟信号和第二时钟信号，其中，所述第一时钟信号的频率小于所述第二时钟信号的频率；
使用所述第二时钟信号执行两种或更多种数据存取操作，其中，所述两种或更多种数据存取操作中的至少一个包括读操作，以及，所述两种或更多种数据存取操作中的至少一个包括写操作；以及
使用所述第一时钟信号执行命令处理操作。
2.根据权利要求1所述的方法，进一步包括：
使用所述第二时钟信号执行读操作，其中，在由所述第二时钟信号产生的读时钟信号的上升沿和下降沿提供单独的读数据；以及
使用所述第二时钟信号执行写操作，其中，在所述第二时钟信号的上升沿和下降沿接收单独的写数据。
3.根据权利要求2所述的方法，进一步包括：
由所述第二时钟信号产生所述读时钟信号，其中，所述读时钟信号具有匹配于所述第一时钟信号的频率的频率。
4.根据权利要求3所述的方法，其中，不用锁相环路电路来产生所述读时钟信号，以及，不用延迟锁相环路电路来产生所述读时钟信号。
5.根据权利要求1所述的方法，其中，所述第二时钟信号的频率是所述第一时钟信号的频率的两倍。
6.根据权利要求1所述的方法，其中，接收所述第一时钟信号和所述第二时钟信号的所述存储设备是动态随机存取存储器(DRAM)存储设备。
7.根据权利要求1所述的方法，其中，通过低功率、双倍数据速率(LP-DDR)接口来接收所述第一时钟信号和所述第二时钟信号。
8.根据权利要求1所述的方法，进一步包括：
使用所述第一时钟信号接收用于所述命令处理操作的命令数据和地址数据。
9.一种用于向存储设备提供时钟信号的方法，所述方法包括：
向所述存储设备提供第一时钟信号和第二时钟信号，其中，所述第一时钟信号的频率小于所述第二时钟信号的频率；
使用所述第一时钟信号向所述存储设备提供命令数据；
使用所述第二时钟信号对所述存储设备执行读操作；以及
使用所述第二时钟信号对所述存储设备执行写操作。
10.根据权利要求9所述的方法，其中，当使用所述第二时钟信号执行所述读操作时，在由所述第二时钟信号产生的读时钟信号的上升沿和下降沿读取单独的读数据，以及，当使用所述第二时钟信号执行所述写操作时，在所述第二时钟信号的上升沿和下降沿写入单独的写数据。
11.根据权利要求10所述的方法，其中，所述读时钟信号的频率匹配于所述第二时钟信号的频率。
12.根据权利要求11所述的方法，其中，所述读时钟信号不是通过锁相环路电路由所述第二时钟信号产生的，以及，所述读时钟信号不是通过延迟锁相环路电路由所述第二时钟信号产生的。
13.根据权利要求9所述的方法，其中，所述第二时钟信号的频率是所述第一时钟信号的频率的两倍。
14.根据权利要求9所述的方法，其中，所述存储设备是动态随机存取存储器(DRAM)存储设备。
15.根据权利要求9所述的方法，其中，通过低功率、双倍数据速率(LP-DDR)接口来提供所述第一时钟信号和所述第二时钟信号。
16.一种存储设备，包括：
存储阵列；
与控制设备的接口；以及
电路，被配置为：
经由所述接口接收第一时钟信号和第二时钟信号，其中，所述第一时钟信号的频率小于所述第二时钟信号的频率；
使用所述第二时钟信号执行两种或更多种数据存取操作，其中，所述两种或更多种数据存取操作中的至少一个包括从所述存储阵列读取数据的读操作，以及，所述两种或更多种数据存取操作中的至少一个包括将数据写入所述存储阵列的写操作；以及
使用所述第一时钟信号执行命令处理操作。
17.根据权利要求16所述的存储设备，其中，所述电路进一步被配置为：
使用所述第二时钟信号执行读操作，其中，在由所述第二时钟信号产生的读时钟信号的上升沿和下降沿提供单独的读数据；以及
使用所述第二时钟信号执行写操作，其中，在所述第二时钟信号的上升沿和下降沿接收单独的写数据。
18.根据权利要求17所述的存储设备，其中，所述电路进一步被配置为：
由所述第二时钟信号产生所述读时钟信号，其中，所述读时钟信号具有匹配于所述第一时钟信号的频率的频率。
19.根据权利要求18所述的存储设备，其中，不用锁相环路电路来产生所述读时钟信号，以及，不用延迟锁相环路电路来产生所述读时钟信号。
20.一种设备，包括：
与存储设备的接口；以及
电路，被配置为：
经由所述接口向所述存储设备提供第一时钟信号和第二时钟信号，其中，所述第一时钟信号的频率小于所述第二时钟信号的频率；
使用所述第一时钟信号向所述存储设备提供命令数据；
使用所述第二时钟信号对所述存储设备执行读操作；以及
使用所述第二时钟信号对所述存储设备执行写操作。
21.根据权利要求20所述的设备，其中，当使用所述第二时钟信号执行所述读操作时，在由所述第二时钟信号产生的读时钟信号的上升沿和下降沿读取单独的读数据，以及，当使用所述第二时钟信号执行所述写操作时，在所述第二时钟信号的上升沿和下降沿写入单独的写数据。
22.根据权利要求21所述的设备，其中，所述读时钟信号的频率匹配于所述第二时钟信号的频率。
23.根据权利要求22所述的设备，其中，所述读时钟信号不是通过锁相环路电路由所述第二时钟信号产生的，以及，所述读时钟信号不是通过延迟锁相环路电路由所述第二时钟信号产生的。
24.一种存储设备，包括：
用于存储数据的装置；
用于连接控制设备的接口装置；以及
电路，被配置为：
经由所述接口装置接收第一时钟信号和第二时钟信号，其中，所述第一时钟信号的频率小于所述第二时钟信号的频率；
使用所述第二时钟信号执行两种或更多种数据存取操作，其中，所述两种或更多种数据存取操作中的至少一个包括从所述用于存储数据的装置读取数据的读操作，以及，所述两种或更多种数据存取操作中的至少一个包括将数据写入所述用于存储数据的装置的写操作；以及使用所述第一时钟信号执行命令处理操作。
25.根据权利要求24所述的存储设备，其中，所述电路进一步被配置为：
使用所述第二时钟信号执行读操作，其中，在由所述第二时钟信号产生的读时钟信号的上升沿和下降沿提供单独的读数据；以及
使用所述第二时钟信号执行写操作，其中，在所述第二时钟信号的上升沿和下降沿接收单独的写数据。
26.根据权利要求25所述的存储设备，其中，所述电路进一步被配置为：
由所述第二时钟信号产生所述读时钟信号，其中，所述读时钟信号具有匹配于所述第一时钟信号的频率的频率。
27.根据权利要求26所述的存储设备，其中，不用锁相环路电路来产生所述读时钟信号，以及，不用延迟锁相环路电路来产生所述读时钟信号。
28.一种系统，包括：
存储设备；以及
控制设备，被配置为：
经由接口向所述存储设备提供第一时钟信号和第二时钟信号，其中，所述第一时钟信号的频率小于所述第二时钟信号的频率；
使用所述第一时钟信号向所述存储设备提供命令数据；
使用所述第二时钟信号对所述存储设备执行读操作，其中，所述存储设备被配置为使用所述第一时钟信号处理用于所述读操作的读命令，以及在传送用于所述读操作的读数据的过程中，将由所述第二时钟信号产生的读时钟信号提供给所述控制设备；以及
使用所述第二时钟信号对所述存储设备执行写操作，其中，所述存储设备被配置为使用所述第一时钟信号处理用于所述写操作的写命令。
CNA2007101495336A 2006-08-22 2007-08-22 用于传送存储器时钟信号的方法和电路 Pending CN101131864A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/466,312 2006-08-22
US11/466,312 US7886122B2 (en) 2006-08-22 2006-08-22 Method and circuit for transmitting a memory clock signal

Publications (1)

Publication Number Publication Date
CN101131864A true CN101131864A (zh) 2008-02-27

Family

ID=38973464

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101495336A Pending CN101131864A (zh) 2006-08-22 2007-08-22 用于传送存储器时钟信号的方法和电路

Country Status (5)

Country Link
US (1) US7886122B2 (zh)
JP (1) JP2008112434A (zh)
KR (1) KR20080018135A (zh)
CN (1) CN101131864A (zh)
DE (1) DE102007039192A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101149961B (zh) * 2006-09-20 2011-06-08 三星电子株式会社 用于控制存储器接口的设备和方法
CN102142269A (zh) * 2010-01-29 2011-08-03 海力士半导体有限公司 半导体存储装置
CN105845179A (zh) * 2016-04-19 2016-08-10 上海华虹宏力半导体制造有限公司 存储器的数据建立时间的测量电路和测量方法
CN107240413A (zh) * 2016-03-29 2017-10-10 三星电子株式会社 半导体存储器装置及其操作方法
CN107835988A (zh) * 2015-07-14 2018-03-23 高通股份有限公司 用于高速存储器接口的低功率时钟定时
CN108417240A (zh) * 2018-03-05 2018-08-17 睿力集成电路有限公司 存储器的控制电路、存储器及其控制方法
WO2022126635A1 (zh) * 2020-12-18 2022-06-23 华为技术有限公司 一种读写控制器、存储器及电子设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8098784B2 (en) * 2006-09-05 2012-01-17 International Business Machines Corporation Systems, methods and computer program products for high speed data transfer using a plurality of external clock signals
US7606952B2 (en) * 2006-11-06 2009-10-20 Elite Semiconductor Memory Technology, Inc. Method for operating serial flash memory
US20100169698A1 (en) * 2008-12-25 2010-07-01 Kabushiki Kaisha Toshiba Recording medium control element, recording medium control circuit board, and recording medium control device
US10241942B2 (en) 2016-06-28 2019-03-26 Mediatek Inc. Method and apparatus for memory access
KR102488584B1 (ko) * 2018-07-13 2023-01-17 에스케이하이닉스 주식회사 다양한 주파수의 클럭 신호들을 수신하는 반도체 장치 및 이를 포함하는 시스템

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6631454B1 (en) * 1996-11-13 2003-10-07 Intel Corporation Processor and data cache with data storage unit and tag hit/miss logic operated at a first and second clock frequencies
US6134638A (en) * 1997-08-13 2000-10-17 Compaq Computer Corporation Memory controller supporting DRAM circuits with different operating speeds
TW522399B (en) * 1999-12-08 2003-03-01 Hitachi Ltd Semiconductor device
US6675272B2 (en) * 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
TW565856B (en) 2001-10-09 2003-12-11 Via Tech Inc Switch circuit able to improve the memory write timing and the operating method thereof
TW563132B (en) 2001-10-09 2003-11-21 Via Tech Inc Common DRAM controller supports double-data-rate and quad-data-rate memory
US7243254B1 (en) * 2003-11-05 2007-07-10 Lsi Corporation Low power memory controller that is adaptable to either double data rate DRAM or single data rate synchronous DRAM circuits
JP4724461B2 (ja) * 2005-05-17 2011-07-13 Ｏｋｉセミコンダクタ株式会社 システムｌｓｉ
US7525855B2 (en) * 2006-04-24 2009-04-28 Sandisk Corporation Method of high-performance flash memory data transfer

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101149961B (zh) * 2006-09-20 2011-06-08 三星电子株式会社 用于控制存储器接口的设备和方法
CN102142269A (zh) * 2010-01-29 2011-08-03 海力士半导体有限公司 半导体存储装置
CN102142269B (zh) * 2010-01-29 2015-12-09 海力士半导体有限公司 半导体存储装置
CN107835988A (zh) * 2015-07-14 2018-03-23 高通股份有限公司 用于高速存储器接口的低功率时钟定时
CN107835988B (zh) * 2015-07-14 2020-12-08 高通股份有限公司 用于高速存储器接口的低功率时钟定时
CN107240413A (zh) * 2016-03-29 2017-10-10 三星电子株式会社 半导体存储器装置及其操作方法
CN105845179A (zh) * 2016-04-19 2016-08-10 上海华虹宏力半导体制造有限公司 存储器的数据建立时间的测量电路和测量方法
CN108417240A (zh) * 2018-03-05 2018-08-17 睿力集成电路有限公司 存储器的控制电路、存储器及其控制方法
CN108417240B (zh) * 2018-03-05 2019-10-01 长鑫存储技术有限公司 存储器的控制电路、存储器及其控制方法
WO2022126635A1 (zh) * 2020-12-18 2022-06-23 华为技术有限公司 一种读写控制器、存储器及电子设备

Also Published As

Publication number Publication date
US7886122B2 (en) 2011-02-08
US20080052481A1 (en) 2008-02-28
DE102007039192A1 (de) 2008-02-28
JP2008112434A (ja) 2008-05-15
KR20080018135A (ko) 2008-02-27

Similar Documents

Publication Publication Date Title
CN101131864A (zh) 用于传送存储器时钟信号的方法和电路
USRE45366E1 (en) Method of writing data to a memory
CN111066084B (zh) 用于提供活动及非活动时钟信号的设备及方法
CN110366755B (zh) 在半导体存储器中提供内部存储器命令及控制信号的设备及方法
EP1903446B1 (en) Apparatus and method for controlling a memory interface
US7333908B2 (en) Techniques for generating test patterns in high speed memory devices
US11262941B2 (en) Apparatuses and methods including memory commands for semiconductor memories
KR20220073856A (ko) 입력 클록 신호와 다상 클록 신호 간의 위상 관계를 결정하기 위한 장치 및 방법
US8406080B2 (en) Data output control circuit of a double data rate (DDR) synchronous semiconductor memory device responsive to a delay locked loop (DLL) clock and method thereof
KR101536019B1 (ko) 고속 ｄｒａｍ에서 신호들을 처리하기 위한 시스템 및 방법
US8811111B2 (en) Memory controller with reduced power consumption, memory device, and memory system
US7586799B2 (en) Devices, systems, and methods for independent output drive strengths
KR20020088044A (ko) Ｓｄｒ 및 ｑｄｒ 변환기와 ｓｄｒ 및 ｑｄｒ 변환기를이용한 인터페이스 카드, 마더보드 및 메모리 모듈인터페이스
KR100430658B1 (ko) Ｃａｓ 레이턴시가 1 동작과 ｃａｓ 레이턴시가 2 이상인동작을 양립시키는 것이 가능한 반도체 기억 장치
US20090198858A1 (en) Semiconductor memory device and operation method therefor
US8072826B2 (en) Memory control circuit and memory control method
CN102751966A (zh) 延迟电路和存储器的潜伏时间控制电路及其信号延迟方法
US9847112B2 (en) Synchronization of data transmission with a clock signal after a memory mode switch
US7366012B2 (en) Synchronous memory device with reduced power consumption
US9196323B2 (en) Memory device and memory system including the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080227