CN104319267A - 一种超高密度分立式薄型无引脚封装体及其封装方法 - Google Patents

一种超高密度分立式薄型无引脚封装体及其封装方法 Download PDF

Info

Publication number
CN104319267A
CN104319267A CN201410584532.4A CN201410584532A CN104319267A CN 104319267 A CN104319267 A CN 104319267A CN 201410584532 A CN201410584532 A CN 201410584532A CN 104319267 A CN104319267 A CN 104319267A
Authority
CN
China
Prior art keywords
super
high density
slim
lead frame
framework
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410584532.4A
Other languages
English (en)
Inventor
陈永金
梁大钟
施保球
刘兴波
黄乙为
周维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHINA CHIPPACKING TECHNOLOGY Co Ltd
Original Assignee
CHINA CHIPPACKING TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHINA CHIPPACKING TECHNOLOGY Co Ltd filed Critical CHINA CHIPPACKING TECHNOLOGY Co Ltd
Priority to CN201410584532.4A priority Critical patent/CN104319267A/zh
Publication of CN104319267A publication Critical patent/CN104319267A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开了一种超高密度分立式薄型无引脚封装体及其封装方法，技术目的是提供一种能有效改善产品质量和可靠性，能容纳高功率芯片的分立式薄型无引脚封装体及其封装方法。包括有引线框，所述引线框中设有框架基岛，所述框架基岛上设有一层银胶，在所述银胶上设有芯片，芯片连接有键合线，键合线连接框架基岛的外引框部分，框架基岛的下方设有扁平脚，框架基岛的外周设有塑封体，所述框架基岛的一侧金属横截面外露于塑封体外侧，引线框的单元之间及引线框的单元边缘设置有不规则的孔。本发明提高了生产率，降低了封装成本，将产品的质量和可靠性显著增强，适用于芯片封装中应用。

Description

一种超高密度分立式薄型无引脚封装体及其封装方法
技术领域
本专利涉及集成电路封装技术领域，具体是涉及一种超高密度分立式薄型无引脚封装体及其封装方法。
背景技术
集成电路封装（IC封装）已经走过40多年的历史。集成电路封装不仅直接影响集成电路和器件的电、热、光和机械性能，而且对集成电路技术的发展起着至关重要的作用。对于集成电路技术来说，无论是其特征尺寸，芯片面积和芯片包含的晶体管数，还是其发展轨迹和IC封装，发展主流都是芯片规模越大面积减小，封装体积越来越小，功能越来越强，信号不断增强，厚度变薄，引线间距不断缩小，引线也越来越多，并从两侧引脚到四周引脚，再到底面引脚，封装成本越来越低，性能和可靠性越来越高，单位封装体积、面积上的IC密度越来越高、线宽越来越细，并由单芯片封装向多芯片封装方向发展。
分立式薄型无引脚封装体就是在这种发展背景下，应运而生的新型无引脚类产品。分立式薄型无引脚封装体是表面贴装技术的一种。它是单面封装的，只有一面有塑封体。它可以直接安装到电路板上而无需在电路板上打孔。相对于SOP/QFP/BGA等表面贴装形式，分立式薄型无引脚封装体是一种更接近于芯片尺度的封装技术，封装尺寸更小。它外露的铜基岛可以用来散发热量，其热传递效果要远远好于VIA（Vertical Interconnect Access）方式。
 目前常用的分立式薄型无引脚封装体由于受生产技术条件的限制，引线框面积得不到充分利用，单元排布少，并且大多数引线框在塑封及切割工艺的过程中容易受应力影响导致变形，进而使得产品的制作过程更加困难，给产品质量及生产效率带来不利影响。由于分立式薄型无引脚封装体的体积小，塑封材料与框架之间的结合面也少，两者的结合强度也随之降低，容易引起框架从塑封体上的脱落和分层现象。由于产品趋向于向高功率发展，而目前许多分立式薄型无引脚封装体散热条件差，极易影响产品的稳定性和寿命。因此现在急需一种能充分利用引线框面积，增多单元排布，且能改善框架结构，使产品质量和生产效率提高的高密度分立式薄型无引脚封装体及封装方法。
发明内容
本发明的技术目的是，提供一种能有效改善产品质量和可靠性，能容纳高功率芯片的分立式薄型无引脚封装体，并且提供一种能充分利用引线框面积，增多单元排布，且能有效改善产品制造流程，避免在生产过程中影响产品质量和生产效率的分立式薄型无引脚封装方法。
为解决以上技术问题，本发明的技术方案是：
一种超高密度分立式薄型无引脚封装体，其特征是：包括有引线框，所述引线框中设有框架基岛，所述框架基岛上设有一层银胶，在所述银胶上设有芯片，芯片连接有键合线，键合线连接框架基岛的外引框部分，框架基岛的下方设有扁平脚，框架基岛的外周设有塑封体，所述框架基岛的一侧金属横截面外露于塑封体外侧，引线框的单元之间及引线框的单元边缘设置有不规则的孔。
所述封装体长1.0mm，宽0.6mm，厚0.45mm。
所述塑封体的材料密度为Φ14*4.9G。
所述塑封体只封装于框架基岛的一面。
所述框架基岛外围具有多个横截面与塑封体接触。
所述框架基岛有多个金属横截面分别外露于塑封体的四个侧面。
所述框架基岛金属横截面一共有十个，正背面分别3个，两侧面分别2个。
所述框架基岛金属横截面的尺寸为0.12mm×0.063mm，0.08mm×0.063mm。
所述扁平脚直接与框架基岛底部相连，外露于塑封体底部.
所述扁平脚外形尺寸为0.5×0.25mm和0.15×0.25mm；
所述引线框长为250mm，宽70mm，厚0.127mm。
所述引线框背面贴有高温贴膜。
一种超高密度分立式薄型无引脚封装体的封装方法：引线框塑封后，用玻璃压块分层隔开压住，并在最上层用塑封压块压牢。
所述玻璃压块长249mm,宽69mm,厚5mm；所述塑封压块长249mm,宽69mm，重量5kg。
在本发明中，扁平脚直接与框架基岛的底部相连，框架基岛的形状使得其具有更多的横截面与塑封体接触，增强了与塑封体的结合强度，塑封体在框架上形成单面封装，将键合线、芯片、银胶连同框架基岛和扁平脚密封起来，而基岛的部分金属横截面外露于封装体侧面，可大大用于散热，扁平脚表面直接外露于封装体底部，用于将封装体直接粘贴在电路板上也可用于散热。
本发明为了解决其技术问题，另外还采用了以下技术方案来实现：具体为使用玻璃压块和塑封压块对塑封过后的框架进行按压。由于框架在塑封过后塑封材料冷却时容易发生变形翘曲，会给后续的切割作业带来困难，因此本发明提供了与框架外形及其接近的玻璃压块和塑封压块将框架层层压住，使塑封过后的框架平面保持水平。所述玻璃压块长249mm,宽69mm,厚5mm；所述塑封压块长249mm,宽69mm,重量5kg。
本发明的目的及为了解决其技术问题，另外还采用了以下技术方案进一步来实现：结合模具的工作速率及对材料的使用量，塑封的模具一次塑封框架数量为2条，从而在保证工作效率的同时又能节约塑封材料用量，节约了成本。
本发明的目的及为了解决其技术问题，另外还采用了以下技术方案进一步来实现：根据上述所设计的框架结构，所述切割设备采用单刀刀片切割的方式，切割时切割塑封料及框架金属，主轴转速为30KRPm，切割的速度为20mm/s。
本发明的有益技术效果是：1.扁平脚及外露的基岛金属横截面，改善了产品的热性能，特殊的基岛结构和塑封体材料结合的更牢固，进一步提升了产品的可靠性，并且使得产品向更小体积的发展方向靠拢。2.本发明所使用的引线框具有超高密度的排列结构，使得引线框面积能够得到更加充分的利用，大大增加了引线单元排布数量，进而提高了封装效率，与目前常规制作方法相比，框架材料的利用率提高了41%，单位产品塑封料的用量节省30.3%，单位产品塑封防溢料预贴膜省29.3%。3.框架上凹槽的设计分散了来自塑封体及外界的引力，确保了产品在制作过程中的稳定性，方便了塑封切割工序的作业。3.本发明所使用的封装方法相比行业的常规方法，塑封工序效率要高41%；切割工序效率高20%。引线框的区域边缘及区域之间都设置有不同形状的不规则的孔，这些孔能在产品的塑封机切割过程中起到分散应力的目的，极大的减少了产品因为应力而产生的裂痕及变形等工艺问题。是一个具有非显而易见性的突出改进。框架基岛底部即为用于粘贴封装产品的扁平脚，框架基岛上还设计有多个不规则的孔结构，能在塑封和切割工序中分散应力，防止框架变形。封装时，塑封材料将承载有芯片一面的框架单元全部覆盖密封起来，贴于框架背面的高温贴膜防止塑封材料溢出，从而形成单面封装。塑封压块和玻璃压块用于将塑封后的框架压住，避免框架翘曲。再经过切割工序，将一整块塑封体沿着框架背面的切割道切割成独立的封装产品。
附图说明
图1是本发明一个实施例的超高密度分立式薄型无引脚封装体结构示意图；
图2是本发明所使用的框架正面示意图；
图3是本发明一个实施例所使用的框架的局部示意图；
图4是本发明所使用的玻璃压块及塑封压块工作的示意图；
其中：1为塑封体；2为键合线；3为芯片；4银胶；5为框架基岛；6为基岛金属横截面；7为扁平脚；8为框架；9为区域；10为不规则的孔；12为不规则的孔；13为不规则的孔；11为引线框单元；14为塑封压块；15为玻璃压块。
具体实施方式
如图1所示，在本发明的实施中，包括有引线框，每个独立的引线框即为一个引线框的单元；所述引线框中设有框架基岛，所述框架基岛上设有一层银胶，在所述银胶上设有芯片，芯片连接有键合线，键合线连接框架基岛的外引框部分，框架基岛的下方设有扁平脚，框架基岛的外周设有塑封体，所述框架基岛的一侧金属横截面外露于塑封体外侧，引线框的单元之间及引线框的单元边缘设置有不规则的孔。是本发明超高密度分立式薄型无引脚封装体较佳的立体结构示意图，包括有塑封体1，键合线2，芯片3，银胶4，框架基岛5，基岛金属横截面6，扁平脚7，所述扁平脚7直接与框架基岛5的底部相连，塑封体1在框架8上形成单面封装，将键合线2、芯片3、银胶4连同框架基岛5和扁平脚7密封起来，基岛金属横截面6部分外露于封装体侧面，可用于散热，扁平脚7表面直接外露于封装体底部，用于将封装体直接粘贴在电路板上，也可以增加散热量。
如图2 所示为本发明所使用的框架正面示意图，图3是本发明一个实施例所使用的框架的局部示意图；其中包括：框架8；区域9；不规则的孔10、不规则的孔12、不规则的孔13；引线框单元11；框架8的外形尺寸为长250mm,宽70mm，厚0.127mm，在所述框架8上划分为4个区域9，每个区域9中设置有47行， 每行67列引线框单元11，4个区域，即整条引线框共计12596个引线框单元11，在区域9之间及区域边缘设置有个不规则的孔10、不规则的孔12、不规则的孔13，所述引线框单元11之间的间距相等，且引线框单元之间的切割道为0.234mm，在引线框8的背面贴有高温贴膜。
图4是本发明所使用的玻璃压块15及塑封压块14工作的示意图；其中包括塑封压块14，玻璃压块15，以及必要的载体塑封弹夹。首先将一块玻璃压块15放入弹夹底板，再将框架放于上面，重复按此顺序间隔放置一定数量后，再在最上层放置塑封压块14。
在实施中，封装体长1.0mm，宽0.6mm，厚0.45mm。塑封体的材料密度为Φ14*4.9G。塑封体只封装于框架的一面。框架基岛外围具有多个横截面与塑封体接触。框架基岛有多个金属横截面分别外露于塑封体的四个侧面。基岛金属横截面一共有十个，正背面分别3个，两侧面分别2个。基岛金属横截面的尺寸为0.12mm×0.063mm，0.08mm×0.063mm。扁平脚直接与框架基岛底部相连，外露于塑封体底部；扁平脚外形尺寸为0.5×0.25mm和0.15×0.25mm；引线框长为250mm，宽70mm，厚0.127mm。所述封装引线框上共划分为4个大小相同的区域来设置引线框单元。引线框区域内设置有47行， 每行67列引线框单元，整条引线框共计12596个引线框单元。引线框区域之间及区域的边缘都设置有不规则的孔。引线框单元结构如附图中所示。引线框单元之间的切割道为0.234mm。所述引线框背面贴有高温贴膜。所述引线框架塑封后，用玻璃压块分层隔开压住，并在最上层用塑封压块压牢。所述玻璃压块长249mm,宽69mm,厚5mm；所述塑封压块长249mm,宽69mm，重量5kg。所述塑封的模具一次塑封框架数量为2条。所述切割设备采用单刀切割的方式，主轴转速为30KRPm，沿框架切割的速度为20mm/s。
必须指出，上述具体实施方式只是对本发明做出的一些非限定性举例说明。但本发明的技术人员会理解，在没有偏离本发明的宗旨和范围下，可以对本发明做出修改、替换和变更，这些修改、替换和变更仍属本发明的保护范围。

Claims (14)

1.一种超高密度分立式薄型无引脚封装体，其特征是：包括有引线框，所述引线框中设有框架基岛，所述框架基岛上设有一层银胶，在所述银胶上设有芯片，芯片连接有键合线，键合线连接框架基岛的外引框部分，框架基岛的下方设有扁平脚，框架基岛的外周设有塑封体，所述框架基岛的一侧金属横截面外露于塑封体外侧，引线框的单元之间及引线框的单元边缘设置有不规则的孔。
2.根据权利要求1所述的一种超高密度分立式薄型无引脚封装体，其特征是：所述封装体长1.0mm，宽0.6mm，厚0.45mm。
3.根据权利要求1或2所述的一种超高密度分立式薄型无引脚封装体，其特征是：所述塑封体的材料密度为Φ14*4.9G。
4.根据权利要求3所述的一种超高密度分立式薄型无引脚封装体，其特征是：所述塑封体只封装于框架基岛的一面。
5.根据权利要求3所述的一种超高密度分立式薄型无引脚封装体，其特征是：所述框架基岛外围具有多个横截面与塑封体接触。
6.根据权利要求3所述的一种超高密度分立式薄型无引脚封装体，其特征是：所述框架基岛有多个金属横截面分别外露于塑封体的四个侧面。
7.根据权利要求3所述的一种超高密度分立式薄型无引脚封装体，其特征是：所述框架基岛金属横截面一共有十个，正背面分别3个，两侧面分别2个。
8.根据权利要求3所述的一种超高密度分立式薄型无引脚封装体，其特征是：所述框架基岛金属横截面的尺寸为0.12mm×0.063mm，0.08mm×0.063mm。
9.根据权利要求3所述的一种超高密度分立式薄型无引脚封装体，其特征是：所述扁平脚直接与框架基岛底部相连，外露于塑封体底部。
10.根据权利要求3所述的一种超高密度分立式薄型无引脚封装体，其特征是：所述扁平脚外形尺寸为0.5×0.25mm和0.15×0.25mm。
11.根据权利要求3所述的一种超高密度分立式薄型无引脚封装体，其特征是：所述引线框长为250mm，宽70mm，厚0.127mm。
12.根据权利要求3所述的一种超高密度分立式薄型无引脚封装体，其特征是：所述引线框背面贴有高温贴膜。
13.一种超高密度分立式薄型无引脚封装方法，其特征是：引线框架塑封后，用玻璃压块分层隔开压住，并在最上层用塑封压块压牢。
14.根据权利要求13所述的一种超高密度分立式薄型无引脚封装方法，其特征是：所述玻璃压块长249mm,宽69mm,厚5mm；所述塑封压块长249mm,宽69mm，重量5kg。
CN201410584532.4A 2014-10-28 2014-10-28 一种超高密度分立式薄型无引脚封装体及其封装方法 Pending CN104319267A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410584532.4A CN104319267A (zh) 2014-10-28 2014-10-28 一种超高密度分立式薄型无引脚封装体及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410584532.4A CN104319267A (zh) 2014-10-28 2014-10-28 一种超高密度分立式薄型无引脚封装体及其封装方法

Publications (1)

Publication Number Publication Date
CN104319267A true CN104319267A (zh) 2015-01-28

Family

ID=52374478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410584532.4A Pending CN104319267A (zh) 2014-10-28 2014-10-28 一种超高密度分立式薄型无引脚封装体及其封装方法

Country Status (1)

Country Link
CN (1) CN104319267A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935565A (zh) * 2015-12-31 2017-07-07 无锡华润安盛科技有限公司 高密度qfn封装体及其制备方法
CN107785345A (zh) * 2017-11-17 2018-03-09 上海晶丰明源半导体股份有限公司 引线框架、引线框架阵列及封装体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400714A (en) * 1980-11-06 1983-08-23 Jade Corporation Lead frame for semiconductor chip
CN201315318Y (zh) * 2008-09-10 2009-09-23 复盛股份有限公司 导线架结构
CN102122696A (zh) * 2009-12-01 2011-07-13 Lg伊诺特有限公司 发光装置及其制造方法
CN102683230A (zh) * 2012-05-30 2012-09-19 天水华天科技股份有限公司 四边扁平无引脚多圈排列ic芯片封装件生产方法及封装件
CN204189780U (zh) * 2014-10-28 2015-03-04 气派科技股份有限公司 一种超高密度分立式薄型无引脚封装体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400714A (en) * 1980-11-06 1983-08-23 Jade Corporation Lead frame for semiconductor chip
CN201315318Y (zh) * 2008-09-10 2009-09-23 复盛股份有限公司 导线架结构
CN102122696A (zh) * 2009-12-01 2011-07-13 Lg伊诺特有限公司 发光装置及其制造方法
CN102683230A (zh) * 2012-05-30 2012-09-19 天水华天科技股份有限公司 四边扁平无引脚多圈排列ic芯片封装件生产方法及封装件
CN204189780U (zh) * 2014-10-28 2015-03-04 气派科技股份有限公司 一种超高密度分立式薄型无引脚封装体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935565A (zh) * 2015-12-31 2017-07-07 无锡华润安盛科技有限公司 高密度qfn封装体及其制备方法
CN107785345A (zh) * 2017-11-17 2018-03-09 上海晶丰明源半导体股份有限公司 引线框架、引线框架阵列及封装体

Similar Documents

Publication Publication Date Title
US10008438B2 (en) Low profile leaded semiconductor package and method of fabricating the same
JP3575001B2 (ja) 半導体パッケージ及びその製造方法
TWI235440B (en) Method for making leadless semiconductor package
JP5479247B2 (ja) 半導体装置の製造方法
JP2002076228A (ja) 樹脂封止型半導体装置
JP2009043767A (ja) 半導体装置及びその製造方法
US20060231937A1 (en) Thin multiple semiconductor die package
US20150294925A1 (en) Quad flat no-lead package and manufacturing method thereof
US9171740B2 (en) Quad flat non-leaded semiconductor package and fabrication method thereof
CN104319267A (zh) 一种超高密度分立式薄型无引脚封装体及其封装方法
CN114300420A (zh) 半导体封装
JP6237647B2 (ja) 放熱部材を備えた半導体装置
CN204189780U (zh) 一种超高密度分立式薄型无引脚封装体
KR101464605B1 (ko) 솔더 접합 능력을 향상하는 큐. 에프. 엔 반도체 패키지 및 그의 제조방법
CN207149554U (zh) 引线框架和半导体器件
US8110913B2 (en) Integrated circuit package system with integral inner lead and paddle
US7691676B1 (en) Mold array process for semiconductor packages
CN101308832B (zh) 用于无引线封装的引线框、其封装结构及其制造方法
US20070108626A1 (en) Flip-chip integrated circuit packaging method
CN202178252U (zh) 多圈排列无载体双ic芯片封装件
CN203242616U (zh) 无外引脚半导体封装构造的导线架条
CN212625548U (zh) 一种散热型半导体封装件
CN115360183A (zh) 一种外露双芯并联封装体、封装方法及pcb板
CN205303459U (zh) 用于方形扁平无引脚封装的引线框架
CN101510519A (zh) 覆晶式四方扁平无引脚型态封装结构及其制程

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150128

RJ01 Rejection of invention patent application after publication