CN104319242A - 厚膜基板无焊料共晶贴装方法 - Google Patents

厚膜基板无焊料共晶贴装方法 Download PDF

Info

Publication number
CN104319242A
CN104319242A CN201410579029.XA CN201410579029A CN104319242A CN 104319242 A CN104319242 A CN 104319242A CN 201410579029 A CN201410579029 A CN 201410579029A CN 104319242 A CN104319242 A CN 104319242A
Authority
CN
China
Prior art keywords
chip
substrate
thick film
welding
film substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410579029.XA
Other languages
English (en)
Other versions
CN104319242B (zh
Inventor
李�杰
车勤
陈希龙
刘昕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huadong Photoelectric Integrated Device Research Institute
Original Assignee
China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China North Industries Group Corp No 214 Research Institute Suzhou R&D Center filed Critical China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Priority to CN201410579029.XA priority Critical patent/CN104319242B/zh
Publication of CN104319242A publication Critical patent/CN104319242A/zh
Application granted granted Critical
Publication of CN104319242B publication Critical patent/CN104319242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H01L2224/08502—Material at the bonding interface comprising an eutectic alloy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

本发明公开了一种厚膜基板无焊料共晶贴装方法，对基板进行加热，使用芯片吸头拾取芯片，并将芯片对准基板上的焊接区域，在焊接区域上按一定方向进行摩擦，直至芯片的硅材料与基板的金熔合形成金硅共晶体，冷却后形成焊接界面。本发明实现无焊料的共晶焊焊接，有效的降低成本；芯片与基板直接熔合，具有较高的导电率和导热率，改善了电路的性能，可以用于大功率电路；无须进行焊料的涂覆、印刷、焊片的裁剪，生产效率得以提高；芯片硅材料直接与基板导体熔合，具有较高的机械强度和长期可靠性，不会产生放气和二次污染，可以用于高可靠性应用场合。

Description

厚膜基板无焊料共晶贴装方法
 
技术领域
本发明涉及一种厚膜基板贴装方法，属于集成电路技术领域。
背景技术
传统的厚膜基板芯片贴装一般采用环氧树脂粘接或焊料焊接的方法。环氧树脂粘接是预先在粘接区域涂覆导电（或绝缘）的环氧树脂，再将芯片贴装在已涂覆好的环氧树脂上，通过高温固化使得芯片与基板结合在一起。焊料焊接是预先在焊接区域涂覆焊膏或放置预先裁剪好的焊片，再将芯片贴装在焊膏/焊片上，通过高温使焊料熔化，使得芯片与基板结合在一起。通常使用的焊料为锡基焊料。
缺点：环氧树脂粘接粘接强度较小、电阻率、热阻率较大，在使用过程中会出现劣化和放气，在高可靠性应用场合如宇航产品被禁止使用。采用锡基焊料焊接为达到良好的焊接效果，必须使用助焊剂，助焊剂会污染电路其它部位；同时锡基焊料焊接时还容易产生锡珠飞溅，造成器件的短路和损坏，因此也不适用于高可靠性场合。
发明内容
本发明所要解决的技术问题是提供一种厚膜基板无焊料共晶贴装方法，克服环氧树脂粘接和焊料焊接的方法缺陷。
为解决上述技术问题，本发明提供一种厚膜基板无焊料共晶贴装方法，其特征是，包括以下步骤：
1）基板加热：将基板加热到金－硅共晶体临界温度以上；
2）拾取芯片：由贴装设备上的芯片吸头通过真空吸附拾取芯片；
3）摩擦贴装：在基板的焊接区域上将芯片与基板进行摩擦，芯片的硅材料与基板的金熔合形成金－硅共晶体；
4）冷却：冷却后形成焊接界面，使芯片焊接至基板上。
所述芯片是硅材料，耐受最高450℃的温度，芯片背面具有金保护层，金保护层厚度0.1μm～0.3μm，保护层与硅材料之间无其它阻挡层。
金导体浆料丝网印刷成膜，导体烧结膜厚5μm～12μm。
丝网印刷选用丝网的目数为300目～450目。
芯片的摩擦振幅设定为15μm～30μm，摩擦频率设定为2～5次/每秒，单只芯片摩擦焊接时间不超过20秒。
基板加热温度设定为380℃～420℃。
贴装设备采用喷氮气对摩擦贴装进行保护，氮气流量设定为60 l/h～80 l/h。
所述基板为氧化铝陶瓷基板或LTCC基板。
芯片吸头为与芯片形状相同的四边形，朝向芯片的吸嘴贯穿面上设置通孔，采用真空吸附芯片；吸嘴贯穿面四边连接2个或4个倾斜的侧壁，侧壁倾斜形成外大内小的喇叭口形。
倾斜的侧壁为2个时，2个侧壁相对设置。
本发明所达到的有益效果：
1) 本发明实现无焊料的共晶焊焊接，有效的降低成本。  
2) 芯片与基板直接熔合，具有较高的导电率和导热率，改善了电路的性能，可以用于大功率电路。
3）无须进行焊料的涂覆、印刷、焊片的裁剪，生产效率得以提高。
4) 芯片硅材料直接与基板上的导体熔合，具有较高的机械强度和长期可靠性，不会产生放气和二次污染，可以用于高可靠性应用场合。
附图说明
图1是采用摩擦金－硅共晶焊接方式示意图；
图2为2斜面吸头；
图3为4斜面吸头；
图4基板焊接区域设计图；
图5是技术实施流程框图；
图6是本发明在典型的组装流中的位置示意图。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
本发明采用摩擦金－硅共晶方式实现芯片与厚膜基板的贴装，是将基板1加热到金－硅共晶临界温度以上，在共晶贴装设备使用专用芯片吸头3拾取芯片，在基板1上的焊接区域11上按一定方向进行摩擦（如图1所示），芯片2的硅材料与基板1的金熔合形成金硅共晶体，冷却后形成牢固的焊接界面。金导体浆料印刷生成基板上的芯片焊接区域11。
1）贴装设备的选择：贴装设备必须具备最高可加热到450℃的加热平台，加热平台具有气氛保护功能；设备可安装专用芯片吸头，吸头组件可以进行一定频率、一定幅度的摩擦动作。
2）专用芯片吸头设计： 专用芯片吸头3为与芯片形状相同的四边形，吸头朝向芯片的吸嘴贯穿面31上设置通孔311，通孔与真空系统（真空泵或管道真空）相连，通过该通孔采用真空吸附芯片。吸嘴贯穿面31的四个侧壁32为斜面，并且斜面倾斜形成外大内小的喇叭口形，斜面与芯片的侧壁接触时形成的是线接触，即仅斜面与芯片边缘相接触，可以保证不损伤芯片表面，如图3所示。在其他实施例中也可以采用2个相对的侧壁32为斜面，与芯片的2个相对的边缘相接触。采用四边接触（如图3）或两边接触（如图2）设计，便于在吸附芯片进行摩擦时，芯片不与吸嘴贯穿面进行面接触，可以保证不损伤芯片表面。
专用芯片吸头，采用夹持芯片边缘的方法，可以有效拾取芯片并且不会损伤芯片表面。芯片吸头具有加热装置，可以将芯片加热到一定温度（通常比基板加热温度低100℃～150℃），在高温加热的厚膜基板上进行摩擦，芯片的硅与基板焊接区域的金形成金硅共晶体，冷却后形成牢固的焊接界面。
2）芯片的要求：芯片必须是硅材料，可以耐受最高450℃的温度，芯片背面具有金保护层，金保护层厚度0.1μm～0.3μm，防止硅材料氧化，并可以有效提高焊接时的浸润性。保护层与硅材料之间无其它阻挡层。
3）基板焊接区域导带的设计：基板焊接导体采用金导体浆料丝网印刷成膜，选用丝网的目数为300目～450目，乳剂膜厚25μm～40μm，导体烧结膜厚为5μm～12μm。导体图形设计如图4所示，焊区尺寸为(A+2C)×(B+2D),其中A、B分别为芯片的长和宽，C、D分别为焊接区域每侧超出芯片长和宽的距离，C、D一般大于0.1mm。
4）基板加热温度及气氛保护：基板加热温度设定为380℃～420℃，温度的高低与芯片的尺寸成正比。为避免出现高温氧化，采用喷氮气保护（如有条件采用95%N2＋5%H2），氮气流量设定为60 l/h～80 l/h。
5）贴装工艺设计：摩擦贴装振幅设定为15μm～30μm，摩擦频率设定为2～5次/每秒，单只芯片摩擦焊接时间不超过20秒，电路一次整体焊接时间小于2分钟。
本发明的贴装方法流程如下：
如图5所示，准备工作做好后，先对基板进行加热，使用专用芯片吸头拾取芯片，并将芯片对准基板上的焊接区域，在焊接区域上按一定方向进行摩擦，直至芯片的硅材料与基板的金熔合形成金硅共晶体，冷却后形成焊接界面。
组装顺序的考虑：由于采用无焊料共晶贴装操作温度较高，因此其组装顺序排在首位，待其加工完成后在进行其它步骤的操作，以避免对其他元件造成不利影响，如图6所示，按本发明的方法先进行无焊料共晶贴装，再进行其它元件贴装、元件与基板互联，基板安装、封盖。
本发明主要工艺参数设计：
1) 芯片材料：硅（Si），背面背金，金层厚度0.1μm～0.3μm；
2) 基板类型：氧化铝（Al2O3）陶瓷、LTCC；
3）基板导带：金导体、印刷成膜，导体膜厚5μm～12μm；
4）基板加热温度：390℃～420℃；
5) 单只芯片焊接时间；10s～20s。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1. 一种厚膜基板无焊料共晶贴装方法，其特征是，包括以下步骤：
1）基板加热：将基板加热到金－硅共晶体临界温度以上；
2）拾取芯片：由贴装设备上的芯片吸头夹持芯片边缘，通过真空吸附拾取芯片；
3）摩擦贴装：在基板的焊接区域上将芯片与基板进行摩擦，芯片的硅材料与基板的金熔合形成金－硅共晶体；
4）冷却：冷却后形成焊接界面，使芯片焊接至基板上。
2.根据权利要求1所述的厚膜基板无焊料共晶贴装方法，其特征是，所述芯片是硅材料，耐受最高450℃的温度，芯片背面具有金保护层，金保护层厚度0.1μm～0.3μm，保护层与硅材料之间无其它阻挡层。
3.根据权利要求1所述的厚膜基板无焊料共晶贴装方法，其特征是，基板的焊接区域上，由金导体浆料丝网印刷成膜，导体烧结膜厚5μm～12μm。
4.根据权利要求3所述的厚膜基板无焊料共晶贴装方法，其特征是，丝网印刷选用丝网的目数为300目～450目。
5.根据权利要求1所述的厚膜基板无焊料共晶贴装方法，其特征是，芯片的摩擦振幅设定为15μm～30μm，摩擦频率设定为2～5次/每秒，单只芯片摩擦焊接时间不超过20秒。
6.根据权利要求1所述的厚膜基板无焊料共晶贴装方法，其特征是，基板加热温度设定为380℃～420℃。
7.根据权利要求1所述的厚膜基板无焊料共晶贴装方法，其特征是，贴装设备采用喷氮气对摩擦贴装进行保护，氮气流量设定为60 l/h～80 l/h。
8.根据权利要求1所述的厚膜基板无焊料共晶贴装方法，其特征是，所述基板为氧化铝陶瓷基板或LTCC基板。
9.根据权利要求1所述的厚膜基板无焊料共晶贴装方法，其特征是，芯片吸头为与芯片形状相同的四边形，朝向芯片的吸嘴贯穿面上设置通孔，采用真空吸附芯片；吸嘴贯穿面四边连接2个或4个倾斜的侧壁，侧壁倾斜形成外大内小的喇叭口形。
10.根据权利要求1所述的厚膜基板无焊料共晶贴装方法，其特征是，倾斜的侧壁为2个时，2个侧壁相对设置。
CN201410579029.XA 2014-10-27 2014-10-27 厚膜基板无焊料共晶贴装方法 Active CN104319242B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410579029.XA CN104319242B (zh) 2014-10-27 2014-10-27 厚膜基板无焊料共晶贴装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410579029.XA CN104319242B (zh) 2014-10-27 2014-10-27 厚膜基板无焊料共晶贴装方法

Publications (2)

Publication Number Publication Date
CN104319242A true CN104319242A (zh) 2015-01-28
CN104319242B CN104319242B (zh) 2017-05-31

Family

ID=52374454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410579029.XA Active CN104319242B (zh) 2014-10-27 2014-10-27 厚膜基板无焊料共晶贴装方法

Country Status (1)

Country Link
CN (1) CN104319242B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111934188A (zh) * 2020-07-08 2020-11-13 武汉光迅科技股份有限公司 激光器的形成方法和形成设备
CN111987010A (zh) * 2019-05-21 2020-11-24 上海航天电子通讯设备研究所 一种功率芯片的自动共晶焊接方法及拾取吸头
CN113327862A (zh) * 2021-02-07 2021-08-31 上海先进半导体制造有限公司 无焊料共晶焊接方法及电子产品

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58143546A (ja) * 1982-02-22 1983-08-26 Hitachi Ltd ペレツト付機
JPS5940537A (ja) * 1982-08-28 1984-03-06 Rohm Co Ltd 半導体装置の製造方法
US4513905A (en) * 1983-07-29 1985-04-30 The Perkin-Elmer Corporation Integrated circuit metallization technique
JPS61111553A (ja) * 1985-09-27 1986-05-29 Hitachi Ltd 半導体装置
JPH0322765B2 (zh) * 1984-06-25 1991-03-27 Matsushita Electric Ind Co Ltd
CN1450185A (zh) * 2003-05-07 2003-10-22 东华大学 一种具有共晶组织的过共晶铝硅合金及其工艺方法
CN103887183A (zh) * 2012-12-21 2014-06-25 华为技术有限公司 金/硅共晶芯片焊接方法及晶体管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3022765B2 (ja) * 1996-03-27 2000-03-21 日本電気株式会社 半導体装置及び半導体素子の実装方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58143546A (ja) * 1982-02-22 1983-08-26 Hitachi Ltd ペレツト付機
JPS5940537A (ja) * 1982-08-28 1984-03-06 Rohm Co Ltd 半導体装置の製造方法
US4513905A (en) * 1983-07-29 1985-04-30 The Perkin-Elmer Corporation Integrated circuit metallization technique
JPH0322765B2 (zh) * 1984-06-25 1991-03-27 Matsushita Electric Ind Co Ltd
JPS61111553A (ja) * 1985-09-27 1986-05-29 Hitachi Ltd 半導体装置
CN1450185A (zh) * 2003-05-07 2003-10-22 东华大学 一种具有共晶组织的过共晶铝硅合金及其工艺方法
CN103887183A (zh) * 2012-12-21 2014-06-25 华为技术有限公司 金/硅共晶芯片焊接方法及晶体管

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111987010A (zh) * 2019-05-21 2020-11-24 上海航天电子通讯设备研究所 一种功率芯片的自动共晶焊接方法及拾取吸头
CN111934188A (zh) * 2020-07-08 2020-11-13 武汉光迅科技股份有限公司 激光器的形成方法和形成设备
CN113327862A (zh) * 2021-02-07 2021-08-31 上海先进半导体制造有限公司 无焊料共晶焊接方法及电子产品

Also Published As

Publication number Publication date
CN104319242B (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
US10559538B2 (en) Power module
TWI485817B (zh) 微電子封裝及其散熱方法
JP5807348B2 (ja) 半導体装置およびその製造方法
WO2014115561A1 (ja) 半導体装置
JP2016012741A (ja) 半導体装置およびその形成方法
EP2477223B1 (en) Method of manufacturing a semiconductor apparatus
JP5214936B2 (ja) 半導体装置
CN103531558A (zh) 引线框架封装及其形成方法
EP2775516A2 (en) Balanced stress assembly for semiconductor devices with one or more devices bonded on both sides to lead frames, the other sides of the lead frames being bonded to AlN, Al2O3 or Si3N4 substrates
JP2014135411A (ja) 半導体装置および半導体装置の製造方法
WO2023221970A1 (zh) 功率模块、电源系统、车辆及光伏系统
JP2003124400A (ja) 半導体パワーモジュールおよびその製造方法
US9035437B2 (en) Packaged device comprising non-integer lead pitches and method of manufacturing the same
CN104319242A (zh) 厚膜基板无焊料共晶贴装方法
JP6399906B2 (ja) パワーモジュール
JP2015188026A (ja) 電力用半導体装置、および電力用半導体装置の製造方法
JP2017005007A (ja) 半導体装置、および半導体装置の製造方法
JP6379799B2 (ja) 半導体装置
CN113257683A (zh) 一种碳化硅功率器件芯片与引线框架键合方法
CN108581168B (zh) 一种散热芯片的固体焊接工艺
CN111799251A (zh) 采用多芯片堆叠结构的功率分立器件及其制备方法
JP5971543B2 (ja) 半導体モジュール、及び半導体チップ実装方法
JP2011249599A (ja) 半導体実装基板およびそれを用いた実装構造体
CN112185916A (zh) 一种倒装焊芯片的双通道气密性封装结构及其工艺
JP6119553B2 (ja) 電力用半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180814

Address after: 233030 2016 Tang He road, Bengbu, Anhui

Patentee after: Huadong Photoelectric Integrated Device Research Institute

Address before: 215163 No. 89 Longshan Road, hi tech Zone, Suzhou, Jiangsu

Patentee before: China North Industries Group Corporation No.214 Research Institute Suzhou R&D Center