CN113327862A - 无焊料共晶焊接方法及电子产品 - Google Patents

无焊料共晶焊接方法及电子产品 Download PDF

Info

Publication number
CN113327862A
CN113327862A CN202110168926.1A CN202110168926A CN113327862A CN 113327862 A CN113327862 A CN 113327862A CN 202110168926 A CN202110168926 A CN 202110168926A CN 113327862 A CN113327862 A CN 113327862A
Authority
CN
China
Prior art keywords
eutectic
silicon
gold
bottom chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110168926.1A
Other languages
English (en)
Inventor
欧阳平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI ADVANCED SEMICONDUCTO
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Original Assignee
SHANGHAI ADVANCED SEMICONDUCTO
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI ADVANCED SEMICONDUCTO filed Critical SHANGHAI ADVANCED SEMICONDUCTO
Priority to CN202110168926.1A priority Critical patent/CN113327862A/zh
Publication of CN113327862A publication Critical patent/CN113327862A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种无焊料共晶焊接方法及电子产品，无焊料共晶焊接方法包括：将硅底芯片置于设有第一金属焊盘的过渡基板上进行第一次共晶以使得硅底芯片上与第一金属焊盘接触的底面产生合金层；将带有合金层的硅底芯片取下并置于设有第二金属焊盘的产品基板上进行第二次共晶，通过合金层与第二金属焊盘进行第二次共晶以实现硅底芯片与产品基板的焊接。本发明利用过渡基板将硅底芯片与第一金属焊盘进行第一次共晶以使得硅底芯片的背面产生一层合金层，然后将带有合金层的硅底芯片与产品基板进行第二次共晶，通过两次共晶，降低了整体的焊接空洞率，提高了焊接质量的可靠性，提高了良品率。

Description

无焊料共晶焊接方法及电子产品
技术领域
本发明属于集成电路领域，尤其涉及一种无焊料共晶焊接方法及电子产品。
背景技术
目前在混合集成电路中，将芯片贴装到基板、管壳或其他载体上，主要有三种方法：
1、导电胶粘接，优点是工艺简单，成本低，可修复。缺点是无法应用于高频或功率芯片贴装，可靠性低。
2、焊料焊接，针对背面金属化的芯片可进行回流焊或烧结工艺贴装。优点，成熟工艺。缺点，需要焊料辅助，并且需要芯片背面做金属化处理。焊料产生残渣，对于一些高可靠环境属于禁用工艺。
3、无焊料共晶，利用两种不同材料在某一温度，某一配比下可以形成共晶体，而实现无需焊料加入的焊接。
但是现有的无焊料共晶只进行一次共晶，导致焊接空洞率普遍偏高、焊接质量的可靠性及良品率偏低。
发明内容
本发明要解决的技术问题是为了克服现有技术中无焊料共晶由于只进行一次共晶，其焊接的空洞率普遍偏高、焊接质量的可靠性及良品率偏低的缺陷，提供一种无焊料共晶焊接方法及电子产品。
本发明是通过下述技术方案来解决上述技术问题：
一种无焊料共晶焊接方法，包括：
将硅底芯片置于设有第一金属焊盘的过渡基板上进行第一次共晶以使得所述硅底芯片上与所述第一金属焊盘接触的底面产生合金层；
将带有合金层的所述硅底芯片取下并置于设有第二金属焊盘的产品基板上进行第二次共晶，通过所述合金层与所述第二金属焊盘进行第二次共晶以实现所述硅底芯片与所述产品基板的焊接。
较佳地，所述第一金属焊盘和所述第二金属焊盘分别为第一金焊盘和第二金焊盘。
较佳地，所述将硅底芯片置于设有第一金属焊盘的过渡基板上进行第一次共晶以使得所述硅底芯片上与所述第一金属焊盘接触的底面产生合金层的步骤具体包括：
根据所述硅底芯片的尺寸制备对应的所述过渡基板，所述过渡基板的尺寸大于所述硅底芯片的尺寸，所述过渡基板的表面上设有所述第一金焊盘；
将所述硅底芯片的底面置于所述第一金焊盘上并在预设时间内加热所述过渡基板至预设温度，所述预设温度大于金-硅共晶体的共晶临界温度；
控制所述硅底芯片与所述第一金焊盘进行摩擦以形成所述合金层。
较佳地，所述将带有合金层的所述硅底芯片取下并置于设有第二金属焊盘的产品基板上进行第二次共晶，通过所述合金层与所述第二金属焊盘进行第二次共晶以实现所述硅底芯片与所述产品基板的焊接的步骤具体包括：
将带有所述合金层的所述硅底芯片平移取下；
将所述硅底芯片的合金层置于所述第二金焊盘上并在所述预设时间内加热所述产品基板至所述预设温度；
控制所述硅底芯片与所述第二金焊盘进行摩擦以实现所述硅底芯片与所述产品基板的焊接。
较佳地，所述控制所述硅底芯片与所述第一金焊盘进行摩擦的步骤具体包括：
通过吸取所述硅底芯片的方式或通过夹取所述硅底芯片的方式以控制所述硅底芯片与所述第一金焊盘进行摩擦；
和/或，
所述控制所述硅底芯片与所述第二金焊盘进行摩擦的步骤具体包括：
通过吸取所述硅底芯片的方式或通过夹取所述硅底芯片的方式以控制所述硅底芯片与所述第二金焊盘进行摩擦。
较佳地，所述第一金焊盘为厚膜工艺金焊盘或镀金焊盘；
和/或，
所述第二金焊盘为厚膜工艺金焊盘或镀金焊盘。
较佳地，所述预设温度的范围是385℃至415℃；
和/或，
所述预设时间的范围是3秒至6秒。
较佳地，吸取所述硅底芯片的压力范围是0.4N至0.6N；
夹取所述硅底芯片的压强范围是(1.2×105～2.3×105)Pa。
较佳地，所述厚膜工艺金焊盘的金层厚度大于10um；
或，
所述镀金焊盘的金层厚度大于5um。
一种电子产品，所述电子产品包括硅底芯片和产品基板，所述硅底芯片和产品基板使用上述中任意一项所述的无焊料共晶焊接方法进行焊接。
本发明的积极进步效果在于：本发明将传统共晶工艺拆成两个步骤执行，利用过渡基板将硅底芯片与第一金属焊盘进行第一次共晶以产生合金层，以使得硅底芯片的背面产生一层合金层，然后将带有合金层的硅底芯片平移取下，再将带有合金层的硅底芯片放置至产品基板的第二金属焊盘上进行第二次共晶，前面进行的第一次共晶可以减少硅底芯片共晶表面难以去除的氧化层及杂质，并避免金-硅比例不足造成对共晶效果的影响。后面进行的第二次共晶可以减少焊接产生的焊接空洞，降低了整体的焊接空洞率，提高了焊接质量的可靠性，提高了良品率。
附图说明
图1为本发明实施例1的无焊料共晶焊接方法的流程示意图。
图2为本发明实施例2的无焊料共晶焊接方法的流程示意图。
图3为本发明实施例2的无焊料共晶焊接方法的焊接过程示意图。
图4为本发明实施例2的芯片的X光检测结果图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
本实施例提供一种无焊料共晶焊接方法，如图1所示，包括以下步骤：
101、将硅底芯片置于设有第一金属焊盘的过渡基板上进行第一次共晶以使得硅底芯片上与第一金属焊盘接触的底面产生合金层。需要说明的是每次共晶操作可以使用相同的过渡基板也可以使用不同的过渡基板。
102、将带有合金层的硅底芯片取下并置于设有第二金属焊盘的产品基板上进行第二次共晶，通过合金层与第二金属焊盘进行第二次共晶以实现硅底芯片与产品基板的焊接。
本实施例的无焊料共晶焊接方法应用于宇宙航天电子产品领域。宇航用电子产品与民用电子产品相比有较高的要求，比如，宇航用电子产品需要考察产品的水汽密封含量，需要进行微小颗粒物(PIND)检测和高低温寿命检测等。宇航用电子产品更需要高可靠的焊接工艺，以降低焊接空洞率，保证焊接的质量。本实施例的无焊料共晶焊接方法使用两次共晶技术，第一次共晶可以减少硅底芯片共晶表面难以去除的氧化层及杂质，后面进行的第二次共晶可以减少焊接产生的焊接空洞。实验证明，利用过渡基板共晶的次数达到两次及以上时共晶面将不易再被共晶，焊接质量将不可保证。另外，若共晶次数较多，硅底芯片共晶表面的氧化层会出现焊渣，该焊渣颗粒物小，难以去除，将造成采用该无焊料共晶焊接方法焊接的电子产品在颗粒物检测(PIND)过程中不合格，不满足宇航产品的要求。
本实施例的无焊料共晶焊接方法利用过渡基板将硅底芯片与第一金属焊盘进行第一次共晶以产生合金层，以使得硅底芯片的背面产生一层合金层，然后将带有合金层的硅底芯片平移取下，再将带有合金层的硅底芯片放置至产品基板的第二金属焊盘上进行第二次共晶，前面进行的第一次共晶可以减少硅底芯片共晶表面难以去除的氧化层及杂质，并避免金-硅比例不足造成对共晶效果的影响。后面进行的第二次共晶可以减少焊接产生的焊接空洞，降低了整体的焊接空洞率，提高了焊接质量的可靠性，提高了良品率。
实施例2
本实施例提供的一种无焊料共晶焊接方法是对实施例1的进一步改进，具体的，第一金属焊盘和第二金属焊盘分别为第一金焊盘和第二金焊盘。
如图2所示，步骤101具体包括：
步骤1011、根据硅底芯片的尺寸制备对应的过渡基板，过渡基板的尺寸大于硅底芯片的尺寸，过渡基板的表面上设有第一金焊盘。过渡基板包括陶瓷基板和氮化铝基板。
步骤1012、将硅底芯片的底面置于第一金焊盘上并在预设时间内加热过渡基板至预设温度，预设温度大于金-硅共晶体的共晶临界温度。通过将过渡基板加热至金-硅共晶体的共晶临界温度以上，可使得硅底芯片与第一金焊盘产生共晶。
在可选的另一种实施方式中，预设时间的范围是3秒至6秒。需要说明的是，如果共晶时间不足或过长，将导致共晶效果差，甚至共晶失败。另外，若共晶时间过长，共晶体氧化层会出现焊渣，该焊渣颗粒物小，难以去除，将造成采用该无焊料共晶焊接方法焊接的电子产品在颗粒物检测(PIND)过程中不合格，不满足宇航产品要求。通过控制共晶时间，可使得硅底芯片与第一金焊盘的共晶效果更好，降低了共晶的空洞率，同时满足了颗粒物检测的要求。
在可选的另一种实施方式中，预设温度的范围是385℃至415℃。通过控制预设温度在385℃至415℃范围内，可提高硅底芯片与第一金焊盘的焊接质量，降低空洞率。
步骤1013、控制硅底芯片与第一金焊盘进行摩擦以形成合金层。需要说明的是，通过摩擦可使得硅底芯片与第一金焊盘充分接触以更快的形成合金层。
步骤102具体包括：
步骤1021、将带有合金层的硅底芯片平移取下。需要说明的是通过平移的方式取下，可保证合金层不被破坏，减少了第二次共晶的空洞率。
步骤1022、将硅底芯片的合金层置于第二金焊盘上并在预设时间内加热产品基板至预设温度。
在可选的另一种实施方式中，预设时间的范围是3秒至6秒。需要说明的是，如果共晶时间不足或过长，将导致共晶效果差，甚至共晶失败。另外，若共晶时间过长，共晶体氧化层会出现焊渣，该焊渣颗粒物小，难以去除，将造成采用该无焊料共晶焊接方法焊接的电子产品在颗粒物检测(PIND)过程中不合格，不满足宇航产品要求。通过控制共晶时间，可提高硅底芯片与第二金焊盘的共晶的质量，降低了共晶的空洞率，同时满足了颗粒物检测的要求。
在可选的另一种实施方式中，预设温度的范围是385℃至415℃。通过控制预设温度在385℃至415℃范围内，可提高硅底芯片与第二金焊盘的焊接质量，降低空洞率。
步骤1023、控制硅底芯片与第二金焊盘进行摩擦以实现硅底芯片与产品基板的焊接。需要说明的是，通过摩擦可使得硅底芯片与第二金焊盘充分接触以更快的形成合金层。
在可选的一种实施方式中，步骤1013具体包括：
通过吸取硅底芯片的方式或通过夹取硅底芯片的方式以控制硅底芯片与第一金焊盘进行摩擦。
在可选的另一种实施方式中，吸取硅底芯片的压力范围是0.4N至0.6N；
夹取硅底芯片的压强范围是(1.2×105～2.3×105)Pa。
需要说明的是，高温下的硅片质脆，夹取方式不当会造成硅底芯片边缘破损，因此要求镊子夹取方式或使用定制化半包围吸头，避免硅底芯片损伤。优选使用定制化吸头吸取硅底芯片的方式。具体的，通过压力范围是0.4N至0.6N的吸头吸取硅底芯片的方式，或通过压强范围是(1.2×105～2.3×105)Pa的镊子夹取硅底芯片的方式以控制硅底芯片与第一金焊盘进行摩擦，以更快的形成合金层，提高焊接质量，降低空洞率，降低了芯片的破损率。
在可选的另一种实施方式中，步骤1023具体包括：
通过吸取硅底芯片的方式或通过夹取硅底芯片的方式以控制硅底芯片与第二金焊盘进行摩擦。
在可选的另一种实施方式中，吸取硅底芯片的压力范围是0.4N至0.6N；
夹取硅底芯片的压强范围是(1.2×105～2.3×105)Pa。
需要说明的是，高温下的硅片质脆，夹取方式不当会造成硅底芯片边缘破损，因此要求镊子夹取方式或使用定制化半包围吸头，避免硅底芯片损伤。优选使用定制化吸头吸取硅底芯片的方式。具体的，通过压力范围是0.4N至0.6N的吸头吸取硅底芯片的方式，或通过压强范围是(1.2×105～2.3×105)Pa的镊子夹取硅底芯片的方式以控制硅底芯片与第一金焊盘进行摩擦，以更快的形成合金层，可提高焊接质量，降低空洞率，降低了芯片的破损率。
在可选的另一种实施方式中，第一金焊盘为厚膜工艺金焊盘或镀金焊盘。
第二金焊盘为厚膜工艺金焊盘或镀金焊盘。
厚膜工艺金焊盘的金层厚度大于10um；镀金焊盘的金层厚度大于5um。
通过使用金层厚度大于10um的金焊盘或金层厚度大于5um的镀金焊盘进行共晶，可以使得共晶效果更好，提高共晶质量，降低共晶空洞率。
在可选的另一种实施方式中，在共晶操作之前，清洗第一金焊盘和第二金焊盘。通过清洗第一金焊盘和第二金焊盘，可除去金焊盘表面的氧化层以降低焊接面氧化程度，提高焊接质量。
本实施例的无焊料共晶焊接方法通过设置预设温度、预设时间、吸头吸取气压和金层厚度等参数，通过两次共晶可以降低焊接空洞率的同时，满足宇航电子产品对芯片破损率和颗粒物检测良率的要求，并且适用于批量化生产。
下面通过举例具体说明本实施例的无焊料共晶焊接方法的具体应用：
在金-硅共晶焊接工艺实施过程中，影响焊接质量的因素包括温度、压力、金层厚度以及焊接面氧化程度等。
具体参数设置如下：
底部热台温度范围：硅基芯片400℃±15℃。
压力：吸头方式：0.4N～0.6N镊子夹取方式：(1.2×105～2.3×105)Pa
金层厚度：厚膜工艺金焊盘：>10um或镀金焊盘：>5um
如图3所示，主要焊接过程如下：制备尺寸大于硅底芯片的过渡基板，该过渡基板上设置有金焊盘1。在贴装正式产品前，在上述参数条件设置下，将硅底芯片先置于过渡基板上进行一次高温共晶，共晶时间控制在3～6s内，然后缓慢将芯片平移取下，使其背面产生一层合金层。然后再将带有合金层的硅底芯片放在正式产品的产品基板上进行第二次高温共晶，产品基板上设置有金焊盘2，合金层设置在金焊盘2上，以实现硅底芯片与产品基板的焊接，参数条件和步骤与上述类似，此处不再赘述。
对经采用本实施例的无焊料共晶焊接方法焊接的芯片进行试验，试验数据如下：
表1为芯片剪切力验证的结果：
表1
Figure BDA0002938442340000081
表1中，1#、2#、3#和4#代表不同的芯片，芯片粘接面积指的是芯片与金焊盘接触的面积。举例说明判断规则，根据合格判据(GJB548)规定，芯片1#的芯片粘接面积(mm2)为6mm2，GJB548标准中对应的剪切力要求大于5.00Kg(千克)，但是经试验测试出的实际剪切力(Kg)大于10Kg，所以芯片1#的剪切力测试合格。基于同样的理由，芯片2#、3#和4#的剪切力测试均合格。
对表1中的芯片进行焊接空洞率检测，检测结果如图4所示，芯片1#、2#、3#和4#对应的焊接空洞率分别为6.63％、3.76％、0.96％、和2.92％。可见，经采用上述无焊料共晶焊接方法得到的芯片，焊接空洞率小于15％。
本实施例的无焊料共晶焊接方法，经过第一次共晶可去除金焊盘上的氧化层，第二次共晶可进一步去除第一次共晶产生的空洞，最终降低了空洞率，可使共晶焊接空洞率小于15％，可满足军用焊接标准要求及其他高可靠性贴装需求。
实施例3
一种电子产品，电子产品包括硅底芯片和产品基板，硅底芯片和产品基板使用实施例1或2中的无焊料共晶焊接方法进行焊接。
本实施例的电子产品，利用上述无焊料共晶焊接方法进行焊接，具有较低的焊接空洞率，较高的焊接质量及可靠性，同时满足宇航电子产品对芯片破损率和颗粒物检测良率的要求。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (10)

1.一种无焊料共晶焊接方法，其特征在于，包括：
将硅底芯片置于设有第一金属焊盘的过渡基板上进行第一次共晶以使得所述硅底芯片上与所述第一金属焊盘接触的底面产生合金层；
将带有合金层的所述硅底芯片取下并置于设有第二金属焊盘的产品基板上进行第二次共晶，通过所述合金层与所述第二金属焊盘进行第二次共晶以实现所述硅底芯片与所述产品基板的焊接。
2.如权利要求1所述的无焊料共晶焊接方法，其特征在于，所述第一金属焊盘和所述第二金属焊盘分别为第一金焊盘和第二金焊盘。
3.如权利要求2所述的无焊料共晶焊接方法，其特征在于，所述将硅底芯片置于设有第一金属焊盘的过渡基板上进行第一次共晶以使得所述硅底芯片上与所述第一金属焊盘接触的底面产生合金层的步骤具体包括：
根据所述硅底芯片的尺寸制备对应的所述过渡基板，所述过渡基板的尺寸大于所述硅底芯片的尺寸，所述过渡基板的表面上设有所述第一金焊盘；
将所述硅底芯片的底面置于所述第一金焊盘上并在预设时间内加热所述过渡基板至预设温度，所述预设温度大于金-硅共晶体的共晶临界温度；
控制所述硅底芯片与所述第一金焊盘进行摩擦以形成所述合金层。
4.如权利要求3所述的无焊料共晶焊接方法，其特征在于，所述将带有合金层的所述硅底芯片取下并置于设有第二金属焊盘的产品基板上进行第二次共晶，通过所述合金层与所述第二金属焊盘进行第二次共晶以实现所述硅底芯片与所述产品基板的焊接的步骤具体包括：
将带有所述合金层的所述硅底芯片平移取下；
将所述硅底芯片的合金层置于所述第二金焊盘上并在所述预设时间内加热所述产品基板至所述预设温度；
控制所述硅底芯片与所述第二金焊盘进行摩擦以实现所述硅底芯片与所述产品基板的焊接。
5.如权利要求4所述的无焊料共晶焊接方法，其特征在于，所述控制所述硅底芯片与所述第一金焊盘进行摩擦的步骤具体包括：
通过吸取所述硅底芯片的方式或通过夹取所述硅底芯片的方式以控制所述硅底芯片与所述第一金焊盘进行摩擦；
和/或，
所述控制所述硅底芯片与所述第二金焊盘进行摩擦的步骤具体包括：
通过吸取所述硅底芯片的方式或通过夹取所述硅底芯片的方式以控制所述硅底芯片与所述第二金焊盘进行摩擦。
6.如权利要求2所述的无焊料共晶焊接方法，其特征在于，所述第一金焊盘为厚膜工艺金焊盘或镀金焊盘；
和/或，
所述第二金焊盘为厚膜工艺金焊盘或镀金焊盘。
7.如权利要求3或4所述的无焊料共晶焊接方法，其特征在于，所述预设温度的范围是385℃至415℃；
和/或，
所述预设时间的范围是3秒至6秒。
8.如权利要求5所述的无焊料共晶焊接方法，其特征在于，吸取所述硅底芯片的压力范围是0.4N至0.6N；
夹取所述硅底芯片的压强范围是(1.2×105～2.3×105)Pa。
9.如权利要求6所述的无焊料共晶焊接方法，其特征在于，所述厚膜工艺金焊盘的金层厚度大于10um；
或，
所述镀金焊盘的金层厚度大于5um。
10.一种电子产品，其特征在于，所述电子产品包括硅底芯片和产品基板，所述硅底芯片和产品基板使用权利要求1-9中任意一项所述的无焊料共晶焊接方法进行焊接。
CN202110168926.1A 2021-02-07 2021-02-07 无焊料共晶焊接方法及电子产品 Pending CN113327862A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110168926.1A CN113327862A (zh) 2021-02-07 2021-02-07 无焊料共晶焊接方法及电子产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110168926.1A CN113327862A (zh) 2021-02-07 2021-02-07 无焊料共晶焊接方法及电子产品

Publications (1)

Publication Number Publication Date
CN113327862A true CN113327862A (zh) 2021-08-31

Family

ID=77413781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110168926.1A Pending CN113327862A (zh) 2021-02-07 2021-02-07 无焊料共晶焊接方法及电子产品

Country Status (1)

Country Link
CN (1) CN113327862A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138242A (en) * 1979-04-13 1980-10-28 Toshiba Corp Die bonding
JPS5728336A (en) * 1980-07-26 1982-02-16 Mitsubishi Electric Corp Forming method for electrode of semiconductor device
JPH03262137A (ja) * 1990-03-12 1991-11-21 Nec Corp 半導体集積回路装置の製造方法
US20010015014A1 (en) * 2000-02-12 2001-08-23 Alois Haberl Method of producing a metal component interacting by way of a sliding surface with a friction partner for a drive assembly
EP2693465A1 (en) * 2012-07-31 2014-02-05 Nxp B.V. Electronic device and method of manufacturing such device
CN104319242A (zh) * 2014-10-27 2015-01-28 中国兵器工业集团第二一四研究所苏州研发中心 厚膜基板无焊料共晶贴装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138242A (en) * 1979-04-13 1980-10-28 Toshiba Corp Die bonding
JPS5728336A (en) * 1980-07-26 1982-02-16 Mitsubishi Electric Corp Forming method for electrode of semiconductor device
JPH03262137A (ja) * 1990-03-12 1991-11-21 Nec Corp 半導体集積回路装置の製造方法
US20010015014A1 (en) * 2000-02-12 2001-08-23 Alois Haberl Method of producing a metal component interacting by way of a sliding surface with a friction partner for a drive assembly
EP2693465A1 (en) * 2012-07-31 2014-02-05 Nxp B.V. Electronic device and method of manufacturing such device
CN104319242A (zh) * 2014-10-27 2015-01-28 中国兵器工业集团第二一四研究所苏州研发中心 厚膜基板无焊料共晶贴装方法

Similar Documents

Publication Publication Date Title
JP6088950B2 (ja) スタッドバンプ構造およびその製造方法
JP5449145B2 (ja) 接合方法及び接合装置
Mei et al. Simplification of low-temperature sintering nanosilver for power electronics packaging
JPH10125821A (ja) 高信頼性半導体用基板
JP2008108993A (ja) パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール
JPWO2015114987A1 (ja) パワーモジュール用基板およびそれを用いてなるパワーモジュール
JPWO2014027418A1 (ja) 電子部品および電子部品の製造方法
EP1266715A1 (en) Gold wire bonding at room temperature
CN115626835A (zh) 一种陶瓷基覆铜板的制造方法及其产品
JP2004146731A (ja) 多層配線基体の製造方法
CN117182226A (zh) 一种无封装载片电路焊接方法
CN113327862A (zh) 无焊料共晶焊接方法及电子产品
CN114043122B (zh) 一种含有Cu@Sn核壳双金属粉高温钎料及其制备方法和应用
CN112151400B (zh) 一种解决smd管壳键合点金铝系统的方法
JP4867042B2 (ja) 金属と金属またはセラミックスとの接合方法
CN111843089B (zh) 一种共晶焊接解决pind检测的方法
JP2004055576A (ja) 回路基板及びそれを用いたパワーモジュール
RU2298252C2 (ru) Способ присоединения кристаллов кремниевых дискретных полупроводниковых приборов и интегральных схем к корпусу с образованием эвтектики кремний-золото
KR101113438B1 (ko) 반도체 칩의 실장 방법
JP2021031315A (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
JP2021017390A (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
US20240222314A1 (en) Bonding method for copper-copper metal
Myśliwiec et al. Development of slid bonding technology for gan assembly based on ag microflakes
TWI825188B (zh) 接合結構體之製造方法
Zhang et al. Effects of the citrate-coated nanosized Ag pastes on joining reliable Cu-Cu joints for Current 3D ICs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210831