CN104299899B - 间隔层双曝光刻蚀方法 - Google Patents
间隔层双曝光刻蚀方法 Download PDFInfo
- Publication number
- CN104299899B CN104299899B CN201310302894.5A CN201310302894A CN104299899B CN 104299899 B CN104299899 B CN 104299899B CN 201310302894 A CN201310302894 A CN 201310302894A CN 104299899 B CN104299899 B CN 104299899B
- Authority
- CN
- China
- Prior art keywords
- wall
- etching
- gas
- layer
- lithographic method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 238000005530 etching Methods 0.000 claims abstract description 118
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 239000011368 organic material Substances 0.000 claims abstract description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims description 38
- 230000008569 process Effects 0.000 claims description 36
- 229920000642 polymer Polymers 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 19
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 17
- 238000001020 plasma etching Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- 125000006850 spacer group Chemical group 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 230000001154 acute effect Effects 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims 1
- 230000036632 reaction speed Effects 0.000 claims 1
- 150000001768 cations Chemical class 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 119
- 239000007789 gas Substances 0.000 description 49
- 238000007687 exposure technique Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 9
- 238000013517 stratification Methods 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910003481 amorphous carbon Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000003851 corona treatment Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000002386 leaching Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002296 pyrolytic carbon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明涉及半导体技术领域，公开了一特间隔层双曝光刻蚀方法，在有机材料层、半导体基底进行刻蚀前，采用含CF4、Ar、Xe等易形成正离子气体的刻蚀气体对间隔层进行刻蚀，实现对间隔层形貌的修正，在减薄间隔层厚度的同时，将其形貌修正为对称或近似对称的结构，从而避免间隔层引起的刻蚀速率不均匀以及过刻等问题。同时，通过刻对间隔层减薄，也在一定程度上减小了间隔层和有机材料层之间的应力，从而改善刻蚀结构的线边缘粗糙度，提高半导体基底的刻蚀质量。
Description
技术领域
本发明涉及半导体技术领域，特别涉及间隔层双曝光技术。
背景技术
随着集成电路技术的不断发展，半导体工艺节点逐渐进入65nm、45nm时代，并向着更为先进的22nm以及16nm进发。然而，随着半导体工艺节点的不断向前推进，在半导体器件制备前端工艺（FEOL）和后端工艺（BEOL）中的特征尺寸（Critical Dimension，CD）需求变得越来越苛刻。其中，65nm工艺中的器件特征尺寸已开始大大小于主流平板印刷的尺寸，在半导体器件制备过程中，越来越多特征尺寸小于65nm、甚至小于45nm、32nm的半导体结构开始出现，光刻开始成为半导体技术发展的瓶颈。
为了解决该问题，国内外学者及相关企业均在光刻技术上做了大量研究，包括浸没式、极紫外光刻等在内的新一代光刻技术越来越多的出现在人们的视野中。然而，无论在考虑目前工艺节点下的技术难题还是未来技术时，通常有一点是肯定的：当前的解决方案在实在不能再用之前始终都是最好的。因此，对于半导体技术而言，尽可能的延长干法光刻的使用时间，是业内普遍期待并共同努力的目标。
为了更好地解决新一代工艺节点中光刻所存在的瓶颈问题，短期内32nm以下节点半导体技术中，双曝光技术成为最为可能的解决方案之一。双曝光技术可应用于光刻-刻蚀-光刻-刻蚀（Litho-etch-litho-etch，LELE）的双重图形技术、光刻-光刻-刻蚀（Litholitho-etch，LLE）的双重图形技术、自对准双图形化技术（Self-aligned doublepatterning，SADPP）、间隔层双曝光技术（Spacer double patterning，SDP）等不同的制造工艺。
图1为现有技术中间隔层双曝光技术（Spacer double patterning，SDP）步骤流程图，图2a～图2f为现有技术中间隔层双曝光技术各步骤剖面结构示意图。
如图1所示，现有技术中，间隔层双曝光技术（Spacer double patterning，SDP）流程包括：
步骤1：提供待刻蚀基底100，如图2a所示，该待刻蚀基底100自上而下依次包括光阻材料层105、硬掩膜层104、有机材料层103、待刻蚀介质层102、半导体衬底101；
步骤2：对光阻材料层105曝光，形成图形化窗口，如图2b所示；
步骤3：CVD沉积间隔层材料并回刻，形成覆盖图形化的光阻材料105侧壁的间隔层106，如图2c所示；
步骤4：去除光阻材料，形成如图2d所示的结构；
步骤5：如图2e所示，以间隔层106为掩膜，刻蚀硬掩膜层104、有机材料层103至暴露出待刻蚀介质层102表面；
步骤6：刻蚀待刻蚀介质层102至暴露出半导体衬底101表面，移除作为掩膜的间隔层106、硬掩膜层104及有机材料层103，即得到如图2f所示的刻蚀结构。
在该刻蚀过程中，如图2d所示，由于进行CVD沉积的待刻蚀基底100表面具有图形化的光阻材料105，因此，回刻后所形成的、位于图形化的光阻材料105旁侧的间隔层106远离光阻材料105的一侧边缘161a并非垂直结构，而与垂直方向呈一定夹角（一般为锐角，或进一步小于45度角），或顶部呈弧形，而与光阻材料层105相邻接的一侧边缘161b则为垂直结构，即：作为刻蚀掩膜的间隔层106为明显的非对称结构，因此，等离子体刻蚀过程中，在间隔层106结构不对称性的影响下，间隔层106两侧具有不同的等离子化气体分布和反应过程中的聚合物分布，从而使间隔层106两侧的有机材料层103、待刻蚀介质层102具有不同的刻蚀速率，间隔层106垂直边缘161b一侧区域的刻蚀速率小于非垂直边缘161a一侧区域的刻蚀速率，在有机材料层103、待刻蚀介质层102实际刻蚀过程中分别出现如图3、图4所示的中间过程，刻蚀结构的均一性无法得到保障。同时，刻蚀速率的不均匀还会造成在刻蚀完成时，不同刻蚀区域具有不同的过刻率，从而影响刻蚀边缘的质量。
除此之外，如图5所示，间隔层106和有机材料103之间的应力会造成半导体基底101上待刻蚀区域110线边缘的扭曲，从而影响刻蚀结构线边缘粗糙度。
与普通大尺寸半导体器件相比，刻蚀结构侧壁及线边缘质量对于特征尺寸较小的半导体结构性能的影响更为显著，如何在有效采用间隔层双曝光技术实现小尺寸刻蚀工艺的同时，进一步保障刻蚀质量，改善刻蚀结构的线边缘粗糙度，成为新一代半导体工艺下制备高质量、小特征尺寸半导体结构急需解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种间隔层双曝光刻蚀方法，能够在有效采用间隔层双曝光技术实现小尺寸刻蚀工艺的同时，避免由于间隔层形状不对称所引起的刻蚀速率不均匀以及较为严重的的过刻率，进一步保障刻蚀质量，改善刻蚀结构的线边缘粗糙度。
为解决上述技术问题，本发明提供了一种间隔层双曝光刻蚀方法，其步骤包括：
提供半导体基底，所述半导体基底表面自下而上依次覆盖有机材料层、硬掩膜层和图形化的光阻材料层，所述硬掩膜层具有一原始厚度D1；
沉积间隔层材料并进行回刻，形成覆盖所述图形化的光阻材料层侧壁的间隔层，所述间隔层包括与光阻材料层相邻接的第一侧壁和与之相对的第二侧壁，所述第一侧壁为垂直结构，第二侧壁为弧状轮廓或与垂直方向呈锐角的非垂直结构；
移除所述图形化的光阻材料层；
以所述间隔层为掩膜，刻蚀所述硬掩膜层；
刻蚀所述间隔层至第一侧壁部分或全部为弧状轮廓或与垂直方向呈锐角的非垂直结构；
刻蚀有机材料层至暴露出半导体基底表面；
对半导体基底进行等离子体刻蚀。
进一步地，所述间隔层刻蚀过程中，刻蚀气体包括聚合物调整气体，所述聚合物调整气体为CF4、Ar、Xe中任意一种或几种的混合气体；进一步地，刻蚀气体还包括碳氟化合物气体，所述碳氟化合物气体为C4F8、C4F6、CH2F2、CH3F中任意一种或几种的混合气体。
作为可选的技术方案，所述间隔层刻蚀过程中，刻蚀气体总流量为100sccm～1000sccm；进一步地，刻蚀气体总流量为300sccm～500sccm。
作为可选的技术方案，所述间隔层刻蚀过程中，等离子体刻蚀腔室的腔体压力为20mT～200mT；进一步地，等离子体刻蚀腔室的腔体压力为50mT～150mT。
作为可选的技术方案，所述间隔层刻蚀过程中，射频总功率为400W～1200W，其中：源功率为300W～1000W，偏执功率为100W～700W，所述间隔层刻蚀的时间为12s～30s。
作为可选的技术方案，所述碳氟化合物气体为C4F8，所述碳氟化合物气体和聚合物调整气体的气体流量比为2:1～1:3。
作为可选的技术方案，所述碳氟化合物气体为C4F6、CH2F2、CH3F中任意一种或几种的混合气体，所述碳氟化合物气体和聚合物调整气体的气体流量比为1:1～1:5。
作为可选的技术方案，所述半导体基底进行等离子体刻蚀的介质层为硅、锗硅、锗、二氧化硅、氮化硅、氮氧化硅中任意一种或几种的叠层结构。
作为可选的技术方案，刻蚀所述硬掩膜层的步骤中，刻蚀后的硬掩膜层厚度D1’不超过其原始厚度D1的10%；进一步地，刻蚀所述硬掩膜层的步骤中，刻蚀至暴露出所述有机材料层表面，即：刻蚀后的硬掩膜层厚度D1’=0。
作为可选的技术方案，所述间隔层刻蚀前，间隔层厚度为90nm～180nm；所述间隔层刻蚀后，间隔层厚度为50nm～90nm，且其第一侧壁和第二侧壁呈对称结构。
本发明的优点在于，所提供的间隔层双曝光刻蚀方法中，在有机材料层、半导体基底进行刻蚀前，采用含CF4、Ar、Xe等易形成正离子气体的刻蚀气体对间隔层进行刻蚀，实现对间隔层形貌的修正。由于未刻蚀的间隔层第一侧壁、第二侧壁为非对称结构，CF4等聚合物调整气体的引入，将使较多的聚合物沉积在呈弧状或非垂直结构的第二侧壁，而在垂直的第一侧壁聚合物沉积较少，在等离子体刻蚀过程中，由于聚合物的保护作用，第二侧壁反应速率很慢甚至停止，而第一侧壁则具有较高的反应速率，随着等离子体刻蚀的进行，在减薄间隔层厚度的同时，对其形貌进行修正，第一侧壁由垂直结构逐渐被修正部分或全部为弧状轮廓或与垂直方向呈锐角的非垂直结构，间隔层形状呈对称结构，或近似对称的结构，从而避免间隔层引起的刻蚀速率不均匀以及过刻等问题。同时，通过刻对间隔层减薄，也在一定程度上减小了间隔层和有机材料层之间的应力，从而改善刻蚀结构的线边缘粗糙度，提高半导体基底的刻蚀质量。
附图说明
图1为现有技术间隔层双曝光技术步骤流程图；
图2a～图2f为现有技术间隔层双曝光技术各步骤结构示意图；
图3为现有技术间隔层双曝光技术有机材料层刻蚀中间过程结构示意图；
图4为现有技术间隔层双曝光技术待刻蚀介质层刻蚀中间过程结构示意图；
图5为现有技术间隔层双曝光技术刻蚀结构线边缘扭曲示意图；
图6为本发明间隔层双曝光刻蚀方法步骤流程图；
图7为本发明具体实施方式半导体基底结构示意图；
图8为本发明具体实施方式半导体基底表面形成机材料层、硬掩膜层和图形化光阻材料层结构示意图；
图9为本发明具体实施方式间隔层结构示意图；
图10为本发明具体实施方式移除光阻材料层后的结构示意图；
图11a、图11b为本发明两个实施例硬掩膜层刻蚀结构示意图；
图12a～图12g为本发明具体实施方式间隔层刻蚀结构示意图；
图13为本发明具体实施方式间隔层刻蚀后结构示意图；
图14为本发明具体实施方式刻蚀有机材料层结构示意图。
图15为本发明具体实施方式间隔层双曝光刻蚀结构线边缘示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
图6为本发明提供的间隔层双曝光刻蚀方法步骤流程图。
如图6所示，本具体实施方式提供的间隔层双曝光刻蚀方法包括以下步骤：
步骤S1：提供半导体基底700，所述半导体基底700表面自下而上依次覆盖有机材料层810、硬掩膜层820和图形化的光阻材料层830。
图7为本具体实施方式提供的半导体基底结构示意图。
作为可选的实施方式，如图7a、图7b所示，所述半导体基底700可以为原始或外延的半导体材料晶圆710，如单晶硅/锗硅/锗或其他公知的III-V族半导体材料晶圆710a、带有绝缘埋层711的单晶硅/锗硅/应变硅/锗/或其他公知的III-V族半导体材料晶圆710b（SOI/SGOI/sSOI/GOI晶圆）等，且所述原始或外延的半导体材料晶圆710表面或待刻蚀区域还可以包括半导体掺杂的阱区或有源区。
作为又一可选实施方式，所述半导体基底700可以包括形成于所述半导体材料晶圆710表面的各种半导体结构。作为一具体实施例，所述半导体基底700可以包括形成于所述半导体材料晶圆710表面的介电层或介质层720，如图7c所示，该表面介质层720可以为用于形成多晶硅栅的栅氧化层720a和多晶硅栅层720b。此外，如图7d、图7e所示，所述半导体基底700还可以包括形成于所述半导体材料晶圆710表面的半导体器件730等半导体结构，以及覆盖材料晶圆710或半导体器件730表面的单层或多层的层间介质层740，需进行图形化刻蚀的单层或多层层间介质层740介质材料可以为二氧化硅、氮氧化硅、氮化硅等常见的层间介质层材料。作为另一具体实施例，如图7f所示，所述半导体基底700还可以包括在半导体材料晶圆710表面形成沟槽并在沟槽内填充介质材料750形成的待刻蚀结构。
图8为本具体实施方式提供的半导体基底表面形成机材料层、硬掩膜层和图形化光阻材料层结构示意图。
该步骤中，如图8所示，半导体基底100表面覆盖有有机材料层810，有机材料层810介质材料为无定形碳或光刻胶，作为最佳实施例，有机材料层810为无定形碳层，该无定形碳层为化学气相沉积碳膜，以sp1、sp2、sp3键合状态的碳构成，使得该膜具有热解碳、石墨碳和类金刚石碳的混合物特性。无定形碳形成的有机材料层810为非光敏性材料，可以通过等离子体刻蚀以高保真的重现半导体结构表面覆盖的图形化掩膜上的图形。较佳的，该有机材料层810厚度为进一步地，所述无定形碳形成的有机材料层810厚度为此外，该有机材料层810还可以包括氮或其他添加剂。
本具体实施方式中，如图8所示，有机材料层810表面还覆盖有硬掩膜层820，该硬掩膜层820通常为利用化学气相沉积方法在低温下形成的氧化硅层（Low TemperatureOxide，LTO）或氮氧化硅层、氮化硅层等，用以配合光刻胶形成掩膜图形。作为可选实施例，硬掩膜层820原始厚度D1为最佳地，硬掩膜层820厚度D1为
本具体实施方式中，如图8所示，硬掩膜层820表面覆盖有光阻材料层830，且其表面具有图形化窗口831暴露出所述硬掩膜层820表面。该步骤中，光阻材料层830为光致抗蚀剂，即：正性或负性光刻胶，其通过光刻曝光或等离子体处理开图形化窗口831。
步骤S2：沉积间隔层840材料并进行回刻，形成覆盖所述图形化的光阻材料层830侧壁的间隔层840。
图9为本具体实施方式提供的图形化光阻材料层侧壁覆盖间隔层结构示意图。
该步骤中，间隔层840采用化学气相沉积方法沉积在步骤S1所得半导体结构表面，并进行回刻，从而形成覆盖图形化的光阻材料层830侧壁的间隔层840。如图9所示，由于半导体结构表面覆盖有图形化的光阻材料层830，图形化窗口831的边缘处光阻材料层830具有垂直的侧壁，因此，回刻后所形成的覆盖光阻材料层830侧壁的间隔层840为非对称结构，其与光阻材料层830侧壁相邻接的第一侧壁841b为垂直结构，而与之相对的第二侧壁841a则为弧状轮廓或与垂直方向呈锐角的非垂直结构。该技术为本领域技术人员熟知的现有技术，在此不作赘述。作为可选实施例，间隔层840厚度为90nm～180nm，最佳地，间隔层840厚度为120nm～150nm。
步骤S3：移除所述图形化的光阻材料层830。
该步骤中，图形化的光阻材料层830并非直接用于光刻图形的转移，而是以图形化的光阻材料830为基准，以覆盖其侧壁的间隔层840为掩膜，进行刻蚀图形的转移。因此，完成步骤S2的间隔层840制备后，需去除光阻材料层830，光阻材料层830的去除采用浓硫酸等溶液清洗去胶或等离子体刻蚀等方法完成。
图10为本具体实施方式移除图形化的光阻材料层830后的结构示意图。如图10所示，相邻间隔层840第一侧壁841b之间的第一刻蚀区域842b、相邻间隔层840第二侧壁841a之间的第二刻蚀区域842a即为需对半导体基底700进行刻蚀的区域。本具体实施方式中，将以间隔层840为掩膜，实现待刻蚀区域的图形化转移。
步骤S4：以间隔层840为掩膜，刻蚀硬掩膜层820。
图11a为本具体实施方式硬掩膜层刻蚀结构示意图。
本具体实施方式中，硬掩膜层820的刻蚀采用等离子体刻蚀方法实现，刻蚀后的硬掩膜820层厚度D1’不超过其原始厚度D1的10%。即：如图11a所示，作为可选实施例，该步骤中，对硬掩膜层820的刻蚀为部分刻蚀，刻蚀后的硬掩膜层820厚度D1’≤D1×10%。
图11b为本具体实施方式另一实施例硬掩膜层刻蚀结构示意图。
作为另一可选实施例，如图11b所示，该步骤中，以间隔层840为掩膜，刻蚀硬掩膜层820至暴露出有机材料层810表面，即：刻蚀后的硬掩膜层820厚度D1’=0，对硬掩膜层820的刻蚀为全部刻蚀。
需要指出的是，该过程中，作为掩膜的间隔层840会以极低的速率被刻蚀，但其整体形貌并不发生明显改变。
步骤S5：刻蚀所述间隔层840至第一侧壁841b为弧状轮廓或与垂直方向呈锐角的非垂直结构。
该步骤中，间隔层840的刻蚀采用等离子体刻蚀方法进行，刻蚀气体包括碳氟化合物气体和聚合物调整气体，所述碳氟化合物气体为C4F8、C4F6、CH2F2、CH3F中任意一种或几种的混合气体；所述聚合物调整气体为CF4、Ar、Xe中任意一种或几种的混合气体。作为可选实施方式，所述间隔层刻蚀过程中，刻蚀气体总流量为100sccm～1000sccm，更优地，刻蚀气体总流量为300sccm～500sccm。
作为可选实施例，所述碳氟化合物气体为C4F8，所述碳氟化合物气体和聚合物调整气体的气体流量比为2:1～1:3。
作为又一可选实施例，所述碳氟化合物气体为C4F6、CH2F2、CH3F中任意一种或几种的混合气体，所述碳氟化合物气体和聚合物调整气体的气体流量比为1:1～1:5。
该步骤中，等离子体刻蚀过程在等离子体刻蚀腔室内进行，间隔层840刻蚀过程中，等离子体刻蚀腔室的腔体压力为20mT～200mT，射频总功率为400W～1200W，其中：源功率为300W～1000W，偏执功率为100W～700W。作为较佳实施方式，等离子体刻蚀腔室的腔体压力为50mT～150mT，所述间隔层刻蚀的时间为12s～30s，刻蚀后的间隔层840厚度为50nm～90nm。
需要指出的是，当步骤S4中硬掩膜层820刻蚀后的厚度D1’不为0，即硬掩膜层820并未被完全刻蚀时，该步骤中将完成剩余硬掩膜层820的刻蚀，至暴露出有机材料层810表面。
图12a～图12g为本具体实施方式间隔层刻蚀结构示意图。
该步骤中，CF4、Ar、Xe等易生成正离子的聚合物调整气体的引入，将在刻蚀过程中产生CF聚合物。如图12a所示，由于间隔层840呈不对称结构，其第一侧壁841b为垂直结构，反应产生的聚合物850不易堆积；而第二侧壁841a为弧状轮廓或与垂直方向呈一定夹角的非垂直结构，在刻蚀过程中有较多的聚合物850堆积。覆盖第二侧壁841a表面的聚合物850对该侧壁起到保护作用，使其在间隔层840刻蚀过程中具有较低的刻蚀速率，甚至不被刻蚀，而无聚合物850保护的第一侧壁841b则具有相对较高的刻蚀速率，从而实现对间隔层840形貌的修正。
随着等离子体刻蚀的进行，如图12b、图12c所示，第一侧壁841b在被刻蚀的过程中，也逐渐有反应过程中生成的聚合物850堆积，使其被刻蚀的部分841b’逐渐呈现与第二侧壁841a形貌类似的弧状结构或与垂直方向呈一定夹角的非垂直结构。
该步骤中，若刻蚀时间较短，第一侧壁841b仅部分被刻蚀，如图12d、图12e所示，刻蚀完成后的间隔层840第一侧壁841b部分呈与第二侧壁841a形貌类似的弧状结构或与垂直方向呈一定夹角的非垂直结构（841b’），间隔层840仍为非对称结构，但其形貌修正后，第一侧壁841b和第二侧壁841a近似与对称结构，减小了后续刻蚀过程中间隔层840两侧刻蚀速率的误差。
作为较佳实施例，如图12f、图12g所示，在足够长刻蚀时间下，第一侧壁841b全部被刻蚀，刻蚀完成后的间隔层840第一侧壁841b与第二侧壁841a呈对称或基本对称的结构，均为弧状结构或与垂直方向呈一定夹角的非垂直结构。
图13为本具体实施方式间隔层刻蚀后结构示意图。
作为最佳实施例，如图13所示，该步骤中，刻蚀气体为C4F8和CF4的混合气体，C4F8和CF4的气体流量比为1:1～1:2.5，刻蚀的源功率为500W，偏置功率为400W，等离子体刻蚀腔室的腔体压力为50mT，刻蚀时间为20s，刻蚀完成后，间隔层840厚度为70nm，其外形呈等腰三角形。
步骤S6：刻蚀有机材料层810至暴露出半导体基底700表面。
图14为本具体实施方式刻蚀有机材料层结构示意图。
该步骤中，以间隔层840和硬掩膜层820为掩膜，对有机材料层810进行刻蚀，该刻蚀采用等离子体刻蚀方法。该刻蚀过程中，如图14所示，由于作为掩膜的间隔层840为对称或基本对称的结构，不会对间隔层840两侧刻蚀区域的刻蚀速率带来较大误差，第一刻蚀区域842b和第二刻蚀区域842a的刻蚀速率基本保持一致，保证了有机材料层810刻蚀效果的均一性和刻蚀结构良好的线边缘质量。
步骤S7：对半导体基底进行等离子体刻蚀。
该步骤中，以间隔层840、硬掩膜层820和有机材料层810为掩膜对位于半导体基底700表面的待刻蚀结构进行刻蚀。但在步骤S6或该步骤的刻蚀过程中，作为掩膜的间隔层840和硬掩膜层820以较慢的速率被部分或全部刻蚀，因此，对半导体基底700的刻蚀主要以有机材料层810为掩膜。
该步骤中，针对步骤S1提供的半导体基底，其表面待刻蚀结构介质材料可以为硅、锗硅、锗、二氧化硅、氮化硅、氮氧化硅中任意一种或几种的叠层结构，或其他常见的半导体介质材料。
作为掩膜的间隔层840、硬掩膜层820和有机材料层810均为对称或基本对称结构，因此，在对半导体基底700进行等离子体刻蚀的过程中，第一刻蚀区域842b和第二刻蚀区域842a的刻蚀速率仍基本保持一致，保证了半导体基底700刻蚀效果的均一性和刻蚀结构良好的线边缘质量，从而实现待刻蚀图形的精确转移。
图15为本具体实施方式间隔层双曝光刻蚀结构线边缘示意图。如图15所示，半导体基底700上位于间隔层840两侧的第一刻蚀区域842b和第二刻蚀区域842a均具有良好的线边缘粗糙度。
对半导体基底700进行等离子体刻蚀所采用的刻蚀气体等刻蚀条件均为本领域技术人员所熟知，在此不作赘述。
本具体实施方式提供的间隔层双曝光刻蚀方法，在有机材料层810、半导体基底700进行刻蚀前，采用含CF4、Ar、Xe等易形成正离子气体的刻蚀气体对作为掩膜的间隔层840进行刻蚀，实现对间隔层840形貌的修正，使其成为对称或基本对称的掩膜结构，进一步保证后续刻蚀过程中其两侧刻蚀区域刻蚀速率的一致性。
由于未刻蚀的间隔层840第一侧壁841b、第二侧壁841a为非对称结构，CF4等聚合物调整气体的引入，将使较多的聚合物850沉积在呈弧状或非垂直结构的第二侧壁841a，而在垂直的第一侧壁841b聚合物850沉积较少，在等离子体刻蚀过程中，由于聚合物850的保护作用，第二侧壁841a反应速率很慢甚至停止，而第一侧壁841b则具有较高的反应速率，随着等离子体刻蚀的进行，在减薄间隔层840厚度的同时，对其形貌进行修正，第一侧壁841b由垂直结构逐渐被修正部分或全部为弧状轮廓或与垂直方向呈锐角的非垂直结构，间隔层840形状呈对称结构，或近似对称的结构，从而避免间隔层840结构不对称引起的刻蚀速率不均匀以及过刻等问题。
此外，通过刻对间隔层840的刻蚀减薄，也在一定程度上减小了间隔层840和有机材料层810之间的应力，从而改善半导体基底700上刻蚀结构的线边缘粗糙度，提高半导体基底700的刻蚀质量。
需要指出的是，本具体实施方式提供的间隔层双曝光刻蚀方法除上述步骤外，还进一步的包括等离子体刻蚀前的掩膜层沉积、图形化曝光以及等离子体刻蚀后的去掩膜层、清洗等常规半导体工艺步骤，上述各工艺步骤均可采用本领域技术人员熟知的常规半导体方法实现。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (16)
1.一种间隔层双曝光刻蚀方法，包括步骤：
提供半导体基底，所述半导体基底表面自下而上依次覆盖有机材料层、硬掩膜层和图形化的光阻材料层，所述硬掩膜层具有一原始厚度；
沉积间隔层材料并进行回刻，形成覆盖所述图形化的光阻材料层侧壁的间隔层，所述间隔层包括与光阻材料层相邻接的第一侧壁和与之相对的第二侧壁，所述第一侧壁为垂直结构，第二侧壁为弧状轮廓或与垂直方向呈锐角的非垂直结构；
移除所述图形化的光阻材料层；
以所述间隔层为掩膜，刻蚀所述硬掩膜层；
刻蚀有机材料层至暴露出半导体基底表面；
对半导体基底进行等离子体刻蚀；
其特征在于：
所述刻蚀硬掩膜层步骤之后、刻蚀有机材料层的步骤之前还包括步骤：
引入聚合物调整气体，将使较多的聚合物沉积在第二侧壁上，而在垂直的第一侧壁聚合物沉积较少；
进行等离子体刻蚀间隔层过程，在该过程中，由于聚合物的保护作用，第二侧壁反应速率很慢甚至停止，而第一侧壁则具有较高的反应速率，在减薄间隔层厚度的同时，对间隔层的形貌进行修正，使得刻蚀所述间隔层至第一侧壁部分或全部为弧状轮廓或与垂直方向呈锐角的非垂直结构。
2.根据权利要求1所述的间隔层双曝光刻蚀方法，其特征在于，所述间隔层刻蚀过程中，刻蚀气体包括聚合物调整气体，所述聚合物调整气体为CF4与Ar或Xe中任意一种或几种的混合气体。
3.根据权利要求2所述的间隔层双曝光刻蚀方法，其特征在于，所述间隔层刻蚀过程中，等离子体刻蚀腔室的腔体压力为20mtorr～200mtorr。
4.根据权利要求3所述的间隔层双曝光刻蚀方法，其特征在于，所述间隔层刻蚀过程中，等离子体刻蚀腔室的腔体压力为50mtorr～150mtorr。
5.根据权利要求2所述的间隔层双曝光刻蚀方法，其特征在于，所述间隔层刻蚀过程中，射频总功率为400W～1200W，其中：源功率为300W～1000W，偏置功率为100W～700W。
6.根据权利要求5所述的间隔层双曝光刻蚀方法，其特征在于，所述间隔层刻蚀的时间为12s～30s。
7.根据权利要求2所述的间隔层双曝光刻蚀方法，其特征在于，所述间隔层刻蚀过程中，刻蚀气体还包括碳氟化合物气体，所述碳氟化合物气体为C4F8、C4F6、CH2F2、CH3F中任意一种或几种的混合气体。
8.根据权利要求7所述的间隔层双曝光刻蚀方法，其特征在于，所述间隔层刻蚀过程中，刻蚀气体总流量为100sccm～1000sccm。
9.根据权利要求8所述的间隔层双曝光刻蚀方法，其特征在于，所述间隔层刻蚀过程中，刻蚀气体总流量为300sccm～500sccm。
10.根据权利要求7所述的间隔层双曝光刻蚀方法，其特征在于，所述碳氟化合物气体为C4F8，所述碳氟化合物气体和聚合物调整气体的气体流量比为2:1～1:3。
11.根据权利要求7所述的间隔层双曝光刻蚀方法，其特征在于，所述碳氟化合物气体为C4F6、CH2F2、CH3F中任意一种或几种的混合气体，所述碳氟化合物气体和聚合物调整气体的气体流量比为1:1～1:5。
12.根据权利要求2所述的间隔层双曝光刻蚀方法，其特征在于，所述半导体基底进行等离子体刻蚀的介质层为硅、锗硅、锗、二氧化硅、氮化硅、氮氧化硅中任意一种或几种的叠层结构。
13.根据权利要求2～12中任意一项所述的间隔层双曝光刻蚀方法，其特征在于，间隔层刻蚀后，所述间隔层第一侧壁和第二侧壁呈对称结构。
14.根据权利要求13所述的间隔层双曝光刻蚀方法，其特征在于，刻蚀所述硬掩膜层的步骤中，刻蚀后的硬掩膜层厚度不超过其原始厚度的10％。
15.根据权利要求14所述的间隔层双曝光刻蚀方法，其特征在于，刻蚀所述硬掩膜层的步骤中，刻蚀至暴露出所述有机材料层表面，刻蚀后的硬掩膜层厚度等于0。
16.根据权利要求13所述的间隔层双曝光刻蚀方法，其特征在于，所述间隔层刻蚀前，间隔层厚度为90nm～180nm；所述间隔层刻蚀后，间隔层厚度为50nm～90nm。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310302894.5A CN104299899B (zh) | 2013-07-18 | 2013-07-18 | 间隔层双曝光刻蚀方法 |
| TW103121313A TWI533375B (zh) | 2013-07-18 | 2014-06-20 | Interlayer Double Exposure Etching Method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310302894.5A CN104299899B (zh) | 2013-07-18 | 2013-07-18 | 间隔层双曝光刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104299899A CN104299899A (zh) | 2015-01-21 |
| CN104299899B true CN104299899B (zh) | 2017-08-25 |
Family
ID=52319575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310302894.5A Active CN104299899B (zh) | 2013-07-18 | 2013-07-18 | 间隔层双曝光刻蚀方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104299899B (zh) |
| TW (1) | TWI533375B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10593549B2 (en) * | 2017-02-27 | 2020-03-17 | Imec Vzw | Method for defining patterns for conductive paths in a dielectric layer |
| CN113629165A (zh) * | 2020-05-07 | 2021-11-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101546694A (zh) * | 2008-03-28 | 2009-09-30 | 海力士半导体有限公司 | 形成半导体器件的图案的方法 |
| TW201112310A (en) * | 2009-09-16 | 2011-04-01 | Tokyo Electron Ltd | Method for forming mask pattern and method for manufacturing semiconductor device |
| CN102136416A (zh) * | 2009-12-30 | 2011-07-27 | 海力士半导体有限公司 | 制造半导体器件的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090047001A (ko) * | 2007-11-07 | 2009-05-12 | 주식회사 하이닉스반도체 | 스페이서를 이용한 반도체소자의 미세 패턴 형성방법 |
-
2013
- 2013-07-18 CN CN201310302894.5A patent/CN104299899B/zh active Active
-
2014
- 2014-06-20 TW TW103121313A patent/TWI533375B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101546694A (zh) * | 2008-03-28 | 2009-09-30 | 海力士半导体有限公司 | 形成半导体器件的图案的方法 |
| TW201112310A (en) * | 2009-09-16 | 2011-04-01 | Tokyo Electron Ltd | Method for forming mask pattern and method for manufacturing semiconductor device |
| CN102136416A (zh) * | 2009-12-30 | 2011-07-27 | 海力士半导体有限公司 | 制造半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201513214A (zh) | 2015-04-01 |
| CN104299899A (zh) | 2015-01-21 |
| TWI533375B (zh) | 2016-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104900495B (zh) | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 | |
| CN108321079A (zh) | 半导体结构及其形成方法 | |
| CN103794490B (zh) | 自对准双图形的形成方法 | |
| CN108389796A (zh) | 半导体结构及其形成方法 | |
| CN108735813A (zh) | 半导体结构及其形成方法 | |
| CN108962990A (zh) | 半导体结构及其形成方法 | |
| JP2009027146A (ja) | 介挿領域を有するスペーサマスクを用いた頻度の３倍化 | |
| TW201543564A (zh) | 半導體製程 | |
| CN109411337A (zh) | 半导体器件及其形成方法 | |
| TW201624559A (zh) | 具有減少的邊緣曲率的特徵之積體電路裝置之製造方法 | |
| US10957550B2 (en) | Semiconductor structure and formation method thereof | |
| CN104299899B (zh) | 间隔层双曝光刻蚀方法 | |
| CN109037068A (zh) | 半导体结构及其形成方法 | |
| CN105742237B (zh) | 双结构接触孔同步刻蚀工艺 | |
| CN104078329B (zh) | 自对准多重图形的形成方法 | |
| CN105719972B (zh) | 半导体结构的形成方法 | |
| KR100643570B1 (ko) | 반도체 소자 제조 방법 | |
| JP3094470B2 (ja) | ドライエッチング方法 | |
| CN108155149A (zh) | 鳍式场效应管的形成方法以及半导体结构 | |
| CN110534415A (zh) | 一种多尺寸栅极及其制造方法 | |
| CN109326519A (zh) | 一种倾角硅槽刻蚀工艺 | |
| CN114420629A (zh) | 半导体结构及其制作方法 | |
| CN104051255B (zh) | 自对准双构图方法 | |
| KR100571629B1 (ko) | 반도체 소자 제조 방법 | |
| CN104425223B (zh) | 图形化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 201201 Shanghai City Jingqiao export processing zone of Pudong New Area (South) Taihua Road No. 188 Patentee after: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd. Address before: 201201 Shanghai City Jingqiao export processing zone of Pudong New Area (South) Taihua Road No. 188 Patentee before: Advanced Micro-Fabrication Equipment (Shanghai) Inc. |