CN104299642A - 半导体器件和具有半导体器件的半导体系统 - Google Patents

半导体器件和具有半导体器件的半导体系统 Download PDF

Info

Publication number
CN104299642A
CN104299642A CN201410008845.5A CN201410008845A CN104299642A CN 104299642 A CN104299642 A CN 104299642A CN 201410008845 A CN201410008845 A CN 201410008845A CN 104299642 A CN104299642 A CN 104299642A
Authority
CN
China
Prior art keywords
address
response
time delay
bank
applicable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410008845.5A
Other languages
English (en)
Other versions
CN104299642B (zh
Inventor
丘泳峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104299642A publication Critical patent/CN104299642A/zh
Application granted granted Critical
Publication of CN104299642B publication Critical patent/CN104299642B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种半导体器件包括：列命令发生单元，适用于响应于第一控制信号和源命令而从源命令产生被延迟了第一延迟时间的列命令；存储体地址发生单元，适用于响应于第一控制信号和存储体源地址而从存储体源地址产生被延迟了第一延迟时间的存储体地址；预充电命令发生单元，适用于响应于第二控制信号和列命令而从列命令产生被延迟了第二延迟时间的预充电命令；以及预充电存储体地址发生单元，适用于响应于第二控制信号和存储体地址而从存储体地址产生被延迟了第二延迟时间的预充电存储体地址。

Description

半导体器件和具有半导体器件的半导体系统
相关申请的交叉引用
本申请要求2013年7月16日提交的申请号为10-2013-0083631的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种半导体设计技术，更具体而言，涉及一种半导体器件和具有半导体器件的半导体系统。
背景技术
诸如动态随机存取存储器（DRAM）的半导体器件（在下文中，被称作为“存储器件”）根据控制器的控制来执行用于储存或读取数据的一系列操作。
图1A是用于解释存储器件储存数据的操作的时序图。
参见图1A，当从控制器顺序地施加用于第一激活操作ACT0、第一写入操作WT0、以及第一预充电操作PRE0的命令CMD时，存储器件响应于相应的命令CMD而在预定的时间顺序地产生用于第一激活操作ACT0的激活命令ACT、用于第一写入操作WT0的写入命令CASP、以及用于第一预充电操作PRE0的预充电命令PRE_CMD。类似地，当顺序地施加用于第二激活操作ACT1、第二写入操作WT1、以及第二预充电操作PRE1的命令CMD时，存储器件响应于相应的命令CMD而在预定的时间顺序地产生用于第二激活操作ACT1的激活命令ACT、用于第二写入操作WT1的写入命令CASP、以及用于第二预充电操作PRE1的预充电命令PRE_CMD。
此时，存储器件响应于激活命令ACT而激活预定存储体的行（例如，字线）、响应于写入命令CASP而经由预定的列（例如，位线）执行写入操作、以及响应于预充电命令PRE_CMD而执行对预定存储体预充电的操作。
图1B是用于解释存储器件读取数据的操作的时序图。
参见图1B，当从控制器顺序地施加用于第一激活操作ACT0、第一读取操作RD0、以及第一预充电操作PRE0的命令CMD时，存储器件响应于相应的命令CMD而在预定的时间顺序地产生用于第一激活操作ACT0的激活命令ACT、用于第一读取操作RD0的读取命令CASP、以及用于第一预充电操作PRE0的预充电命令PRE_CMD。类似地，当从控制器顺序地施加用于第二激活操作ACT1、第二读取操作RD1、以及第二预充电操作PRE1的命令CMD时，存储器件响应于相应的命令CMD而在预定的时间顺序地产生用于第二激活操作ACT1的激活命令ACT、用于第二读取操作RD1的读取命令CASP、以及用于预充电操作PRE1的预充电命令PRE_CMD。
此时，存储器件响应于激活命令ACT而激活预定存储体的行（例如，字线）、响应于读取命令CASP而经由预定的列（例如，位线）来执行读取操作、以及响应于预充电命令PRE_CMD而执行对预定存储体预充电的操作。
如上所述操作的存储器件按照从控制器施加的每个命令CMD来执行一个操作，例如激活操作、读取操作或预充电操作。
发明内容
本发明的各种示例性实施例针对一种能够每预定命令顺序地执行多个操作的半导体器件和包括半导体器件的半导体系统。
根据本发明的一个示例性实施例，一种半导体器件可以包括：列命令发生单元，适用于响应于第一控制信号和源命令而从源命令产生被延迟了第一延迟时间的列命令；存储体地址发生单元，适用于响应于第一控制信号和存储体源地址而从存储体源地址产生被延迟了第一延迟时间的存储体地址；预充电命令发生单元，适用于响应于第二控制信号和列命令而从列命令产生被延迟了第二延迟时间的预充电命令；以及预充电存储体地址发生单元，适用于响应于第二控制信号和存储体地址而从存储体地址产生被延迟了第二延迟时间的预充电存储体地址。
根据本发明的一个示例性实施例，一种半导体系统可以包括：控制器，适用于产生访问信息；以及半导体器件，适用于基于访问信息、根据预定的安排来执行彼此相关的多个内部操作。
附图说明
图1A和图1B是用于解释现有的存储器件的操作的时序图。
图2是说明根据本发明的示例性实施例的半导体系统的框图。
图3是说明图2中的存储器件的详细框图。
图4是说明图3中的列命令发生单元的详细框图。
图5是说明图4中的二输入D触发器的详细框图。
图6是说明图3中的列地址发生单元的详图。
图7是说明图3中的存储体地址发生单元的详图。
图8是说明图3中的预充电命令发生单元的详图。
图9是说明图3中的预充电存储体地址发生单元的详图。
图10A和图10B是用于解释根据本发明的示例性实施例的半导体系统的操作的时序图。
具体实施方式
下面将参照附图更详细地描述各种示例性实施例。然而，本发明可以用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本公开充分与完整，并向本领域技术人员充分传达本发明的范围。在本公开中，附图标记直接对应于在本发明的不同附图和实施例中相似编号的部分。也应当注意的是，在本说明书中，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还表示经由中间部件与另一个部件间接耦接。另外，只要未在句子中特意提及，单数形式可以包括复数形式。
在本发明的示例性实施例中，将以诸如DRAM的存储器件为例来描述半导体器件。
图2是说明根据本发明的示例性实施例的半导体系统的框图。
参见图2，半导体系统包括控制器100和存储器件200。控制器100用于同时产生命令CMD、存储体地址BK、以及包括行地址和列地址的线性地址ADD作为访问信息。存储器件200用于响应于命令CMD、存储体地址BK以及线性地址ADD而根据预定的安排来执行彼此相关的多个内部操作。
所述多个内部操作包括：激活操作、列操作以及预充电操作。例如，存储器件200响应于命令CMD、存储体地址BK以及线性地址ADD而执行用于激活选中存储体的行（字线）的激活操作；在第一延迟时间之后经由列（位线）来执行用于写入或读取数据的列操作；以及在第二延迟时间之后执行用于将选中存储体预充电的预充电操作。第一延迟时间包括RAS至CAS延迟时间（tRCD），第二延迟时间包括读取至预充电时间（tRTP）或者写入恢复时间（tWR）。
图3是说明图2中的存储器件200的详细框图。图4是说明图3中的列命令发生单元的详细框图。图5是说明图4中的二输入D触发器的详图。图6是说明图3中的列地址发生单元的详细框图。图7是说明图3中的存储体地址发生单元的详细框图。图8是说明图3中的预充电命令发生单元的详细框图。图9是说明图3中的预充电存储体地址发生单元的详细框图。
参见图3，存储器件200包括：命令输入单元202、地址输入单元204、存储体地址输入单元206、激活命令发生单元208、激活控制单元210、列命令发生单元212、列地址发生单元214、存储体地址发生单元216、列控制单元218、预充电命令发生单元220、预充电存储体地址发生单元222、以及预充电控制单元224。存储器件还可以包括模式寄存器组（MRS），所述模式寄存器组适用于产生第一控制信号TTRCD<m:n>和第二控制信号TTWR/TRTP<m:n>。
命令输入单元202用于基于命令CMD来产生源命令ICMD。地址输入单元204用于基于线性地址ADD来产生行源地址X_ADD和列源地址Y_ADD。存储体地址输入单元206用于基于存储体地址BK来产生存储体源地址IBK。激活命令发生单元208用于响应于源命令ICMD而产生激活命令ACT。激活控制单元210用于响应于激活命令ACT、存储体源地址IBK以及行源地址X_ADD而控制激活操作。列命令发生单元212用于响应于第一控制信号TTRCD<m:n>和源命令ICMD而从源命令ICMD产生被延迟了第一延迟时间tRCD的列命令CASP。列地址发生单元214用于响应于第一控制信号TTRCD<m:n>和列源地址Y_ADD而从列源地址Y_ADD产生被延迟了第一延迟时间tRCD的列地址COL_ADD。存储体地址发生单元216用于响应于第一控制信号TTRCD<m:n>和存储体源地址IBK而从存储体源地址IBK产生被延迟了第一延迟时间tRCD的内部存储体地址CBK。列控制单元218用于响应于列命令CASP、内部存储体地址CBK以及列地址COL_ADD而控制列操作。预充电命令发生单元220用于响应于第二控制信号TTWR/TRTP<m:n>和列命令CASP而从列命令CASP产生被延迟了第二延迟时间tRTP或tWR的预充电命令PRE_CMD。预充电存储体地址发生单元222用于响应于第二控制信号TTWR/TRTP<m:n>和内部存储体地址CBK而从内部存储体地址CBK产生被延迟了第二延迟时间tRTP或tWR的预充电存储体地址PRE_BK。预充电控制单元224用于响应于预充电命令PRE_CMD和预充电存储体地址PRE_BK而控制预充电操作。第一控制信号TTRCD<m:n>和第二控制信号TTWR/TRTP<m:n>包括测试模式信号。命令输入单元202包括命令译码器202_1和命令组合器202_3。命令译码器202_1将命令CMD译码。命令组合器202_3对从命令译码器202_1输出的写入命令WT和读取命令RD执行或（OR）操作，并且产生源命令ICMD。
地址输入单元204包括将线性地址ADD译码的译码器，存储体地址输入单元206包括将存储体地址BK译码的译码器。
列命令发生单元212可以包括移位器，所述移位器响应于第一控制信号TTRCD<m:n>和时钟CLK而将源命令ICMD移位第一延迟时间tRCD。例如，参见图4，列命令发生单元212可以包括：第一可变移位部212_1、第一固定移位部212_3以及第一延迟部212_5。第一可变移位部212_1用于响应于第一控制信号TTRCD<m:n>和时钟CLK而将源命令ICMD移位第一延迟时间tRCD的一部分。第一固定移位部212_3用于响应于时钟CLK而将第一可变移位部212_1的输出信号移位第一延迟时间tRCD的另一部分。第一延迟部212_5将第一固定移位部212_3的输出信号延迟比时钟CLK的周期更小的单位并且产生列命令CASP。
第一可变移位单元212_1包括多个二输入D触发器，并且每个二输入D触发器用于响应于第一控制信号TTRCD<m:n>的相应比特而选择源命令ICMD和前一个二输入D触发器的输出信号中的任何一个，并且与时钟CLK同步地将选中的信号输出至下一个二输入D触发器。同时，设置在第一级的二输入D触发器接收接地电压VSS而不是前一个二输入D触发器的输出信号。例如，如图5中所示，每个二输入D触发器包括多路复用器MUX和D触发器D-FF。多路复用器MUX用于响应于与第一控制信号TTRCD<m:n>的相应比特相对应的选择信号SEL而选择分别与源命令ICMD和前一个二输入D触发器的输出信号相对应的第一输入信号IN1和第二输入信号IN2中的任何一个。D触发器用于响应于时钟CLK而将多路复用器MUX的输出信号移位时钟CLK的一个周期（1tCK）。
再次参见图4，第一固定移位部212_3包括多个D触发器，并且每个D触发器用于响应于时钟CLK而将前一个D触发器的输出信号移位。然而，设置在第一级的D触发器接收第一可变移位部212_1的输出信号而不是前一个D触发器的输出信号。
尽管未详细地说明，但是第一延迟部212_5可以包括典型的延迟线。供作参考，第一可变移位部212_1和第一固定移位部212_3仅可利用时钟CLK的周期tCK的倍数来控制延迟时间。因而，由于第一延迟部212_5基于比时钟CLK的周期tCK更小的单位来控制延迟时间，所以可以更精确地控制延迟时间。
参见图6，列地址发生单元214可以包括移位器，所述移位器响应于第一控制信号TTRCD<m:n>和时钟CLK而将列源地址Y_ADD移位第一延迟时间tRCD。例如，列地址发生单元214可以包括第二可变移位部214_1和第二固定移位部214_3。第二可变移位部214_1用于响应于第一控制信号TTRCD<m:n>和时钟CLK而将列源地址Y_ADD移位第一延迟时间tRCD的一部分。第二固定移位部214_3用于响应于时钟CLK而将第二可变移位部214_1的输出信号移位第一延迟时间tRCD的另一部分。
第二可变移位部214_1包括多个二输入D触发器，每个二输入D触发器用于响应于第一控制信号TTRCD<m:n>的相应比特而选择列源地址Y_ADD和前一个二输入D触发器的输出信号中的任何一个，并且与时钟CLK同步地将选中的信号输出至下一个二输入D触发器。然而，设置在第一级的二输入D触发器接收接地电压VSS而不是前一个二输入D触发器的输出信号。由于每个二输入D触发器具有与如上所述相同的配置，所以这里不再赘述（参见图5）。
第二固定移位部214_3包括多个D触发器，并且每个触发器用于响应于时钟CLK而将前一个D触发器的输出信号移位。然而，设置在第一级的D触发器接收第二可变移位部214_1的输出信号而不是前一个D触发器的输出信号。
参见图7，存储体地址发生单元216可以包括移位器，所述移位器响应于第一控制信号TTRCD<m:n>和时钟CLK而将存储体源地址IBK移位第一延迟时间tRCD。例如，存储体地址发生单元216可以包括第三可变移位部216_1和第三固定移位部216_3。第三可变移位部216_1用于响应于第一控制信号TTRCD<m:n>和时钟CLK而将存储体源地址IBK移位第一延迟时间tRCD的一部分。第三固定移位部216_3用于响应于时钟CLK而将第三可变移位部216_1的输出信号移位第一延迟时间tRCD的另一部分。
第三可变移位部216_1包括多个二输入D触发器，并且每个二输入D触发器用于响应于第一控制信号TTRCD<m:n>的相应比特而选择存储体源地址IBK和前一个二输入D触发器的输出信号中的任何一个，并且与时钟CLK同步地将选中的信号输出至下一个二输入D触发器。然而，设置在第一级的二输入D触发器接收接地电压VSS而不是前一个二输入D触发器的输出信号。由于每个二输入D触发器具有与如上所述相同的配置，所以这里不再赘述（参见图5）。
第三固定移位部216_3包括多个D触发器，并且每个D触发器用于响应于时钟CLK而将前一个D触发器的输出信号移位。然而，设置在第一级的D触发器接收第三可变移位部216_1的输出信号而不是前一个D触发器的输出信号。
参见图8，预充电命令发生单元220可以包括移位器，所述移位器响应于第二控制信号TTWR/TRTP<m:n>和时钟CLK而将列命令CASP移位第二延迟时间tRTP或者tWR。例如，预充电命令发生单元220可以包括第四可变移位部220_1、第四固定移位部220_3以及第二延迟部220_5。第四可变移位部220_1用于响应于第二控制信号TTWR/TRTP<m:n>和时钟CLK而将列命令CASP移位第二延迟时间tRTP或者tWR的一部分。第四固定移位部220_3用于响应于时钟CLK而将第四可变移位部220_1的输出信号移位第二延迟时间tRTP或者tWR的另一部分。第二延迟部220_5将第四固定移位部220_3的输出信号延迟比时钟CLK的周期更小的单位并且产生预充电命令PRE_CMD。
第四可变移位部220_1包括多个二输入D触发器，并且每个二输入D触发器用于响应于第二控制信号TTWR/TRTP<m:n>的相应比特来选择列命令CASP和前一个二输入D触发器的输出信号中的任何一个，并且与时钟信号CLK同步地将选中的信号输出至下一个二输入D触发器。然而，设置在第一级的二输入D触发器接收接地电压VSS而不是前一个二输入D触发器的输出信号。由于每个二输入D触发器具有与如上所述相同的配置，所以这里不再赘述（参见图5）。
第四固定移位部220_3包括多个D触发器，并且每个D触发器用于响应于时钟CLK而将前一个D触发器的输出信号移位。然而，设置在第一级的D触发器接收第四可变移位部220_1的输出信号而不是前一个D触发器的输出信号。
尽管未详细地说明，但是第二延迟部220_5可以包括典型的延迟线。供作参考，第四可变移位部220_1和第四固定移位部220_3仅可利用时钟CLK的周期tCK的倍数来控制延迟时间。因而，由于第二延迟部220_5利用比时钟CLK的周期tCK更小的单位来控制延迟时间，所以可以更精确地控制延迟时间。
参见图9，预充电存储体地址发生单元222可以包括移位器，所述移位器响应于第二控制信号TTWR/TRTP<m:n>和时钟CLK而将内部存储体地址CBK移位第二延迟时间tRTP或者tWR。例如，预充电存储体地址发生单元222可以包括第五可变移位部222_1和第五固定移位部222_3。第五可变移位部222_1用于响应于第二控制信号TTWR/TRTP<m:n>和时钟CLK而将内部存储体地址CBK移位第二延迟时间tRTP或者tWR的一部分。第五固定移位部222_3用于响应于时钟CLK而将第五可变移位部222_1的输出信号移位第二延迟时间tRTP或者tWR的另一部分。
第五可变移位部222_1包括多个二输入D触发器，并且每个二输入D触发器用于响应于第二控制信号TTWR/TRTP<m:n>的相应比特而选择内部存储体地址CBK和前一个二输入D触发器的输出信号中的任何一个，并且与时钟CLK同步地将选中的信号输出至下一个二输入D触发器。然而，设置在第一级的二输入D触发器接收接地电压VSS而不是前一个二输入D触发器的输出信号。由于每个二输入D触发器具有与如上所述相同的配置，所以这里不再赘述（参见图5）。
第五固定移位部222_3包括多个D触发器，并且每个D触发器用于响应于时钟CLK而将前一个D触发器的输出信号移位。然而，设置在第一级的D触发器接收第五可变移位部222_1的输出信号而不是前一个D触发器的输出信号。
在下文中，将参照图10A和图10B来描述根据本发明的示例性实施例的半导体系统的操作。
图10A是用于解释根据本发明的示例性实施例的半导体系统的写入操作的时序图。图10B是用于解释根据本发明的示例性实施例的半导体系统的读取操作的时序图。
参见图10A，控制器100将与写入操作相关的命令CMD作为访问信息施加至存储器件200。此时，尽管未详细地说明，但是控制器100同时将写入操作所需的存储体地址BK和线性地址ADD作为访问信息施加至存储器件200。线性地址ADD包括行地址和列地址。
存储器件200响应于命令CMD、存储体地址BK以及线性地址ADD而执行用于激活预定存储体的激活操作、在第一延迟时间tRCD之后执行用于将数据写入激活的存储体的列操作、以及在第二延迟时间tWR之后执行用于对激活的存储体预充电的预充电操作。以下将详细地描述。
命令输入单元202响应于命令CMD而产生源命令ICMD，地址输入单元204响应于线性地址ADD而产生行源地址X_ADD和列源地址Y_ADD，存储体地址输入单元206响应于存储体地址BK而产生存储体源地址IBK。
当激活命令发生单元208响应于源命令ICMD而产生激活命令ACT时，激活控制单元210响应于激活命令ACT、行源地址X_ADD以及存储体源地址IBK而控制激活操作。
此外，当列命令发生单元212响应于第一控制信号TTRCD<m:n>和时钟CLK而通过将源命令ICMD移位第一延迟时间tRCD来产生列命令CASP、列地址发生单元214响应于第一控制信号TTRCD<m:n>和时钟CLK而通过将列源地址Y_ADD移位第一延迟时间tRCD来产生列地址COL_ADD、以及存储体地址发生单元216响应于第一控制信号TTRCD<m:n>和时钟CLK而通过将存储体源地址IBK移位第一延迟时间tRCD来产生内部存储体地址CBK时，列控制单元218响应于列命令CASP、列地址COL_ADD以及内部存储体地址CBK而控制列操作。因而，可以看出列操作是在激活操作执行之后的第一延迟时间tRCD执行的。
此外，当预充电命令发生电源220响应于第二控制信号TTWR/TRTP<m:n>和时钟CLK而通过将列命令CASP移位第二延迟时间tWR来产生预充电命令PRE_CMD、以及预充电存储体地址发生单元222响应于第二控制信号TTWR/TRTP<m:n>和时钟而通过将内部存储体地址CBK移位第二延迟时间tWR来产生预充电存储体地址PRE_BK时，预充电控制单元224响应于预充电命令PRE_CMD和预充电存储体地址PRE_BK而控制预充电操作。因而，可以看出预充电操作是在列操作执行之后的第二延迟时间tWR执行的。
参见图10B，控制器100将与读取操作相关的命令CMD作为访问信息施加至存储器件200。此时，尽管未详细地说明，但是控制器100同时将读取操作所需的存储体地址BK和线性地址ADD施加至存储器件200。线性地址ADD包括行地址和列地址。
存储器件200响应于命令CMD、存储体地址BK以及线性地址ADD而执行用于激活预定存储体的激活操作、在第一延迟时间tRCD之后执行用于从激活的存储体读取数据的列操作，以及在第二延迟时间tRTP之后执行用于对激活的存储体预充电的预充电操作。以下将详细地描述。
命令输入单元202响应于命令CMD而产生源命令ICMD，地址输入单元204响应于线性地址ADD而产生行源地址X_ADD和列源地址Y_ADD，存储体地址输入单元206响应于存储体地址BK而产生存储体源地址IBK。
当激活命令发生单元208响应于源命令ICMD而产生激活命令ACT时，激活控制单元210响应于激活命令ACT、行源地址X_ADD以及存储体源地址IBK而控制激活操作。
此外，当列命令发生单元212响应于第一控制信号TTRCD<m:n>和时钟CLK而通过将源命令ICMD移位第一延迟时间tRCD来产生列命令CASP、列地址发生单元214响应于第一控制信号TTRCD<m:n>和时钟CLK而通过将列源地址Y_ADD移位第一延迟时间tRCD来产生列地址COL_ADD、以及存储体地址发生单元216响应于第一控制信号TTRCD<m:n>和时钟CLK而通过将存储体源地址IBK移位第一延迟时间tRCD来产生内部存储体地址CBK时，列控制单元218响应于列命令CASP、列地址COL_ADD以及内部存储体地址CBK而控制列操作。因而，可以看出列操作是在激活操作执行之后的第一延迟时间tRCD执行的。
此外，当预充电命令发生单元220响应于第二控制信号TTWR/TRTP<m:n>和时钟CLK而通过将列命令CASP移位第二延迟时间tRTP来产生预充电命令PRE_CMD、以及预充电存储体地址发生单元222响应于第二控制信号TTWR/TRTP<m:n>和时钟CLK而通过将内部存储体地址CBK移位第二延迟时间tRTP来产生预充电存储体地址PRE_BK时，预充电控制单元224响应于预充电命令PRE_CMD和预充电存储体地址PRE_BK而控制预充电操作。因而，可以看出预充电操作是在列操作执行之后的第二延迟时间tRTP执行的。
根据本发明的示例性实施例，可以基于包括一个预定命令的访问信息来执行多个操作，并且可以控制各个内部操作之间的定时。
尽管已经出于说明性的目的描述了各种实施例，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
1.一种半导体器件，包括：
列命令发生单元，适用于响应于第一控制信号和源命令而从所述源命令产生被延迟了第一延迟时间的列命令；
存储体地址发生单元，适用于响应于所述第一控制信号和存储体源地址而从所述存储体源地址产生被延迟了所述第一延迟时间的存储体地址；
预充电命令发生单元，适用于响应于第二控制信号和所述列命令而从所述列命令产生被延迟了第二延迟时间的预充电命令；以及
预充电存储体地址发生单元，适用于响应于所述第二控制信号和所述存储体地址而从所述存储体地址产生被延迟了所述第二延迟时间的预充电存储体地址。
2.如技术方案1所述的半导体器件，其中，所述第一延迟时间包括RAS至CAS延迟时间tRCD，所述第二延迟时间包括读取至预充电时间tRTP或者写入恢复时间tWR。
3.如技术方案1所述的半导体器件，其中，所述列命令发生单元包括：
第一可变移位部，适用于响应于所述第一控制信号和时钟而将所述源命令移位所述第一延迟时间的一部分；以及
第一固定移位部，适用于响应于所述时钟而将所述第一可变移位部的输出信号移位所述第一延迟时间的其余部分。
4.如技术方案3所述的半导体器件，其中，所述列命令发生单元还包括：
第一延迟部，适用于通过将所述第一固定移位部的输出信号移位比所述时钟的周期更小的单位来产生所述列命令。
5.如技术方案1所述的半导体器件，其中，所述存储体地址发生单元包括：
第二可变移位部，适用于响应于所述第一控制信号和时钟而将所述存储体源地址移位所述第一延迟时间的一部分；以及
第二固定移位部，适用于响应于所述时钟而将所述第二可变移位部的输出信号移位所述第一延迟时间的其余部分。
6.如技术方案1所述的半导体器件，其中，所述预充电命令发生单元包括：
第三可变移位部，适用于响应于所述第二控制信号和时钟而将所述列命令移位所述第二延迟时间的一部分；以及
第三固定移位部，适用于响应于所述时钟而将所述第三可变移位部的输出信号移位所述第二延迟时间的其余部分。
7.如技术方案6所述的半导体器件，其中，所述预充电命令发生单元还包括：
第二延迟部，适用于通过将所述第三固定移位部的输出信号移位比所述时钟的周期更小的单位来产生所述预充电命令。
8.如技术方案1所述的半导体器件，其中，所述预充电存储体地址发生单元包括：
第四可变移位部，适用于响应于所述第二控制信号和时钟而将所述存储体地址移位所述第二延迟时间的一部分；以及
第四固定移位部，适用于响应于所述时钟而将所述第四可变移位部的输出信号移位所述第二延迟时间的其余部分。
9.如技术方案1所述的半导体器件，其中，所述第一控制信号和所述第二控制信号包括测试模式信号。
10.如技术方案1所述的半导体器件，还包括：
模式寄存器组，所述模式寄存器组适用于产生所述第一控制信号和所述第二控制信号。
11.如技术方案1所述的半导体器件，还包括：
命令输入单元，适用于基于外部命令来产生所述源命令；
激活命令发生单元，适用于响应于所述源命令而产生激活命令；
地址输入单元，适用于基于外部地址来产生行源地址和列源地址；
存储体地址输入单元，适用于基于外部存储体地址来产生所述存储体源地址；
列地址发生单元，适用于响应于所述第一控制信号和所述列源地址而从所述列源地址产生被延迟了所述第一延迟时间的列地址；
激活控制单元，适用于响应于所述激活命令、所述存储体源地址以及所述行源地址而控制激活操作；
列控制单元，适用于响应于所述列命令、所述存储体地址以及所述列地址而控制列操作；以及
预充电控制单元，适用于响应于所述预充电命令和所述预充电存储体地址而控制预充电操作。
12.如技术方案11所述的半导体器件，其中，所述列地址发生单元包括：
第五可变移位部，适用于响应于所述第一控制信号和时钟而将所述列源地址移位所述第一延迟时间的一部分；以及
第五固定移位部，适用于响应于所述时钟而将所述第五可变移位部的输出信号移位所述第一延迟时间的其余部分。
13.如技术方案11所述的半导体器件，其中，所述命令输入单元包括：
命令译码器，适用于将所述外部命令译码；以及
命令组合器，适用于根据从所述命令译码器输出的写入命令和读取命令中的至少任何一个来产生所述源命令。
14.如技术方案11所述的半导体器件，其中，所述地址输入单元和所述存储体地址输入单元包括译码器。
15.一种半导体系统，包括：
控制器，所述控制器适用于产生访问信息；以及
半导体器件，所述半导体器件适用于基于所述访问信息、根据预定的安排来执行彼此相关的多个内部操作。
16.如技术方案15所述的半导体系统，其中，所述访问信息包括命令和地址。
17.如技术方案16所述的半导体系统，其中，所述命令包括写入命令或读取命令。
18.如技术方案16所述的半导体系统，其中，所述地址包括：存储体地址、行地址以及列地址。
19.如技术方案15所述的半导体系统，其中，所述多个内部操作包括：用于激活预定存储体的激活操作、用于读取或写入数据的列操作、以及用于将所述预定存储体预充电的预充电操作，以及
当输入所述访问信息时，所述半导体器件执行所述激活操作、在第一延迟时间之后执行所述列操作、以及在第二延迟时间之后执行所述预充电操作。
20.如技术方案19所述的半导体系统，其中，所述第一延迟时间包括RAS至CAS延迟时间tRCD，所述第二延迟时间包括读取至预充电时间tRTP或者写入恢复时间tWR。

Claims (10)

1.一种半导体器件，包括：
列命令发生单元，适用于响应于第一控制信号和源命令而从所述源命令产生被延迟了第一延迟时间的列命令；
存储体地址发生单元，适用于响应于所述第一控制信号和存储体源地址而从所述存储体源地址产生被延迟了所述第一延迟时间的存储体地址；
预充电命令发生单元，适用于响应于第二控制信号和所述列命令而从所述列命令产生被延迟了第二延迟时间的预充电命令；以及
预充电存储体地址发生单元，适用于响应于所述第二控制信号和所述存储体地址而从所述存储体地址产生被延迟了所述第二延迟时间的预充电存储体地址。
2.如权利要求1所述的半导体器件，其中，所述第一延迟时间包括RAS至CAS延迟时间tRCD，所述第二延迟时间包括读取至预充电时间tRTP或者写入恢复时间tWR。
3.如权利要求1所述的半导体器件，其中，所述列命令发生单元包括：
第一可变移位部，适用于响应于所述第一控制信号和时钟而将所述源命令移位所述第一延迟时间的一部分；以及
第一固定移位部，适用于响应于所述时钟而将所述第一可变移位部的输出信号移位所述第一延迟时间的其余部分。
4.如权利要求3所述的半导体器件，其中，所述列命令发生单元还包括：
第一延迟部，适用于通过将所述第一固定移位部的输出信号移位比所述时钟的周期更小的单位来产生所述列命令。
5.如权利要求1所述的半导体器件，其中，所述存储体地址发生单元包括：
第二可变移位部，适用于响应于所述第一控制信号和时钟而将所述存储体源地址移位所述第一延迟时间的一部分；以及
第二固定移位部，适用于响应于所述时钟而将所述第二可变移位部的输出信号移位所述第一延迟时间的其余部分。
6.如权利要求1所述的半导体器件，其中，所述预充电命令发生单元包括：
第三可变移位部，适用于响应于所述第二控制信号和时钟而将所述列命令移位所述第二延迟时间的一部分；以及
第三固定移位部，适用于响应于所述时钟而将所述第三可变移位部的输出信号移位所述第二延迟时间的其余部分。
7.如权利要求6所述的半导体器件，其中，所述预充电命令发生单元还包括：
第二延迟部，适用于通过将所述第三固定移位部的输出信号移位比所述时钟的周期更小的单位来产生所述预充电命令。
8.如权利要求1所述的半导体器件，其中，所述预充电存储体地址发生单元包括：
第四可变移位部，适用于响应于所述第二控制信号和时钟而将所述存储体地址移位所述第二延迟时间的一部分；以及
第四固定移位部，适用于响应于所述时钟而将所述第四可变移位部的输出信号移位所述第二延迟时间的其余部分。
9.如权利要求1所述的半导体器件，其中，所述第一控制信号和所述第二控制信号包括测试模式信号。
10.如权利要求1所述的半导体器件，还包括：
模式寄存器组，所述模式寄存器组适用于产生所述第一控制信号和所述第二控制信号。
CN201410008845.5A 2013-07-16 2014-01-08 半导体器件和具有半导体器件的半导体系统 Active CN104299642B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130083631A KR102115457B1 (ko) 2013-07-16 2013-07-16 반도체 장치 및 그를 포함하는 반도체 시스템
KR10-2013-0083631 2013-07-16

Publications (2)

Publication Number Publication Date
CN104299642A true CN104299642A (zh) 2015-01-21
CN104299642B CN104299642B (zh) 2019-01-15

Family

ID=52319336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410008845.5A Active CN104299642B (zh) 2013-07-16 2014-01-08 半导体器件和具有半导体器件的半导体系统

Country Status (3)

Country Link
US (1) US9384800B2 (zh)
KR (1) KR102115457B1 (zh)
CN (1) CN104299642B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106856097A (zh) * 2015-12-09 2017-06-16 爱思开海力士有限公司 半导体器件和包括它的半导体系统
CN110265073A (zh) * 2018-03-12 2019-09-20 爱思开海力士有限公司 半导体器件
CN111192611A (zh) * 2018-11-15 2020-05-22 爱思开海力士有限公司 半导体器件
CN112820331A (zh) * 2019-11-18 2021-05-18 爱思开海力士有限公司 半导体器件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102608731B1 (ko) * 2016-05-13 2023-12-04 에스케이하이닉스 주식회사 뱅크 인터리빙 제어 장치 및 이를 포함하는 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080253212A1 (en) * 2007-04-10 2008-10-16 Masahisa Iida Semiconductor memory device
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6330636B1 (en) * 1999-01-29 2001-12-11 Enhanced Memory Systems, Inc. Double data rate synchronous dynamic random access memory device incorporating a static RAM cache per memory bank
KR100560646B1 (ko) * 2002-12-20 2006-03-16 삼성전자주식회사 지연된 오토프리챠지 기능을 갖는 반도체 메모리 장치
KR20110045394A (ko) 2009-10-26 2011-05-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동 방법
KR20130102816A (ko) * 2012-03-08 2013-09-23 삼성전자주식회사 데이터 액세스 메모리 및 그것의 데이터 손실 방지 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080253212A1 (en) * 2007-04-10 2008-10-16 Masahisa Iida Semiconductor memory device
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106856097A (zh) * 2015-12-09 2017-06-16 爱思开海力士有限公司 半导体器件和包括它的半导体系统
CN106856097B (zh) * 2015-12-09 2020-11-06 爱思开海力士有限公司 半导体器件和包括它的半导体系统
CN110265073A (zh) * 2018-03-12 2019-09-20 爱思开海力士有限公司 半导体器件
CN111192611A (zh) * 2018-11-15 2020-05-22 爱思开海力士有限公司 半导体器件
CN111192611B (zh) * 2018-11-15 2023-03-28 爱思开海力士有限公司 半导体器件
CN112820331A (zh) * 2019-11-18 2021-05-18 爱思开海力士有限公司 半导体器件
CN112820331B (zh) * 2019-11-18 2024-05-10 爱思开海力士有限公司 半导体器件

Also Published As

Publication number Publication date
US20150023119A1 (en) 2015-01-22
US9384800B2 (en) 2016-07-05
KR102115457B1 (ko) 2020-05-26
KR20150009309A (ko) 2015-01-26
CN104299642B (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
US7668038B2 (en) Semiconductor memory device including a write recovery time control circuit
US10614871B2 (en) Semiconductor devices and semiconductor systems including the semiconductor devices
CN104299642A (zh) 半导体器件和具有半导体器件的半导体系统
KR100902125B1 (ko) 저전력 디램 및 그 구동방법
KR930024012A (ko) 반도체 기억장치
CN107170477B (zh) 半导体存储装置
US11625196B2 (en) Semiconductor memory device and operating method thereof
US9076512B2 (en) Synchronous nonvolatile memory device and memory system supporting consecutive division addressing DRAM protocol
US9997216B2 (en) Nonvolatile random access memory including control circuit configured to receive commands at high and low edges of one clock cycle
KR20190123183A (ko) 반도체장치
US8514650B2 (en) Semiconductor memory device
KR20020040111A (ko) 쿼드 데이터 레이트 싱크로노스 에스램의 리드/라이트를위한 워드라인 및 비트라인 구동 방법 및 그 회로
CN104517626A (zh) 半导体器件和包括半导体器件的半导体系统
CN105719683A (zh) 存储器件
CN102005241A (zh) 半导体存储器件及其控制方法
US8994419B2 (en) Semiconductor device, semiconductor system including the same, and method for operating the same
US9384092B2 (en) Semiconductor memory device with multiple sub-memory cell arrays and memory system including same
KR20030042906A (ko) 멀티 뱅크 구조를 포함하는 동기식 반도체 메모리 장치
CN100470672C (zh) 用于减少数据线长度的半导体存储器件
KR100834395B1 (ko) 반도체 메모리 장치
KR20150012759A (ko) 반도체 장치
RU2643629C2 (ru) Полупроводниковое запоминающее устройство
US9196323B2 (en) Memory device and memory system including the same
KR101865935B1 (ko) Ｂｉｓｔ 장치 및 이를 포함하는 반도체 장치
CN115775575A (zh) 地址锁存器、地址控制电路和半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea