CN104282532A - 用于GaN膜中掺杂剂物质的电活化的方法 - Google Patents

用于GaN膜中掺杂剂物质的电活化的方法 Download PDF

Info

Publication number
CN104282532A
CN104282532A CN201410315563.XA CN201410315563A CN104282532A CN 104282532 A CN104282532 A CN 104282532A CN 201410315563 A CN201410315563 A CN 201410315563A CN 104282532 A CN104282532 A CN 104282532A
Authority
CN
China
Prior art keywords
gan film
screen
gan
dopant
dopant species
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410315563.XA
Other languages
English (en)
Other versions
CN104282532B (zh
Inventor
克莱尔·阿格拉费伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN104282532A publication Critical patent/CN104282532A/zh
Application granted granted Critical
Publication of CN104282532B publication Critical patent/CN104282532B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种用于GaN膜中掺杂剂物质的电活化的方法。该方法包括以下步骤：a)提供包括支撑衬底(2)和含有掺杂剂物质的GaN膜(3)的叠层，b)将厚度大于2微米的屏蔽层(6)直接粘结至所述GaN膜(3)的表面，从而形成活化结构(7)，和c)根据使得电活化至少一部分所述掺杂剂物质的条件，向所述活化结构(7)应用热预算。

Description

用于GaN膜中掺杂剂物质的电活化的方法
技术领域
本发明涉及用于GaN膜中掺杂剂物质(dopant species)的电活化的方法。
背景技术
GaN是具有大带隙的半导体材料。因此，它有利地在光电子学(LED)和高电子迁移率晶体管(HEMT)领域中使用。它的带隙值(3.43eV至300K)，它的高临界磁场(3.3.106V.cm-1)及其电子的高迁移率(3.107cm.s-1)使得GaN成为很有可能在大功率微电子学中的应用的材料。然而，仍必须控制制备所述材料的一些关键步骤，如通过注入掺杂。事实上，GaN是对在高温下进行的热处理敏感的材料，诸如需要电活化注入的掺杂剂的那些。具体地，这种热不稳定性涉及以下事实：氮分子从GaN蒸发并导致所述材料从约850℃开始分解。
但是掺杂剂，诸如Mg、Zn、Ca(p型掺杂剂)或者Si、Ge、O(n型掺杂剂)的活化需要在高于1000℃的温度下应用热处理。于是，提议在GaN层的表面上沉积保护层(盖层)以避免氮的蒸发。这些保护层一般由SiO2、Si3N4或由AlN组成并通过技术沉积至厚度在几纳米至约1微米的范围内，所述技术如通过PVD(物理气相沉积)、PEVCD(等离子体增强化学气相沉积)的沉积，通过喷雾，通过脉冲激光器(PLD)或者具体地就AlN来说通过外延生长。但是这些保护层尚未获得完全令人满意的结果。热处理超过一定温度和/或一定时间段，则所述保护层变差或与GaN层分层。这主要是由于GaN和沉积材料之间晶格参数的差异以及由于GaN的分解和在低温(通常低于800℃)下沉积的保护层较差的质量所引起的氮释放的差异所造成的。此外，由于氮蒸发，所得的GaN表面通常是非常粗糙的。为了最大程度减少这些缺点的出现，降低了活化热处理的时间段或温度，从而限制了掺杂剂的电活化。
发明内容
因此，需要提供克服至少一种上述缺点的被构造成用于活化GaN中掺杂剂物质的方法。为此，本发明提出了一种用于电活化GaN膜中掺杂剂物质的方法，包括以下步骤：
a)提供包含支撑衬底和含有掺杂剂物质的GaN膜的叠层(叠层)，
b)通过直接粘结将厚度大于2微米的屏蔽层粘结至所述GaN膜的表面上，从而形成活化结构，和
c)根据允许电活化至少一部分所述掺杂剂物质的条件，向所述活化结构施加热预算。
在本发明中，“直接粘结”的表达是指直接粘结而不插入粘合剂材料、粘结剂或胶。但是，在本发明中，“直接粘结”有时是指“通过分子附着的粘结”或者“分子结合”是通过屏蔽层和GaN膜的直接接触或间接接触产生的。事实上，可以插入一个或多个其它分隔层(分离层)，如有利于屏蔽层和GaN膜之间粘结的粘结层。
“电活化至少一部分掺杂剂物质”表示将至少一部分掺杂剂物质定位在GaN晶体的镓位点(置换位点(取代位点))。活化掺杂剂物质的比率可以是剧烈变化的以观察在所述材料中显著的作用。因此，就Mg注入来说，活化1％至20％的注入物质是足够的(通常，约1％至5％)。对于硅掺杂剂，活化至少90％注入的硅将是必需的。如果在GaN膜外延生长期间进行掺杂(并且不是通过后续注入获得的掺杂)，则可以活化100％的掺杂剂物质。
因此，由于本发明所述的方法，可以应用适于离子物质活化的热预算，同时限制GaN层变差。的确，与通过在GaN膜上沉积层所获得的粘结机械强度相比，直接粘结在屏蔽层和GaN膜之间获得了提高的粘结机械强度。由于本发明，实现导致屏蔽层分层的条件更苛刻。因此，与适于沉积层的活化热预算相比，可以提高活化热预算而不会有分层的风险。
另外，屏蔽层的直接粘结允许选择大的层厚度，这与沉积所述层的情况不同，特别是由于晶格参数差异所造成的情况。但是，已注意到对于屏蔽层厚度足够显著并且具有良好的晶体质量，则分层风险显著降低。但是，通过沉积难以接触到这种厚度(通常大于2，甚至5或10微米)，并且这具有令人满意的晶体质量。事实上，沉积必须在与存在GaN相容的温度(通常约800℃)下进行，这使得不能获得具有良好晶体质量的层。
根据一种布置，用于施加热预算的步骤c)包括在高于1000℃，并且甚至高于1200℃的温度下将至少一种热处理应用几分钟至几天的范围内的一段时间。具体地，可以超过这些温度，例如，使用硅支撑衬底时可达1300℃，甚至1350℃，和使用蓝宝石支撑衬底时可达1600℃，这种情况下热处理时间段很短。
应理解，用于应用热预算的条件取决于待活化的掺杂剂物质的性质，它们在GaN膜中的浓度以及掺杂的GaN的预期电学性质。例如，就硅掺杂剂物质来说，在1250℃的活化热处理的时间段可以是5min。这将活化超过90％的掺杂剂。在镁掺杂剂物质的情况下，在1250℃下热处理可以为48小时以允许通常活化5％的掺杂剂。
根据替代方案，应用热预算的步骤c)包括应用几种热处理序位(顺序，sequence)，每个顺序在相同或不同的温度以及相同或不同的时间段进行。事实上，本申请人可以观察到增加所述顺序使得提高总的应用的热预算。因此，能够在不使GaN变差的情况下在1100℃下进行4次4h循环。
优选地，所述方法在步骤a)之前包括步骤i)，步骤i)包括在支撑衬底上进行GaN膜的外延生长。这使得能够获得具有较少缺陷的晶体GaN，并且甚至获得单晶体GaN。在此之后，这种晶体质量使得能够优化由该膜形成的装置或电子元件的性能。
根据一种可能性，在外延生长的步骤i)期间进行掺杂。
通常，所述方法在步骤a)之前包括步骤k)，步骤k)包括在GaN膜中扩散掺杂剂物质。
根据另一种可能性，所述方法在步骤a)之前包括步骤j)，步骤j)包括在GaN膜中注入掺杂剂物质。这使得能够获得对装置或电子元件的后续生产有利的定域掺杂。这还使得能够在根据在该位置进行的装置定域的位置处容易地进行相反类型(n和p)的掺杂区域(不同于外延生长期间的掺杂)。对此，我们可以例如通过不同的掩膜进行注入。然后，可以同时活化物质(n和p)。
掺杂剂物质可以是n型或p型的，如分别用于n掺杂或用于镁、Ca、Be的p掺杂的硅，或者Mg与P、Ca、O或N的共注入。根据掺杂剂的性质，可以通过在室温下、在低温(通常约-15℃)或高温(高达500℃)下运行的任何工业注入器进行注入。通过最终所需的电学性质来限定注入参数，如能量和注入剂量。能量是所需注入深度的函数。通常，对于Mg或Si的注入，能量可以在200keV的范围内以获得约400nm的注入深度。对于电子元件或装置的生产，Mg或Si的剂量可以为约2e15at/cm2以获得令人满意的电学签名(electrical signature)n或p。
根据替代方案，注入的步骤j)包括n型和p型掺杂剂两者的注入。
优选地，支撑衬底的材料具有与屏蔽层材料类似的热膨胀系数使得所述结构可以在高温下(通常约1200℃并且甚至更高)经历活化退火而不会有破裂的风险。
有利地，支撑衬底的材料与屏蔽层相同。该实施方式使得能够限制通过温度变化期间施加在活化结构上的收缩或膨胀差异所发生的约束。因此，限制了屏蔽层脆化的风险。屏蔽层的附着未受到减弱，从而降低了屏蔽层分层的风险。
在一个具体的实施方式中，所述支撑衬底由蓝宝石组成，而屏蔽层由蓝宝石或氧化铝组成。在这种情况下，有利地在1400至1600℃之间进行活化掺杂剂的热处理。
根据另一种实施方式，支撑衬底由硅制成，而屏蔽层由硅或玻璃制成(如果后者包含适于待应用的热预算的CTE)。在这种情况下，可以在1000℃至1350℃下并且有利地在1000℃至1250℃之间进行活化掺杂剂的热处理。
优选地，屏蔽层由晶体材料制成。晶体材料具有比非晶材料更好的耐热性，因此在应用热预算期间限制了屏蔽层损害的风险。
根据一种可能性，在步骤c)之前，所述方法包括以下步骤，所述步骤包括将粘结层沉积在GaN膜上和/或屏蔽层上，所述粘结层包含选自SiO2、Si3N4、AlN、Al2O3和无定形Si中的至少一种材料。
插入在屏蔽层和GaN膜表面之间的该粘结层使得有利于直接结合和获得高粘结能。应理解，术语“粘结层”不表示由胶或其它粘合剂所构成的材料的层，而是有利于直接粘结的层。
有利地，所述粘结层包含AlN的层和SiO2的层。在这种情况下，AlN层有利地用作污染物扩散的屏障。的确，在步骤c)中应用的热预算的温度下，屏蔽层中(例如硅中)所含的元素可以扩散至GaN膜。这些元素可以污染GaN并改变其电学性质，特别是在p掺杂的情况下，扩散的屏蔽层的硅(n-掺杂剂)将补偿GaN层的p-掺杂。
根据一种可能性，所述方法在粘结步骤b)之前包括步骤k)，所述步骤k)包括在源衬底中注入离子物质，从而产生脆化平面，所述脆化平面对源衬底的屏蔽层和阴性平面进行划界使得它们在脆化平面的两侧(任一侧)。该步骤k)允许容易地将厚度大于2微米的屏蔽层转移到GaN膜上。此外，可以循环使用源衬底的阴性平面，这使得能够节省开支，特别是在使用晶体源衬底时。应理解，步骤k)中源衬底的脆化的离子物质的注入是通过屏蔽层进行的，其随后粘结至GaN膜以形成活化结构。
根据一种可能性，所述方法在粘结步骤b)之前包括步骤m)，所述步骤m)包括将保护层沉积在屏蔽层上，所述保护层包含选自SiO2、Si3N4、AlN、Al2O3和无定形Si的至少一种材料。
该保护层有利地允许提高屏蔽层的厚度，例如，使用廉价材料，以提高其硬度。该保护层通常具有5至10μm范围内的最大厚度。与直接在GaN膜上进行的沉积相比，保护层的沉积是方便的(特别是如果屏蔽层由硅组成时)，因此，获得了更好晶体质量的沉积层，从而使得能够考虑更重要的后续热预算。
有利地，沉积保护层的步骤m)是在注入步骤k)和粘结b)之间进行的。因此，可以获得由保护层增厚的屏蔽层的转移，并具有大于2微米，例如，5至10微米的厚度，而不需要使用可能非常昂贵的极深层注入的条件。
根据另一种可能性，将保护层粘结至GaN膜或者将保护层沉积在与粘结至GaN膜的屏蔽层的面相对的面上。因此，所得的屏蔽层显示出效力(具体地，就屏障和保护而言)和改善的硬度。
根据替代方案，保护层还可以在粘结之前分布在屏蔽层和GaN膜之间的粘结界面的任一侧。能够将与保护层有关的所有上述替代方案合并。
优选地，所述方法在注入步骤k)和粘结步骤b)之后包括步骤n)，所述步骤n)包括应用断裂热处理，从而允许在脆化平面使源衬底断裂。
根据一种可能性，应用断裂热处理的步骤n)是与应用热预算的步骤c)同时进行的。因此，通过应用适合的温度斜坡，可以在相同的炉中进行断裂热处理和活化热处理。
根据一种替代方案，屏蔽层是自支持层，并且优选地屏蔽层是块状衬底。术语“自支持层”表示具有厚度使得它的机械强度能够使其被处理，具体地本身无旋绕的层。该厚度取决于材料的性质。通常，自支持层的厚度大于15微米，并且有利地大于50微米。
术语“块状衬底”表示包含单一材料并且厚度大于50微米的衬底，通常大部分可商购的衬底为约750μm。在本发明所述的方法中块状衬底的使用使得能够使用廉价并且在使用前不需要重要制备的可商购衬底。
因此，根据获得屏蔽层的方法，可以选择大于2微米，大于10微米，大于20或100微米或者甚至更大的厚度。这使得屏蔽层的厚度适于掺杂剂物质的活化热预算。
根据其它实施方式，所述方法在应用热预算的步骤c)后包括步骤d)，所述步骤d)包括除去屏蔽层以暴露掺杂的GaN膜的顶面。因此，该方法允许获得直接使用的GaN膜，具体地在大功率微电子学和光电子学中的应用中直接使用的GaN膜。
有利地，所述方法在步骤d)之后包括步骤e)，所述步骤e)包括由掺杂的GaN膜生产用于光电子学或大功率装置领域中的应用的电子元件或装置。
当阅读以下以非限制性实例的方式给出并参考附图进行的本发明的两个实施方式的说明时，本发明的其它方面、目标和优势将更显而易见。附图不必需满足显示改善它们可读性的所有元素的范围。在附图中使用虚线来显示脆化平面。在以下说明中，为了简化起见，不同实施方式的相同、类似或等同的元素使用相同的数字表示。
附图说明
图1至7显示了根据本发明的第一实施方式用于掺杂剂物质活化的方法的步骤。
图8至14显示了根据本发明的第二实施方式用于掺杂剂物质活化的方法的步骤。
具体实施方式
图1显示了所述方法的第一步，其包括提供包含支撑衬底2和GaN膜3的堆叠1(步骤a)。支撑衬底2是由蓝宝石制成的块状衬底，并且在支撑衬底2上单晶体GaN膜3外延生长地沉积至约1微米的厚度(步骤i)。可以在GaN外延生长前在(例如)AlGaN(例如，1μm的厚度)中提供缓冲层的外延生长(通常缓冲层)以有利于控制晶格参数差异并因此提高随后形成的电子元件或装置的击穿电压。然后，在继续注入掺杂剂物质的步骤之前，首先进行任选的表面制备的步骤，如用NH4OH/H2O溶液在60℃或用HF的稀溶液清洗的步骤，或GaN表面去氧化的步骤。然后，将保护层4沉积在GaN膜3的表面上以限制通过掺杂剂注入所产生的晶体缺陷的发生，并且特别是限制通过促进掺杂剂的随机分布在离子注入期间的沟道效应。该保护层4通常由二氧化硅、氮化硅、AlN、氧化铝或非晶硅组成。
图2显示了包括以2.1015at/cm-2的剂量在GaN膜3中注入掺杂剂物质(如Mg)的步骤(步骤j)。可以在任何类型的注入器中并且具体地在NV8200型工业注入器中进行这种注入。
当然，注入条件根据GaN最终预期的电学性质而改变。
优选地，在沉积粘结层5(如SiO2层或氮化硅层)之前进行表面的清洗步骤和可选地CMP(化学-机械抛光)。我们还进行了可选的等离子体处理以活化暴露表面并促进粘结。
如图3所示，将蓝宝石衬底放置成与GaN膜3接触以用于通过如在蓝宝石衬底上的沉积在膜3上的粘结层5直接粘结。晶体状并且厚的蓝宝石衬底形成了在活化热预算应用期间对GaN膜3保护有效的屏蔽层6。一旦进行了直接粘结，那么因此获得了能够经受Mg掺杂剂物质的电活化的热处理的活化结构7(步骤c)。
应注意，蓝宝石衬底能够经受在先的制备，如在粘结步骤b)之前，通常包括其表面的RCA型处理和等离子体活化处理的清洗。
因此，支撑衬底2的热膨胀系数与由相同材料组成的屏蔽层6是相同的。因此，降低了在所应用的温度变化期间通过分层对活化结构7造成损坏的风险以及通过膨胀差异在不同层的材料中产生缺陷的风险。
图4显示了所述方法的步骤c)，其包括在约1400℃对活化结构7应用热预算30分钟以电学活化约1至10％的注入镁。
然后，从蓝宝石屏蔽层6释放p掺杂的GaN的膜表面3以用于生产装置(步骤d)。然后，通过矫正步骤部分除去蓝宝石衬底6，具体地直至达到约20微米的厚度(图5)。然后，例如，通过使用TMAH(氢氧化四甲铵)对剩余的蓝宝石进行选择性湿蚀刻，其允许在SiO2粘结层5处停止蚀刻。然后，用稀HF溶液进行湿蚀刻，从而除去所有的SiO2粘结层5并暴露p掺杂的GaN膜3的表面(图7)。其它技术是可能的，具体地，通过剥离、刀片插入或激光剥离。
根据非说明性的替代方案，在与屏蔽层6接触之前沉积在GaN膜3上的粘结层5包括(例如)AlN的扩散阻碍层以避免污染物的最终扩散。
图8至14显示了应用热处理的方法的第二实施方式。图8显示了由硅支撑衬底2和其中注入硅掺杂剂物质的GaN膜3组成的堆叠1。将SiO2的粘结层5沉积在膜3的表面上以用于和屏蔽层6粘结。
图9显示了以200KeV的能量和1016至1017at/cm2的剂量范围在硅源衬底8中注入离子物质(如氢)的步骤k)，从而形成了脆化平面9，其对源衬底8的约2微米的屏蔽层6和和阴性平面10进行划界。照常，在进行注入前，实施了不同的表面制备步骤以及保护层4。应理解，注入的离子物质穿过屏蔽层6，从而在源衬底8的深度处形成了通过注入能量从中所决定的脆化平面9。
在用GaN膜3进行直接粘结步骤b)之前，将例如SiO2的粘结层5沉积在减弱的源衬底8上(图10)。
然后，在400℃至500℃的温度范围内进行断裂热处理，从而将阴性平面10与屏蔽层6分离(图11-步骤n)。
因此，在1200℃对所获得的活化结构7进行至少30分钟的Si中掺杂剂的电活化的热预算(图12-步骤c)。因此，获得了70％并且甚至100％的掺杂剂物质的电活化。
最后，通过矫正步骤部分除去硅的屏蔽层6，具体地直至达到约20微米的厚度。然后，例如，通过使用TMAH(氢氧化四甲铵)对剩余的硅进行选择性湿蚀刻，其允许在SiO2粘结层5处停止蚀刻(图13-步骤d)。然后，用稀HF溶液进行湿蚀刻，从而除去所有SiO2剩余的粘结层5并暴露n掺杂的GaN膜3(图14)。
根据实施方式的替代方案(未显示)，在粘结步骤b)之前将保护层沉积在屏蔽层6上，从而提高了屏蔽层6的厚度和硬度。
因此，本发明通过提出GaN膜3中掺杂剂物质的电活化的方法对现有技术状况提供了决定性的改善，这是有效的并且限制了所得GaN膜3表面的损坏。然后，有利地在电子元件、光电子设备的生产中以及在具有改善性能的功率的生产中使用了这种膜3。
显然，本发明不局限于作为实施例的上述实施方式，并且它涵盖了所述方式的所有技术等价形式和替代方案以及它们的组合。

Claims (13)

1.一种用于GaN膜(3)中掺杂剂物质的电活化的方法，其特征在于，所述方法包括以下步骤：
a)提供包括支撑衬底(2)和含有掺杂剂物质的GaN膜(3)的叠层(1)，
b)通过直接粘结将厚度大于2微米的屏蔽层(6)粘结至所述GaN膜(3)的表面，从而形成活化结构(7)，以及
c)根据被构造成用于电活化至少一部分所述掺杂剂物质的条件，向所述活化结构(7)应用热预算。
2.根据权利要求1所述的方法，其特征在于，应用热预算的步骤c)包括在高于1000℃，并且甚至高于1200℃的温度下应用至少一种热处理几分钟至几天的时间段。
3.根据权利要求1至2中任一项所述的方法，其特征在于，应用热预算的步骤c)包括应用几种热处理序位，每个序位在相同或不同的温度以及相同或不同的时间段进行。
4.根据权利要求1至3中任一项所述的方法，其特征在于，所述方法在步骤a)之前包括步骤i)，所述步骤i)包括在所述支撑衬底(2)上进行所述GaN膜(3)的外延生长。
5.根据权利要求4所述的方法，其特征在于，在外延生长的步骤i)期间掺杂所述GaN膜(3)。
6.根据权利要求1至4中任一项所述的方法，其特征在于，所述方法在步骤a)之前包括步骤j)，所述步骤j)包括在所述GaN膜(3)中注入所述掺杂剂物质。
7.根据权利要求6所述的方法，其特征在于，注入的步骤j)包括n型掺杂剂和p型掺杂剂的注入。
8.根据权利要求1至7中任一项所述的方法，其特征在于，所述支撑衬底(2)由蓝宝石构成并且所述屏蔽层(6)由蓝宝石或氧化铝构成，或者所述支撑衬底(2)由硅构成并且所述屏蔽层(6)由硅或玻璃构成。
9.根据权利要求1至8中任一项所述的方法，其特征在于，所述屏蔽层(6)由晶体材料构成。
10.根据权利要求1至9中任一项所述的方法，其特征在于，所述方法在粘结的步骤b)之前包括步骤k)，所述步骤k)包括在源衬底(8)中注入离子物质，从而产生脆化平面(9)，所述脆化平面将所述源衬底(8)的所述屏蔽层(6)和阴性衬底(10)划界在其两侧。
11.根据权利要求1至10中任一项所述的方法，其特征在于，所述方法在粘结的步骤b)之前包括步骤m)，所述步骤m)包括将保护层沉积在所述屏蔽层(6)上，所述保护层包含选自SiO2、Si3N4、AlN、Al2O3和无定形Si中的至少一种材料。
12.根据权利要求10至11中任一项所述的方法，其特征在于，所述方法在粘结的步骤b)之后包括步骤n)，所述步骤n)包括应用被构造成用于在所述脆化平面(9)使所述源衬底(8)断裂的断裂热处理，所述断裂热处理与应用热预算的步骤c)同时进行。
13.根据权利要求1至12中任一项所述的方法，其特征在于，所述方法在应用热预算的步骤c)之后包括步骤d)，所述步骤d)包括除去所述屏蔽层(6)，从而暴露掺杂的GaN膜(3)的顶面，并且在步骤d)之后包括步骤e)，所述步骤e)包括由掺杂的GaN膜(3)生产应用于光电子学或功率装置领域中的装置。
CN201410315563.XA 2013-07-03 2014-07-03 用于GaN膜中掺杂剂物质的电活化的方法 Expired - Fee Related CN104282532B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1356481 2013-07-03
FR1356481A FR3008227B1 (fr) 2013-07-03 2013-07-03 Procede d’activation electrique d’especes dopantes dans un film de gan

Publications (2)

Publication Number Publication Date
CN104282532A true CN104282532A (zh) 2015-01-14
CN104282532B CN104282532B (zh) 2018-09-25

Family

ID=48980203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410315563.XA Expired - Fee Related CN104282532B (zh) 2013-07-03 2014-07-03 用于GaN膜中掺杂剂物质的电活化的方法

Country Status (5)

Country Link
US (1) US9337039B2 (zh)
EP (1) EP2822028B1 (zh)
JP (1) JP6352073B2 (zh)
CN (1) CN104282532B (zh)
FR (1) FR3008227B1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226186A (zh) * 2015-10-10 2016-01-06 深圳市华星光电技术有限公司 柔性显示装置的制作方法及制得的柔性显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6606879B2 (ja) * 2015-06-15 2019-11-20 富士電機株式会社 窒化物半導体装置の製造方法
JP6394545B2 (ja) * 2015-09-10 2018-09-26 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
JP6477396B2 (ja) 2015-09-30 2019-03-06 豊田合成株式会社 窒化物半導体装置の製造方法
DE102015119648B4 (de) * 2015-11-13 2022-11-10 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung
JP6565759B2 (ja) * 2016-03-28 2019-08-28 豊田合成株式会社 半導体装置の製造方法
JP6686734B2 (ja) * 2016-06-23 2020-04-22 富士電機株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681938A (zh) * 2007-04-18 2010-03-24 纳米技术有限公司 基于多层的电活性膜的制造
US20100133656A1 (en) * 2008-12-03 2010-06-03 United States Government As Represented By The Secretary Of The Army Method Using Multiple Layer Annealing Cap for Fabricating Group III-Nitride Semiconductor Device Structures and Devices Formed Thereby
US20120119336A1 (en) * 2009-05-07 2012-05-17 Shin-Etsu Chemical Co., Ltd. Method for manufacturing bonded wafer
US20130056793A1 (en) * 2011-09-07 2013-03-07 Applied Materials, Inc. Providing group v and group vi over pressure for thermal treatment of compound semiconductor thin films

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020602A (en) * 1996-09-10 2000-02-01 Kabushiki Kaisha Toshba GaN based optoelectronic device and method for manufacturing the same
WO2006033041A1 (en) * 2004-09-22 2006-03-30 Koninklijke Philips Electronics N.V. Integrated circuit fabrication using solid phase epitaxy and silicon on insulator technology
US20070161214A1 (en) * 2006-01-06 2007-07-12 International Business Machines Corporation High k gate stack on III-V compound semiconductors
JP2008135700A (ja) * 2006-11-01 2008-06-12 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物膜の製造方法及びｉｉｉ族窒化物半導体素子
JP2010192872A (ja) * 2009-01-23 2010-09-02 Sumitomo Electric Ind Ltd 半導体基板の製造方法、半導体デバイスの製造方法、半導体基板および半導体デバイス
US8501605B2 (en) * 2011-03-14 2013-08-06 Applied Materials, Inc. Methods and apparatus for conformal doping

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681938A (zh) * 2007-04-18 2010-03-24 纳米技术有限公司 基于多层的电活性膜的制造
US20100133656A1 (en) * 2008-12-03 2010-06-03 United States Government As Represented By The Secretary Of The Army Method Using Multiple Layer Annealing Cap for Fabricating Group III-Nitride Semiconductor Device Structures and Devices Formed Thereby
US20120119336A1 (en) * 2009-05-07 2012-05-17 Shin-Etsu Chemical Co., Ltd. Method for manufacturing bonded wafer
US20130056793A1 (en) * 2011-09-07 2013-03-07 Applied Materials, Inc. Providing group v and group vi over pressure for thermal treatment of compound semiconductor thin films

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226186A (zh) * 2015-10-10 2016-01-06 深圳市华星光电技术有限公司 柔性显示装置的制作方法及制得的柔性显示装置
CN105226186B (zh) * 2015-10-10 2018-06-01 深圳市华星光电技术有限公司 柔性显示装置的制作方法及制得的柔性显示装置

Also Published As

Publication number Publication date
JP6352073B2 (ja) 2018-07-04
US20150011080A1 (en) 2015-01-08
FR3008227A1 (fr) 2015-01-09
JP2015015467A (ja) 2015-01-22
EP2822028B1 (fr) 2015-11-04
EP2822028A1 (fr) 2015-01-07
FR3008227B1 (fr) 2015-07-17
CN104282532B (zh) 2018-09-25
US9337039B2 (en) 2016-05-10

Similar Documents

Publication Publication Date Title
CN104282532A (zh) 用于GaN膜中掺杂剂物质的电活化的方法
JP7416556B2 (ja) 電力およびｒｆ用途用の設計された基板構造
JP7025773B2 (ja) 半導体基板本体及びその上の機能層を分離する方法
TWI781132B (zh) 用於功率裝置之氮化鎵磊晶結構
CN104836118B (zh) 具有限制区域的含镓和氮的激光装置
KR100897321B1 (ko) 반도체 층 구조체 및 반도체 층 구조체의 제조 방법
CN109804456A (zh) 集成有工程化衬底的电子功率器件
US12009205B2 (en) Engineered substrate structures for power and RF applications
KR20140104436A (ko) 결함의 형성을 제한하는 헤테로구조의 제조방법
US9514962B2 (en) Method for performing activation of dopants in a GaN-base semiconductor layer
CN101501836A (zh) 多层半导体晶片及其制造方法
TW201006974A (en) Method of manufacturing group III nitride semiconductor layer bonded substrate
CN102822998A (zh) 半导体器件及其制造方法
JP2012513113A (ja) 歪み処理複合半導体基板及びそれを形成する方法
US20120280367A1 (en) Method for manufacturing a semiconductor substrate
US20190181036A9 (en) A method of manufacturing silicon germanium-on-insulator
US7935612B1 (en) Layer transfer using boron-doped SiGe layer
JP2013247362A (ja) 半導体素子用薄膜貼り合わせ基板の製造方法
JP6250979B2 (ja) ＩｎＰ膜の硬化基板上への移転方法
TW201232623A (en) Method for making gallium nitride substrate
TWI839076B (zh) 用於功率及rf應用的工程基板結構
WO2016109502A1 (en) Preparation of silicon-germanium-on-insulator structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180925

CF01 Termination of patent right due to non-payment of annual fee