CN104281530A

CN104281530A - 信息处理装置、半导体装置以及信息数据的验证方法

Info

Publication number: CN104281530A
Application number: CN201410302387.6A
Authority: CN
Inventors: 市川武志
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2013-07-01
Filing date: 2014-06-30
Publication date: 2015-01-14
Also published as: US9430340B2; US20150006942A1; JP2015011609A

Abstract

本发明的目的在于，提供一种具有高速且高可靠性并且能将信息数据写入到存储器中的信息处理装置、形成该信息处理装置的半导体装置以及信息数据的验证方法。根据写入命令，验证控制部在多个存储器的每一个中写入相同的信息数据片之后，从这些存储器的每一个读出信息数据片。此时，一致判定部进行判定从存储器的每一个读出的读出信息数据片是否相互一致的第一验证并将验证结果信号进行外部输出，并且验证控制部将读出信息数据片每一个内的一个作为进行与信息数据片的一致判定的第二验证用的信息数据片进行外部输出。

Description

信息处理装置、半导体装置以及信息数据的验证方法

技术领域

本发明涉及信息处理装置，特别是涉及具备了写入信息数据的存储器的信息处理装置、形成该信息处理装置的半导体装置以及信息数据的验证（Verify）方法。

背景技术

作为测定由从电力公司接受供电的施设所使用的用电量的电表，熟知的有具备了给供电公司一侧通知已测定的用电量的通信功能的智能电表。在智能电表中，搭载有应以微型计算机控制进行这样的通信的、CPU（Central Processing Unit：中央处理器）和储存有程序的程序存储器。此时，作为程序存储器，使用应与程序数据的版本升级对应的、闪存等的非易失性存储器。但是，在程序的版本升级过程中，当正在将新的程序数据写入存储器的时候发生停电等时，写入的程序数据会被破坏，存在智能电表陷入不能动作的可能性。

于是，提出了如下的技术方案，即：在存储器内的二个存储器区域储存相同的程序数据，在版本升级时，在将新的程序数据盖写到一个存储器区域，并确认了该新程序数据被正确地写入的情况下，将其复制到另一个存储器区域的程序重写方法（例如参照专利文献1）。根据该程序重写方法，即使起因于版本升级时的停电等而破坏掉盖写在一个存储器区域的新的程序数据，也能变成通过执行储存在另一个存储器区域的旧程序数据，可避免不能动作状态。

可是，在这样的程序重写方法中，由于通过使用了校验和（CheckSum）的错误检测来进行程序数据是否被正确地写入的判定，所以该判定的可靠性低。

因此，在要求高可靠性的、产品出厂前的初始版本的程序数据的写入时，可考虑进行在各存储器区域写入了相同的程序数据之后，从各存储器区域读出程序数据，判定该读出程序数据是否与上述程序数据相同的、所谓的验证。

但是，当对二个存储器区域按顺序进行这样的验证时，存在耗费很长时间的问题。

现有技术文献

专利文献

专利文献1：日本特开2002-63044号。

发明内容

本发明所要解决的技术问题

本发明的目的在于，提供一种具有高速且高可靠性并且能将信息数据写入存储器的信息处理装置、形成该信息处理装置的半导体装置以及信息数据的验证方法。

用于解决技术问题的技术方案

涉及本发明的信息处理装置是包括多个存储器的信息处理装置，其具有：验证控制部，在根据写入命令，将相同的信息数据片写入了所述多个存储器的每一个中之后，控制从所述多个存储器的每一个应读出所述信息数据片的所述多个存储器；以及一致判定部，进行通过所述验证控制部判定从所述多个存储器的每一个读出的读出信息数据片是否相互一致的第一验证，并且将表示其结果的验证结果信号进行外部输出，所述验证控制部，将所述读出信息数据片每一个内的一个，作为进行与所述信息数据片的一致判定的第二验证用的信息数据片进行外部输出。

另外，涉及本发明的半导体装置是形成有多个存储器的半导体装置，其具有：验证控制部，在根据写入命令将相同的信息数据片写入了所述多个存储器的每一个中之后，控制从所述多个存储器的每一个应读出所述信息数据片的所述多个存储器；以及一致判定部，进行通过所述验证控制部判定从所述多个存储器的每一个读出的读出信息数据片是否相互一致的第一验证，并且将表示其结果的验证结果信号进行外部输出，所述验证控制部，将所述读出信息数据片每一个内的一个，作为进行与所述信息数据片的一致判定的第二验证用的信息数据片进行外部输出。

另外，涉及本发明的半导体装置是包括多个存储器的半导体装置，其具备：第一接收部，经由第一接口接收第一写入数据；第二接收部，经由第二接口接收第二写入数据；以及控制部，读出所述多个存储器中任一个存储器中储存的数据，并执行按照该数据的控制动作，所述控制部，在所述第一接收部接收到所述第一写入数据的情况下，对与进行了所述数据的读出的所述存储器不同的存储器，写入所述第一写入数据，所述第二接收部，在接收到所述第二写入数据的情况下对所述控制部进行对所述多个存储器的并列写入指示和动作停止指示，并且对所述多个存储器每一个进行所述第二写入数据的并列写入处理。

另外，涉及本发明的信息数据的验证方法是信息数据的验证方法，其中，在将相同的信息数据片写入了多个存储器的每一个中之后，从所述多个存储器的每一个同时读出所述信息数据片，判定从所述多个存储器的每一个读出的读出信息数据片是否一致并且将其判定结果作为第一验证结果而得到，同时判定所述读出信息数据片每一个内的一个与所述信息数据片是否一致并且将其判定结果作为第二验证结果而得到，在所述第一验证结果与所述第二验证结果一同表示一致的情况下判定所述信息数据片的写入已成功。

附图说明

图1是表示作为涉及本发明的信息处理装置的智能电表100的结构的框图；

图2是表示将初始版本的程序数据写入智能电表100时的系统结构的框图；

图3是表示在存储器写入验证处理下的内部动作的时间图；

图4是表示存储器写入验证程序的流程图。

具体实施方式

下面，一边参照附图一边详细地说明本发明的实施例。

图1是表示作为涉及本发明的信息处理装置的智能电表100的结构的框图。进而，智能电表100设置于从电力公司接受供电的施设中，基于由设置于该施设的分电盘（未图示）中的电流传感器（未图示）检测出的电流量，将在该施设内使用的电量进行合计，并且将该用电量通知给电力公司（通信模式）。进一步，智能电表100进行用于监视在该施设内使用的电量的显示、来自小规模发电设备（例如，太阳光发电面板、风力发电机等）的电力的接纳控制、或者对电动汽车的蓄电池的充放电控制等的电力管理控制（电力管理模式）。

如图1所示，智能电表100包括：收发部10、存储器11和12、验证控制部13、CPU（Central Processing Unit）14、存储器控制部15和16、选择器17、一致判定部18、与门（AND gate）19以及显示装置20。进而，这些各模块（10～19），分散于单一半导体芯片、或者多个半导体芯片中而形成。

在图1中，收发部10接收从电力公司一侧发送来的发送信号，并对该发送信号施行解调处理。收发部10在通过这样的解调处理得到了版本升级用的程序数据和版本升级命令信号的情况下，根据该版本升级命令信号，将版本升级用的程序数据作为程序数据VPD供给存储器11和12，并且将版本升级命令信号VP供给CPU14。另外，收发部10在从CPU14供给表示用电量的用电量数据PWD的情况下，将对该用电量数据PWD施行调制处理而得到的调制用电量信号发送给电力公司一侧。进而，收发部10通过经由天线的无线通信或经由因特网等的有线通信进行如上所述的与电力公司一侧的收发。

存储器11和12由能重写数据的、例如非易失性的闪存构成。在存储器11和12的每一个中存储有CPU14所执行的程序、也就是说，储存有表示用于实现上述的通信模式和电力管理模式的程序的程序数据（后面进行叙述）。进而，在存储器11和12中储存有相同的程序数据。

存储器11，根据从存储器控制部15供给的写入信号WR1，写入从收发部10供给的版本升级用的程序数据VPD或从存储器控制部15供给的初始版本的程序数据QD1。另外，存储器11根据从存储器控制部15供给的读出信号RD1，读出本身所储存的程序数据（VPD，QD1），并将其作为执行用的程序数据PD1供给存储器控制部15、选择器17以及一致判定部18。

存储器12根据从存储器控制部16供给的写入信号WR2，写入上述的版本升级用的程序数据VPD或从存储器控制部16供给的初始版本的程序数据QD2。另外，存储器12根据从存储器控制部16供给的读出信号RD2，读出本身所储存的程序数据（VPD、QD2），并将其作为程序数据PD2供给选择器17和一致判定部18。

验证控制部13，在经由验证用的输入输出外部端子供给程序写入命令信号IPW和表示初始版本的程序的初始程序数据IPD的情况下，根据该程序写入命令信号IPW，执行如下所述的存储器写入验证处理。在存储器写入验证处理中，验证控制部13将使存储器写入验证成为使能（Enable）的验证使能信号VEN（Verify Enable Signal）供给CPU14，并且将程序写入信号SW和上述的初始程序数据IPD供给存储器控制部15和16。另外，在存储器写入验证处理中，验证控制部13将验证读出信号SR供给存储器控制部15和16。另外，在存储器写入验证处理中，在经由选择器17供给读出程序数据PDD的情况下，验证控制部13，将这样的读出程序数据PDD作为验证用的读出程序数据DPD，并将其经由上述验证用的输入输出外部端子进行输出。进而，关于存储器写入验证处理中的详细的顺序，在后面进行叙述。

CPU14根据电源接通，取入内置寄存器（未图示）中存储的程序执行存储器信息。而且，CPU14选择在该程序执行存储器信息中示出的存储器（11或12），并将应把其设定为使能状态的存储器选择信号MSL，供给选择器17、存储器控制部15以及16。例如，在初始状态，由于存储有表示存储器11的程序执行存储器信息，所以CPU14将表示选择存储器11的逻辑电平1的存储器选择信号MSL供给选择器17、存储器控制部15和16。进而，在存储有表示存储器12的程序执行存储器信息的情况下，CPU14将表示选择存储器12的逻辑电平0的存储器选择信号MSL，供给选择器17、存储器控制部15和16。进一步，根据电源接通，CPU14将应读出程序数据的程序读出信号RP，供给存储器控制部15和16。在此，CPU14通过按照经由选择器17供给的读出程序数据PDD、即，按照从存储器11读出的程序数据来执行程序，实现上述的通信模式和电力管理模式。例如，CPU14基于由设置于分电盘中的电流传感器检测出的电流量CS将施设内使用的电量进行合计，并将表示该电量的用电量数据PWD供给收发部10。由此，施设内使用的电量被通知给电力公司一侧。另外，CPU14，例如，将应使基于上述的用电量数据PWD，将该施设内使用的电量的推移沿时间经过表示的曲线图或表显示的显示数据供给显示装置20。由此，显示装置20显示将用电量的推移沿时间经过表示的曲线图或表。进一步，智能电表100进行来自太阳光发电面板、风力发电机等的小规模发电设备的电力的接纳控制，或者对电动汽车的蓄电池的充放电控制等的电力管理控制。

另外，CPU14，在从收发部10供给版本升级命令信号VP情况下，将在存储器11和12内，应使与在上述的程序执行存储器信息中示出的存储器不同的存储器选择的存储器选择信号MSL和程序写入信号WP供给存储器控制部15和16。

另外，CPU14，当从验证控制部13，供给使存储器写入验证变为使能的验证使能信号VEN时，将逻辑电平1的存储器选择信号MSL供给选择器17、存储器控制部15和16，并且将使能信号SE供给存储器控制部16和一致判定部18。之后，CPU14将本身设定成警用状态。该CPU14的禁止状态，仅在供给使存储器写入验证变成使能的验证使能信号VEN期间被维持。

存储器控制部15，根据逻辑电平1的存储器选择信号MSL变为使能状态。在这样的使能状态下，存储器控制部15，根据从CPU14供给的程序读出信号RP或从验证控制部13供给的验证读出信号SR，将读出信号RD1供给存储器11。另外，在这样的使能状态下，存储器控制部15，根据从验证控制部13供给的初始程序数据IPD和程序写入信号SW，将该初始程序数据IPD作为程序数据QD1供给存储器11，并且将应使其写入的写入信号WR1供给存储器11。另外，在这样的使能状态下，存储器控制部15，即使在从CPU14供给程序写入信号WP的情况下，也将写入信号WR1供给存储器11。进而，存储器控制部15，根据逻辑电平0的存储器选择信号MSL变为禁止状态，停止对存储器11的上述读出信号RD1和写入信号WR1。另外，存储器控制部15，仅在相应于验证读出信号SR的读出动作的期间，将把基于后面叙述的一致判定信号SM的判定结果进行有效化的逻辑电平1的一致判定有效化信号VC供给与门19。

存储器控制部16，根据逻辑电平0的存储器选择信号MSL变为使能状态。在这样的使能状态下，存储器控制部16，根据从CPU14供给的程序读出信号RP或从验证控制部13供给的验证读出信号SR，将读出信号RD2供给存储器12。另外，在这样的使能状态下，存储器控制部16，根据从验证控制部13供给的初始程序数据IPD和程序写入信号SW，将该初始程序数据IPD作为程序数据QD2供给存储器12，并且将仅使其写入的写入信号WR2供给存储器12。另外，在这样的使能状态下，存储器控制部16，即使在从CPU14供给程序写入信号WP的情况下，也将写入信号WR2供给存储器12。进而，存储器控制部16，本来根据逻辑电平1的存储器选择信号MSL变为禁止状态，但在该期间，在从CPU14同时供给使能信号SE的情况下，不管存储器选择信号MSL的状态，而变为使能状态。

选择器17，从存储器11读出的程序数据PD1和从存储器12读出的程序数据PD2中，选择相应于存储器选择信号MSL的程序数据，并将其作为读出程序数据PDD供给验证控制部13和CPU14。例如，在存储器选择信号MSL表示逻辑电平1的情况下，选择器17将程序数据PD1作为读出程序数据PDD供给验证控制部13和CPU14，另一方面，在存储器选择信号MSL表示逻辑电平0的情况下，将程序数据PD2作为读出程序数据PDD供给验证控制部13和CPU14。

一致判定部18，将上述的程序数据PD1与PD2是否一致的判定作为第一验证来进行，在两者一致的情况下生成逻辑电平1，在不一致的情况下生成具有逻辑电平0的一致判定信号SM，并将其供给与门19。与门19，在一致判定有效化信号VC和一致判定信号SM都是逻辑电平1的情况下生成逻辑电平1，在除此以外的情况下生成逻辑电平0的第一验证结果信号VER，并将其经由外部端子进行输出。即，与门19，在一致判定有效化信号VC为表示一致判定的执行定时的逻辑电平1，且一致判定信号SM表示程序数据PD1与PD2一致的情况下，将表示“良好”的逻辑电平1的第一验证结果信号VER进行外部输出。另一方面，在虽然一致判定有效化信号VC为表示一致判定的执行定时的逻辑电平1，但是一致判定信号SM表示程序数据PD1与PD2的不一致的情况下，与门19，将表示“不合格”的逻辑电平0的第一验证结果信号VER进行外部输出。

下面，关于智能电表100的动作，将在设置于接受供电的施设中的状态下进行的通常动作和在制造商一侧将初始版本的程序数据应写入存储器11、12而进行的存储器写入验证动作，分开进行说明。

[通常动作]

首先，根据电源接通，CPU14读出储存于存储器11中的程序数据，并且将其经由选择器17来取入，执行按照这样的程序数据的控制。由此，智能电表100进行如上所述的通信模式和电力管理模式的动作。

在此，在从电力公司一侧发送了版本升级用的程序数据和版本升级命令信号的情况下，在收发部10中将它们进行接收。此时，CPU14在存储器11和12内，在目前程序执行中不使用接收到的版本升级用的程序数据的存储器上进行盖写。之后，CPU14暂时中断程序的执行，从盖写了版本升级用的程序数据的存储器读出程序数据，并将其执行。在此，如果不发生状况不佳，则CPU14将上述的版本升级用的程序数据复制到另一个存储器。通过这样一系列的处理，结束程序的自动版本升级。

[存储器写入验证动作]

在进行这样的存储器写入验证动作的时候，如图2所示，将具有验证功能的程序记录器200连接于智能电表100。

程序记录器200，首先，如图3所示，将命令程序数据的写入的逻辑电平1的程序写入命令信号IPW和初始版本的初始程序数据IPD供给智能电表100。根据程序写入命令信号IPW，智能电表100的验证控制部13，如图4所示执行存储器写入验证程序。

在图4中，首先，验证控制部13，如图3所示，将把存储器写入验证设定为使能状态的逻辑电平1的验证使能信号VEN供给CPU14（步骤S1）。通过步骤S1的执行，CPU14，如图3所示，将逻辑电平1的存储器选择信号MSL供给选择器17、存储器控制部15和16，并且将把指示同时写入的逻辑电平1的同时使能信号SE供给存储器控制部16和一致判定部18，之后，将本身设定为禁止状态。因此，根据程序写入命令信号IPW，CPU14变为停止本身的动作的禁止状态，存储器11和12都变为存储器访问可能的使能状态。

其次，验证控制部13一边将从程序记录器200供给的初始版本的初始程序数据IPD供给存储器控制部15和16，一边将指示写入的逻辑电平1的程序写入信号SW供给存储器控制部15和16（步骤S2）。通过步骤S2的执行，在初始程序数据IPD作为程序数据QD1被依次写入到存储器11的同时，该初始程序数据IPD作为程序数据QD2被依次写入到存储器12。由此，在存储器11和12的每一个中，写入相同的初始程序数据。

其次，验证控制部13，将初始程序数据IPD的全部是否被写入到存储器11和12的判定，直到判定为被写入为止反复执行（步骤S3）。在这样的步骤S3中，在判定为初始程序数据IPD的全部被写入到存储器11和12的情况下，验证控制部13设定“0”作为初始的验证读出地址AD（步骤S4）。

接着，验证控制部13，将应进行写入到验证读出地址AD中的程序数据片的读出的验证读出信号SR供给存储器控制部15和16（步骤S5）。通过步骤S5的执行，从存储器11读出与验证读出地址AD对应的程序数据PD1，并且从存储器12读出与该验证读出地址AD对应的程序数据PD2。此时，通过基于一致判定部18的第一验证，在判定为程序数据PD1与PD2一致的情况下，将表示“良好”的第一验证结果信号VER供给程序记录器200，另一方面，在判定为两者不一致的情况下，将表示“不合格”的逻辑电平0的第一验证结果信号VER供给程序记录器200。

接下来，验证控制部13将经由选择器17从存储器11读出的程序数据PD1作为验证用的读出程序数据DPD送出到程序记录器200（步骤S6）。

在此，程序记录器200执行供给智能电表100的初始版本的程序数据与从存储器11读出的第二验证用的读出程序数据DPD是否一致的判定、即第二验证，并将该判定结果作为第二验证结果信号而获得。进而，程序记录器200通过上述步骤S5的执行在从智能电表100供给的第一验证结果信号VER与上述第二验证结果信号都表示一致的情况下，获得表示“良好”的验证结果，任一者或两者都表示不一致的情况下，获得表示“不合格”的验证结果。

在上述步骤S6的执行之后，验证控制部13判定验证读出地址AD是否比程序数据被储存的最终地址AE大（步骤S7）。在这样的步骤S7中，在判定为验证读出地址AD不比最终地址AE大的情况下，验证控制部13，将在该验证读出地址AD中加上“1”后的地址作为新的验证读出地址AD而进行设定（步骤S8）。在步骤S8的执行之后，验证控制部13返回到上述步骤S5的执行并反复执行如上所述的动作。

即，通过反复执行上述步骤S5～S8，验证控制部13，如图3所示，一边将验证读出地址AD“1”地址“1”地址地增加，一边从存储器11和12的每一个同时进行写入到各验证读出地址AD中的程序数据的读出。在该期间，通过一致判定部18，按每一验证读出地址AD，进行从存储器11和12的每一个同时读出的程序数据片彼此的一致判定，该判定结果作为第一验证结果信号VER供给程序记录器200。进一步，验证控制部11，按每一各验证读出地址AD，将从存储器11读出的程序数据PD1作为验证用的读出程序数据DPD送出到程序记录器200。此时，程序记录器200，按每一各验证读出地址AD，判定供给智能电表100的初始版本的程序数据与从存储器11读出的验证用的读出程序数据DPD是否一致，并将该判定结果作为第二验证结果信号而获得。进而，程序记录器200，在全部的验证读出地址AD中，仅在第一验证结果信号VER与上述第二验证结果信号都表示一致的情况下，获得表示“良好”的验证结果。因此，此时，程序记录器200判定为对存储器11和12的初始版本的程序数据的写入已成功，将表示写入成功的信息进行显示。另一方面，至少在一个验证读出地址AD中，在第一验证结果信号VER和上述第二验证结果信号内的任一个表示不一致的情况下，或者两者都表示不一致的情况下，程序记录器200获得表示“不合格”的验证结果。因此，此时，程序记录器200判定为对存储器11和12的初始版本的程序数据的写入已失败，将表示写入失败的信息进行显示。

在该期间，在上述步骤S7中，当判定为验证读出地址AD大于最终地址AE时，验证控制部13，将存储器写入验证应设定为禁止状态的、如图3所示的验证使能信号VEN转变到逻辑电平0的状态（步骤S9），来结束该存储器写入验证处理。根据逻辑电平0的验证使能信号VEN，CPU1变为使能状态，变为进行管理上述的通信模式和电力管理模式的控制。

如上所述，在产品出厂前的阶段，在智能电表100中应取入初始程序数据（IPD），首先，将该初始程序数据，同时写入到作为程序存储器的存储器11和12的每一个中（S2）。在此，当初始程序数据的写入结束时，从存储器11和12的每一个同时读出初始程序数据（S5）。在该期间，一边进行判定从两存储器读出的初始程序数据是否相互一致的第一验证，并将其判定结果作为验证结果信号（VER）进行外部输出，一边将从存储器11读出的初始程序数据（PD1）作为第二验证用的读出程序数据（DPD）进行外部输出（S6）。

因此，程序记录器200变为能一边进行判定从存储器11读出的读出程序数据与上述的初始程序数据是否一致的第二验证，一边通过第一验证结果信号，得知在存储器11和12的每一个中是否写入相同的程序数据。由此，实际上，变为与对写入到存储器11的程序数据的验证同时进行对写入到存储器12的程序数据的验证。

因此，根据涉及本发明的信息处理装置，在将程序数据写入到二个存储器之后，进行对写入到一个存储器的程序数据的验证后，与进行对写入到另一个存储器的程序数据的验证的情况相比较，能高速地使验证处理结束。因此，根据本发明，变为具有高速且高可靠性并能将相同的程序数据写入二个存储器。

进而，在上述实施例中，虽然做成在存储器11和12的二个存储器中写入相同的程序数据，但是也可以在三个以上的多个存储器中写入相同的程序数据。也就是说，在智能电表100中设置三个以上的多个存储器，验证控制部13，在各存储器中写入了相同的初始程序数据之后，从存储器的每一个同时读出初始程序数据。此时，验证控制部13，将从各存储器读出的读出程序数据内的一个，作为进行与初始程序数据的一致判定的第二验证用的程序数据进行外部输出。进一步，在该期间，一致判定部18进行判定从三个以上的多个存储器的每一个读出的读出程序数据彼此是否一致的第一验证，将表示其结果的验证结果信号进行外部输出。

另外，在上述实施例中，虽然作为信息处理装置的一个例子使用智能电表100将本发明的动作进行了说明，但也可适用于智能电表之外的其它信息处理装置中。另外，在上述实施例中，虽然将CPU14所执行的程序数据写入到存储器11和12中，但写入到存储器的数据的种类并不限定于程序。例如，也可以将音频数据、视频数据、控制用参数数据等的信息数据写入到多个存储器中。

总之，在涉及本发明的信息处理装置中，根据写入命令IPW，验证控制部13在多个存储器的每一个中写入了相同的信息数据片IPD之后，从这些存储器的每一个读出信息数据片。此时，一致判定部18进行判定从存储器的每一个读出的读出信息数据片是否相互一致的第一验证，并将验证结果信号VER进行外部输出。与此同时，验证控制部18，将上述的读出信息数据片每一个内的一个，作为进行与信息数据片IPD的一致判定的第二验证用的读出信息数据片DPD进行外部输出。由此，变为能一边进行判定从多个存储器内的一个存储器读出的读出信息数据片DPD与信息数据片IPD是否一致的第二验证，一边获得通过第一验证的结果VER是否在全部的存储器中写入相同的程序数据。即，在来自存储器的一次量的信息数据片的读出期间，并列地进行在全部的存储器中是否写入相同的信息数据片的判定（第一验证）和该信息数据片是否被正确地写入的判定（第二验证）。此时，变为通过第一和第二验证的结果，能判定应进行写入的信息数据片是否被正确地写入到全部的存储器中。

因此，根据本发明，与按每一存储器进行读出，并且按每一该读出进行信息数据片是否被正确地写入的判定（第二验证）的情况相比，由于能高速地使验证处理结束，所以变为具有高速且高可靠性并且能在多个存储器中分别写入相同的程序数据。

附图标记：

11、12　　　存储器

13　　　　　验证控制部

14　　　　　CPU

15、16　　　存储器控制部

18　　　　　一致判定部。

Claims

1.一种信息处理装置，包括多个存储器，其特征在于，

具有：

验证控制部，在根据写入命令，将相同的信息数据片写入了所述多个存储器的每一个中之后，控制从所述多个存储器的每一个应读出所述信息数据片的所述多个存储器；以及

一致判定部，进行通过所述验证控制部判定从所述多个存储器的每一个读出的读出信息数据片是否相互一致的第一验证，并且将表示其结果的验证结果信号进行外部输出，

所述验证控制部，将所述读出信息数据片每一个内的一个，作为进行与所述信息数据片的一致判定的第二验证用的信息数据片，进行外部输出。

2.根据权利要求1所述的信息处理装置，其特征在于，

所述验证控制部将所述信息数据片同时写入所述多个存储器的每一个中，并且从所述多个存储器的每一个同时读出所述信息数据片。

3.根据权利要求1或2所述的信息处理装置，其特征在于，

所述信息数据片是承担程序的程序数据，　

具有：

CPU，根据电源接通，从所述多个存储器每一个内的一个存储器读出所述程序数据，并且执行按照从该一个存储器读出的所述程序数据的控制；以及

接收部，接收版本升级用的程序数据和版本升级命令信号，

所述CPU，根据所述版本升级命令信号的接收，将所述版本升级用的程序数据写入所述多个存储器每一个内的一个存储器。

4.根据权利要求3所述的信息处理装置，其特征在于，

根据所述写入命令，所述CPU被设定为禁止状态。

5.一种半导体装置，形成有多个存储器，其特征在于，

具有：

验证控制部，在根据写入命令将相同的信息数据片写入了所述多个存储器的每一个中之后，控制从所述多个存储器的每一个应读出所述信息数据片的所述多个存储器；以及　

所述验证控制部，将所述读出信息数据片每一个内的一个，作为进行与所述信息数据片的一致判定的第二验证用的信息数据片进行外部输出。

6.一种半导体装置，包括多个存储器，其特征在于，

具备：

第一接收部，经由第一接口接收第一写入数据；　

第二接收部，经由第二接口接收第二写入数据；以及　

控制部，读出所述多个存储器中任一个存储器中储存的数据，并执行按照该数据的控制动作，　

所述控制部，在所述第一接收部接收到所述第一写入数据的情况下，对与进行了所述数据的读出的所述存储器不同的存储器，写入所述第一写入数据，　

所述第二接收部，在接收到所述第二写入数据的情况下对所述控制部进行对所述多个存储器的并列写入指示和动作停止指示，并且对所述多个存储器每一个进行所述第二写入数据的并列写入处理。

7.一种信息数据的验证方法，其特征在于，　

在将相同的信息数据片写入了多个存储器的每一个中之后，从所述多个存储器的每一个同时读出所述信息数据片，　

判定从所述多个存储器的每一个读出的读出信息数据片是否一致并且将其判定结果作为第一验证结果而得到，同时判定所述读出信息数据片每一个内的一个与所述信息数据片是否一致并且将其判定结果作为第二验证结果而得到，　

在所述第一验证结果与所述第二验证结果一同表示一致的情况下判定所述信息数据片的写入已成功。