CN105653332B - 一种可修正otp烧录问题的mcu系统及烧录方法 - Google Patents

Abstract

本发明公开了一种可修正OTP烧录问题的MCU系统及烧录方法，其MCU系统包括有MCU、指令寄存器，该MCU中设置有多路数据选择器MUX、地址寄存器组和数字寄存器组，所述OTP通过多路数据选择器MUX连接地址寄存器组和数字寄存器组，一地址比较器电路连接于地址寄存器组，用于比较地址寄存器组和PC中的地址值，同时所述OTP中设置一个重写区，用以存放需要重新烧录OTP的地址和数据。该系统及方法能够提高OTP的烧录良率，提高烧录质量，减少浪费。

Description

一种可修正OTP烧录问题的MCU系统及烧录方法

技术领域

本发明属于芯片烧录的技术领域，特别涉及一种利用MCU进行OTP烧录的系统及方法。

背景技术

MCU的程序存储器有MASK，OTP，FLASH等多种类型。其中MASK因为只能在晶圆制造时确定程序所以会给用户修改程序带来不便。FLASH或者EEPROM的类型的MCU虽然可以多次烧录程序，但是因为制作工艺流程相对复杂，成本较高，同时FLASH存储器的良率普遍较OTP类型的存储器更低。OTP(One Time Programmable)类型的MCU因为可以根据客户设计烧录程序，而价格相比较FLASH或者EEPROM更具优势广泛应用于玩具，小家电，LED灯控等众多领域。但是OTP类型的MCU只能一次烧录，所以当出现烧录问题时，该产品只能报废，造成较大的损失。

目前主要影响OTP烧录不良有两个方面的因素，第一就是因为电源的干扰，特别是烧录电源的干扰会造成OTP容易出现电压不足，导致烧录时注入电荷量不够，从而写入的数据不够稳定容易丢失，或者是电源干扰导致了电压过高，从而导致了OTP没有写入的数据的位置因为高压的作用而出现了注入电荷的问题。第二就是数据线干扰，当通信过程中因为接触不良等原因，导致了数据接收错误，从而出现了烧录错误的问题。干扰信号的干扰时间一般来说相对较短，因此可能会导致OTP烧录中少量的地址位出现错误，最终的结果导致整个MCU芯片报废，如果MCU芯片是在线烧录则会导致电路板报废或者是需要重新更换芯片烧录，给生产过程带来了很大损失。

如专利申请200610034836.9公开了一种涉及检测的OTP烧录控制方法和系统，该方法为：A.设置LCD对比度调节可容忍范围，B.启动LCD，C.调节LCD对比度，至少在所述的可容忍范围内LCD显示正常时，根据相应的对比度调节值确定LCD驱动器的OTP烧录参数值，D.向LCD驱动器施加烧录工作电压，以及向LCD驱动器传递OTP烧录参数值，该系统包括主控单元和被测试的LCD，其特征在于：还包括设置模块，主控单元中包含烧录管理模块，设置模块向烧录管理模块传递调节数据，烧录管理模块根据设置模块所传递的数据使得LCD相应地显示，取得对比度调节值，计算LCD驱动器的OTP烧录参数值，向LCD发送烧录指令，传递OTP烧录参数值，控制主控单元使LCD驱动器加电或下电。该方法也是通过对LCD的烧录参数进行调整和控制达到提高烧录效果的目的，然而，该方法也只能在烧录之前对烧录的对象进行调整，如果烧录过程中出现问题，仍然无法解决。

发明内容

为解决上述问题，本发明的目的在于提供一种可修正OTP烧录问题的MCU系统及烧录方法，该系统及方法能够提高OTP的烧录良率，提高烧录质量，减少浪费。

为实现上述目的，本发明的技术方案如下。

一种可修正OTP烧录问题的MCU系统，其包括有MCU、指令寄存器，其特征在于该MCU中设置有多路数据选择器MUX、地址寄存器组和数字寄存器组，所述OTP通过多路数据选择器MUX连接地址寄存器组和数字寄存器组，一地址比较器电路连接于地址寄存器组，用于比较地址寄存器组和PC中的地址值，同时所述OTP中设置一个重写区，用以存放需要重新烧录OTP的地址和数据。

所述地址寄存器组也可以由其他高速的存储器构成，例如SRAM，SDRAM等等。

所述MCU的地址寄存器组为8组，每组位宽为13位(8Kb的寻址空间为13位)数据寄存器组为8组，每组位宽为8位。地址比较器电路中有8个13位的比较器电路。

所述地址寄存器与所述数据寄存器一一对应，且所述地址比较器电路也与地址寄存器一一对应。

一种可修正OTP烧录问题的烧录方法，其特征在于该方法包括OTP烧录步骤及校验步骤，所述OTP烧录步骤就是对OTP进行烧录，烧录完成后进入校验步骤；所述校验步骤通过对地址的校验检验烧录是否成功，如果烧录成功，则退出烧录，如果烧录不成功，则记录下该地址和正确的数据，将烧录地址直接跳入OTP的重写区域，将之前出错的地址和数据写入重写区域；然后校验重写区域内的地址和数据是否正确，如果正确则退出烧录反馈烧录成功，否则检查重写区域是否已经写满，如果已经写满则退出烧录，并通知烧录失败，否则在重写区内重新写入地址和数据。

所述方法，每次OTP上电后执行指令之前，先检测重写区内是否有效数据，如果没有则退出配置模式，开始正常工作，如果重写区内有有效数据从重写区读出重新写入的地址和数据，其中地址存入MCU的地址寄存器组，数据存入MCU的数据寄存器组，之后退出配置模式，开始正常工作。

所述方法中，PC的地址值会与地址寄存器中的值(地址指针值)作比较，当发现地址寄存器组中的值与PC的地址值相同时，数据选择器不再选择OTP读出数据送入指令寄存器中，而是选择从地址寄存器组中命中的地址所对应的数据寄存器中输出数据给到指令寄存器，这样实现了对于OTP烧录错误数据的校正。

正常执行指令时，地址比较器电路1至8都是输出0，S_addr为低电平，此时指令寄存器从OTP存储器中读取数据。当PC地址值与地址寄存器值相等时，地址比较器电路1输出为高电平。当8个比较器电路中有一个输出为高电平时S_addr为高电平，说明PC地址值和地址比较器组中的值相等。例如当PC值为0176h，而地址寄存器组中的addr_reg1保存的值为0176h，则比较器1输出高电平(S1为高电平)，同时S_addr为高，表示指令寄存器从数据寄存器1中读出数据(08h)。

通过本发明，能够实时地检测到烧录的效果，并得以纠正错误的烧录，可以进一步提高OTP的烧录良率，提高烧录质量，具有减少浪费的有益效果。

附图说明

图1是本发明所实施的系统结构示意图。

图2是本发明所实施的流程图。

图3是本发明所实施OTP上电流程图。

图4是本发明所实施单个地址比较器的电路图。

图5是本发明所实施地址比较器的构成图。

图6是本发明所实施多路数据选择器的电路图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明所实施的MCU系统包括有MCU及指令寄存器，请参照图1所示，该MCU中设置有多路数据选择器MUX、地址寄存器组和数字寄存器组，所述OTP通过多路数据选择器MUX分别连接地址寄存器组和数字寄存器组，一地址比较器电路连接于地址寄存器组和PC，用于比较地址寄存器组和PC中的地址值，同时在OTP中设置一个重写区，用以存放需要重新烧录OTP的地址和数据。

图2所示，该烧录方法主要包括OTP烧录步骤及校验步骤，所述OTP烧录步骤就是对OTP进行烧录，这是常用的步骤，在此不再赘述。

烧录完成后进入校验步骤；所述校验步骤通过对地址的校验检验烧录是否成功，如果烧录成功，则退出烧录，如果烧录不成功，则记录下该地址和正确的数据，将烧录地址直接跳入OTP的重写区域，将之前出错的地址和数据写入重写区域；然后校验重写区域内的地址和数据是否正确，如果正确则退出烧录反馈烧录成功，否则检查重写区域是否已经写满，如果已经写满则退出烧录，并通知烧录失败，否则在重写区内重新写入地址和数据。

结合图3所示，每次OTP上电后执行指令之前，先检测重写区内是否有效数据，如果没有则退出配置模式，开始正常工作，如果重写区内有有效数据从重写区读出重新写入的地址和数据，其中地址存入MCU的地址寄存器组，数据存入MCU的数据寄存器组，之后退出配置模式，开始正常工作。

地址寄存器组也可以由其他高速的存储器构成，例如SRAM，SDRAM等等。通常情况下，MCU的地址寄存器组为8组，每组位宽为13位(8Kb的寻址空间为13位)数据寄存器组为8组，每组位宽为8位；地址寄存器与数据寄存器一一对应。地址比较器电路中有8个13位的比较器电路，因此，地址比较器电路也与地址寄存器是一一对应的。

单个地址比较器电路的结构如图4所示，就是PC值与地址寄存器值比较电路，当PC[0]与addr_reg[0]相同时，异或值为0，当两者不同时异或为1.当13位地址都相同时，S为1，否则为0。

通过上述的单个地址比较器构成了地址比较器电路，如图5所示。图5是将8个单个地址比较器(图4)的结果相或，当其中有一个地址相同(如地址寄存器1与PC值相同)时，S1会置1，S_addr也会置1，说明PC指针值有一个需要在重写区域读出数据。

多路数据选择器的结构，则如图6所示。当其中一个地址比较相同时(如S1)，S1与数据寄存器1相与的结果就是数据寄存器1，其余的地址比较将会为0，则S2与地址寄存器2的相与结果为0，以此类推，再经过或门之后的结果就是数据寄存器1的值。而此时S_ADDR为1，所以多路选择器会选择数据寄存器1的值给指令寄存器。

再结合图1所示，首先要划分重写区域，例如在8KB大小的OTP类型的MCU中，划分最后的64Byte区域为重写区域。重写区域在没有写入值时为FFh，即当重写区域64byte全部为FFh时，重写区无效，不需要导入数据到MCU的地址寄存器组和数据寄存器组。

在MCU芯片上电后，芯片从重写区域读出地址和数据，其中地址(0176h)放入地址寄存器1，数据(08h)存入数据寄存器1。然后退出配置模式开始执行。

其中，PC的地址值会与地址寄存器中的值作比较，当发现地址寄存器组中的值与PC的地址值相同时，数据选择器不再选择OTP读出数据送入指令寄存器中，而是选择从地址寄存器组中命中的地址所对应的数据寄存器中输出数据给到指令寄存器，这样实现了对于OTP烧录错误数据的校正。

具体地说，正常执行指令时，地址比较器电路1至8都是输出0，S_addr为低电平，此时指令寄存器从OTP存储器中读取数据。当PC的地址值与地址寄存器存储的值相等时，地址比较器电路1输出为高电平。当8个地址比较器电路中有一个输出为高电平时S_addr为高电平，说明PC的地址值和地址比较器组中的值相等。例如当PC的地址值为0176h，而地址寄存器组中的addr_reg1保存的值为0176h，则比较器1输出高电平(S1为高电平)，同时S_addr为高，表示指令寄存器从数据寄存器1中读出数据(08h)。

当烧录结束后校验数据时发现地址0176h地址出现了烧录数据错误(应该烧录18h，结果烧录成为08h)，则会将0176h和08h两个值记录下来。将烧录的地址指针跳到重写区(1FC0h)依次写入01h、76h和08h三个值，然后依次做校验，如果校验成功则退出烧录，返回烧录成功，如果校验失败，则将地址跳到1FC3h，依次写入01h、76h和08h三个值，校验成功，则返回烧录成功，如果一直校验失败，最后写完重写区域后会退出烧录，并返回烧录失败。

如此，能够发现烧录失败的情况，及时进行修正，从而提高烧录质量和烧录效率，减少失败件的产生，避免了不必要的浪费。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种可修正OTP烧录问题的MCU系统，其包括有MCU、指令寄存器，其特征在于该MCU中设置有多路数据选择器MUX、地址寄存器组和数据寄存器组，所述OTP通过多路数据选择器MUX连接地址寄存器组和数据寄存器组，一地址比较器电路连接于地址寄存器组，用于比较地址寄存器组和PC中的地址值，同时所述OTP中设置一个重写区，用以存放需要重新烧录OTP的地址和数据。

2.如权利要求1所述的可修正OTP烧录问题的MCU系统，其特征在于所述MCU的地址寄存器组为8组，每组位宽为13位；数据寄存器组为8组，每组位宽为8位。

3.如权利要求1所述的可修正OTP烧录问题的MCU系统，其特征在于所述地址比较器电路中有8个13位的比较器电路。

4.如权利要求1所述的可修正OTP烧录问题的MCU系统，其特征在于所述地址寄存器与所述数据寄存器一一对应，且所述地址比较器电路也与地址寄存器一一对应。

5.一种可修正OTP烧录问题的烧录方法，其特征在于该方法包括OTP烧录步骤及校验步骤，所述OTP烧录步骤就是对OTP进行烧录，烧录完成后进入校验步骤；所述校验步骤通过对地址的校验检验烧录是否成功，如果烧录成功，则退出烧录，如果烧录不成功，则记录下该地址和正确的数据，将烧录地址直接跳入OTP的重写区域，将之前出错的地址和数据写入重写区域；然后校验重写区域内的地址和数据是否正确，如果正确则退出烧录反馈烧录成功，否则检查重写区域是否已经写满，如果已经写满则退出烧录，并通知烧录失败，否则在重写区内重新写入地址和数据；所述方法，每次OTP上电后执行指令之前，先检测重写区内是否有有效数据，如果没有则退出配置模式，开始正常工作；如果重写区内有有效数据从重写区读出重新写入的地址和数据，其中地址存入MCU的地址寄存器组，数据存入MCU的数据寄存器组，之后退出配置模式，开始正常工作。

6.如权利要求5所述的可修正OTP烧录问题的烧录方法，其特征在于所述方法中，PC的地址值会与地址寄存器中的值作比较，当发现地址寄存器组中的值与PC的地址值相同时，数据选择器选择从地址寄存器组中命中的地址所对应的数据寄存器中输出数据给到指令寄存器。

7.如权利要求6所述的可修正OTP烧录问题的烧录方法，其特征在于正常执行指令时，地址比较器电路1至8都是输出0，S_addr为低电平，此时指令寄存器从OTP存储器中读取数据；当8个比较器电路中有一个输出S_addr为高电平时，说明PC地址值和地址比较器组中的值相等，指令寄存器从数据寄存器1中读出数据。