CN104241228A - 具有穿通接触部的asic构件 - Google Patents

Abstract

本发明涉及一种用于ASIC构件中的穿通接触部的实现方案，所述ASIC构件能够简单地集成在ASIC衬底的CMOS工艺中。所述ASIC构件(120)具有有效的前侧，在所述有效的前侧中实现电路功能(20)。所述至少一个穿通接触部(15)应建立所述有效的前侧与所述构件背侧之间的电连接。根据本发明，在前侧通过至少一个完全填充的前侧沟槽(151)限定所述穿通接触部(15)，而在背侧通过至少一个没有完全填充的背侧沟槽(154)限定所述穿通接触部。所述背侧沟槽(154)通到经填充的前侧沟槽(151)中。

Description

具有穿通接触部的ASIC构件

技术领域

本发明一般性地涉及一种具有有效的前侧的ASIC(专用集成电路)构件和至少一个穿通接触部(Durchkontakt)，在所述前侧中实现电路功能，所述穿通接触部建立有效的前侧与构件背侧之间的电连接。

背景技术

在垂直混合集成部件的范畴内，具有穿通接触部的ASIC构件的使用特别重要。这种部件通常包括多个不同的构件，它们以芯片叠堆的形式相互重叠地装配。有利地，一个部件的多个构件的不同功能性大多相互补充地进行应用。经常借助穿通接触部实现垂直混合集成部件的各个构件之间的电连接及其外部接通，这不仅由于微型化而且在二级装配时是有利的。在垂直混合集成部件中拼装的构件不仅可以涉及具有微机械功能性的MEMS(微机电系统)构件而且可以涉及具有纯电路技术功能性的ASIC构件。此外，在垂直混合集成部件的范畴内，ASIC构件也经常用于MEMS构件的微机械结构的加盖。例如，具有微机械传感器构件和ASIC构件的垂直混合集成惯性传感器部件是已知的，在所述ASIC构件上集成有用于传感器信号的分析处理电路。在所述惯性传感器部件中，ASIC构件装配在MEMS构件的传感器结构上方并且相对环境干扰封闭所述传感器结构。由实际已知一系列用于ASIC构件中的穿通接触部的实现方案，这些实现方案也适合垂直混合集成部件的构造并且尤其也适合所谓的晶片级封装，在所述晶片级封装中各个构件在晶片复合体中装配并且随后才作为封装分割。

根据一种已知的方式，在ASIC衬底工艺的范畴中施加穿通接触部，更确切地，作为ASIC衬底中的盲口。然后以金属——例如以铜或钨或者以金属层和介质完全填充所述盲口，从而ASIC衬底的表面对于进一步处理是尽可能封闭和平坦的。在ASIC衬底装配在另一衬底上之后才在背侧暴露并且接通所述形式的穿通接触部，其方式例如是，对ASIC衬底进行背侧减薄。在所述实现方式中，通过盲口或者过孔(Via)的完全填充来相对外部影响保护穿通接触部的金属内核或者金属印制导线。

因为这种过孔通常具有大的纵横比，所以不仅用于在ASIC衬底中产生相应的开口的结构化方法而且所述填充是相对费事的。

发明内容

借助本发明提出一种用于ASIC构件中的穿通接触部的明显简化制造工艺的实现方案。

根据本发明，在前侧通过至少一个完全填充的前侧沟槽(Trench)限定穿通接触部，而在背侧通过至少一个没有完全填充的背侧沟槽限定穿通接触部。背侧沟槽通到经填充的前侧沟槽中。

因此，ASIC衬底中的穿通接触部在此是前侧处理与背侧处理的组合的结果。在两侧对ASIC衬底进行结构化，以便跨接衬底厚度。因此，不仅前侧沟槽的纵横比而且背侧沟槽的纵横比小于衬底中单侧产生的穿通接触部。因为仅仅填充前侧沟槽，所以填充开销在此也是相对较低的。根据本发明的实现方案的特别优点是，至少前侧处理能够非常好地集成在ASIC衬底的CMOS工艺中。即可以如底部沟槽绝缘(Bottom Trench Isolation)那样简单地实施前侧处理，所述底部沟槽绝缘通常用于与ASIC衬底中的各个电路部件的电绝缘。

原则上能够通过不同的方式方法实现用于ASIC衬底中的穿通接触部的根据本发明的实现方案，尤其这涉及穿通接触部借助沟槽的限定。

在本发明的一种实施方式中，前侧沟槽和背侧沟槽实现为环形的绝缘沟槽，它们使在ASIC衬底的整个厚度上延伸的作为穿通接触部的衬底区域电绝缘。为此，前侧沟槽至少以介电材料涂覆或者甚至完全以介电材料填充。无论如何，在所述实施方式中，通过ASIC衬底的半导体材料建立ASIC构件的有效的前侧与背侧之间的导电连接，从而穿通接触部在此是相对高欧姆的。

在本发明的另一种实施方式中，使前侧沟槽在其以导电材料填充之前通过至少一个介电层相对相邻的半导体材料电绝缘。在所述情形中，也通过至少一个介质层使背侧沟槽相对相邻的半导体材料电绝缘，以便将至少一个印制导线从构件背侧上的布线层在背侧沟槽的壁上引导至前侧沟槽的导电填充。在所述实施方式中，通过前侧沟槽的填充的导电内核以及背侧沟槽的壁上的印制导线建立ASIC构件的有效的前侧与背侧之间的导电连接。在此，穿通接触部的电阻因此取决于将何种导电材料用于内核和印制导线。与将金属、例如铜用于内核和/或印制导线时相比，在将多晶硅用于内核和印制导线的情况下穿通接触部总体上是更高欧姆的。

根据本发明，通过前侧沟槽和背侧沟槽跨接ASIC衬底的厚度，其方式是，背侧沟槽通到经填充的前侧沟槽中。在此，基本上可以自由选择前侧沟槽的深度。在本发明的一种优选实施方式中，相应于前侧的电路功能的底部沟槽绝缘的深度来选择前侧沟槽的深度。在所述情形中，可以与可能的底部沟槽绝缘一起产生以及也填充用于穿通接触部的前侧沟槽。

如开始已经提及的那样，根据本发明的用于穿通接触部的实现方案特别好地适合在垂直混合集成部件的范围内构造的ASIC构件。在此证实特别有利的是，ASIC构件以其背侧装配在另一构件上，从而穿通接触部的背侧沟槽是封闭的并且在穿通接触部与所述另一构件之间存在导电连接。因此，简单地借助结构技术和连接技术相对环境影响保护穿通接触部。

附图说明

如以上已经描述的那样，存在以有利的方式构型以及扩展本发明的教导的不同可能性。对此，一方面参考独立权利要求后面的权利要求，而另一方面参考本发明的多个实施例借助附图的以下描述。

图1示出具有MEMS构件110和根据本发明的ASIC构件120的垂直混合集成部件100的示意性截面图，其中在ASIC衬底的半导体材料中实现穿通接触部；

图2示出具有MEMS构件110和根据本发明的ASIC构件220的垂直混合集成部件200的示意性截面图，其中以前侧沟槽和背侧空心过孔中的导电内核的形式实现所述穿通接触部；

图3示出具有MEMS构件110和根据本发明的ASIC构件320的垂直混合集成部件300的示意性截面图，其中以前侧的所填充的金属过孔和背侧的空心过孔的形式实现所述穿通接触部。

具体实施方式

在图1至3中示出的所有三个部件100、200和300包括具有微机械传感器结构10的MEMS构件110，所述微机械传感器结构构造在MEMS构件110的前侧中。此外，部件100、200和300分别包括一个ASIC构件120、220和320，所述ASIC构件以其背侧装配在MEMS构件110的前侧上，从而所述两个构件构成芯片叠堆或者晶片级封装。在ASIC构件120、220或者320的前侧中构造有ASIC构件120、220或者320的电路功能，这在此以表面层20的形式表示。在ASIC构件120、220或者320的背侧中构造有空腔21，所述空腔设置在MEMS构件110的微机械传感器结构10上方，从而相对外部干扰影响保护所述微机械传感器结构，但所述微机械传感器结构不在其由功能决定的运动性方面受限制。

在空腔21的侧面分别构造有穿通接触部，所述穿通接触部使前侧中的电路功能20与ASIC构件120、220或者320的背侧电连接。在在此示出的所有三个实施方式中，与通过键合的机械连接一起建立ASIC构件120、220或者320与MEMS构件110之间的电连接，这随后又针对三个实施例中的每一个分开阐述。

在图1中示出的第一实施方式(部件100)中，在前侧通过圆环形的前侧沟槽151限定穿通接触部15，所述穿通接触部首先根据底部沟槽绝缘的类型以介电材料152、例如氧化物内衬并且然后以多晶硅153完全填充。在背侧，通过敞开的、同样圆环形的背侧沟槽154限定穿通接触部15，所述背侧沟槽通到经填充的前侧沟槽151、152、153中。在此，前侧沟槽151、152、153与背侧沟槽154一起构成环形的绝缘结构，所述环形的绝缘结构在ASIC衬底120的整个厚度上延伸并且使作为穿通接触部的衬底区域15电绝缘。

在ASIC衬底120的有效的前侧20的CMOS工艺之后或者与ASIC衬底120的有效的前侧20的CMOS工艺一起产生用于穿通接触部15的前侧限定的底部沟槽绝缘结构151、152、153。在结束前侧工艺之后，在ASIC衬底120的背侧上在穿通接触部15的区域中施加用于机械连接的键合框22和电连接区域155之前，首先对ASIC衬底120进行背侧减薄。随后才对ASIC衬底120的背侧进行结构化。在此，在空腔21旁也产生背侧沟槽154，所述背侧沟槽通到经填充的前侧沟槽151、152、153中。随后，在ASIC衬底120装配在MEMS衬底110上时，通过键合框22建立ASIC衬底120的背侧与MEMS衬底110的前侧之间的严密密封的连接。在此，通过电连接155也建立穿通接触部15与MEMS衬底110之间的电连接。因为穿通接触部15位于封闭的键合框22内，所以其相对外部干扰影响受保护。因此，电绝缘层和背侧沟槽154的填充不是强制必需的。

在图2中示出的部件200中，在前侧通过盲孔状的前侧沟槽251限定穿通接触部，所述盲孔状的前侧沟槽同样根据底部沟槽绝缘的类型首先以介电氧化物252加衬并且然后以多晶硅253完全填充。在背侧通过敞开的、同样盲孔状的背侧沟槽254限定穿通接触部，所述背侧沟槽通到经填充的前侧沟槽251、252、253中。

然而，与在图1中示出的实施方式不同，背侧沟槽254在此根据空心过孔的类型配置。为此，首先在ASIC衬底220的背侧上并且尤其在背侧沟槽254的壁上产生介电层256。然后在背侧沟槽254的底部上打开介电层256，以便使底部沟槽绝缘结构251、252、253的多晶硅内核253的下端部在ASIC衬底220的前侧中暴露。然后，在适合的涂覆方法中施加在此没有详细表示的势垒层和由铜构成的胚层，所述胚层然后在电镀处理中以铜增强。随后，将如此在ASIC衬底220的背侧上产生的铜层257结构化为布线层。在此，在ASIC衬底220的背侧上产生连接盘258。

在此，通过底部沟槽绝缘结构的多晶硅内核253与背侧沟槽254的金属化部257的连接构成ASIC衬底220的有效的前侧20与在其背侧上的布线层之间的电连接的穿通接触部。

在部件200的情形中，ASIC衬底220也通过键合框22和电连接区域255装配在MEMS构件110的前侧上。因为部件220的穿通接触部也位于封闭的、严密密封的键合框22内，所以其相对外部干扰影响受保护。因此，不需要用于保护背侧沟槽154的空心过孔结构的其他措施。

在图3中示出的部件300中，虽然在前侧同样通过盲孔状的前侧沟槽351限定穿通接触部。但所述穿通接触部在此不根据底部沟槽绝缘的类型(如在部件200的情形中)填充，而是如金属穿通接触部或者铜穿通接触部那样以铜内核353填充，所述铜内核通过介电层352相对相邻的ASIC衬底320电绝缘。所述铜过孔351、352、353与ASIC衬底320的有效的前侧中的电路元件20电连接。

在背侧，如在部件200的情形中那样，通过敞开的、同样盲孔状的背侧沟槽354限定穿通接触部，所述背侧沟槽通到前侧的铜过孔351、352、353中并且如空心过孔那样配置。与此相应地，通过介电层356使背侧沟槽354的壁上的金属涂层357和ASIC衬底320的背侧上的连接盘358相对衬底材料电绝缘。在此，通过前侧的经完全填充的铜过孔的铜内核353与背侧的空心过孔354的金属化部357的连接构成ASIC衬底320的有效的前侧20与其背侧之间的电连接。

如在部件200的情形中那样，通过键合框22和电连接区域355建立ASIC衬底320与MEMS衬底110之间的机械连接和电连接。

Claims (7)

1.一种ASIC构件(120)，其具有一个有效的前侧并且具有至少一个穿通接触部(15)，在所述前侧中实现电路功能(20)，所述至少一个穿通接触部建立所述有效的前侧和构件背侧之间的电连接，其特征在于，

●所述穿通接触部(15)在前侧通过至少一个完全填充的前侧沟槽(151)限定；

●所述穿通接触部(15)在背侧通过至少一个没有完全填充的背侧沟槽(154)限定；

●所述背侧沟槽(154)通到所述填充的前侧沟槽(151)中。

2.根据权利要求1所述的ASIC构件(120)，其特征在于，所述前侧沟槽(151)和所述背侧沟槽(154)实现为环形的绝缘沟槽，它们使在所述ASIC衬底(120)的整个厚度上延伸的作为穿通接触部的衬底区域(15)电绝缘。

3.根据权利要求1所述的ASIC构件(220)，其特征在于，所述前侧沟槽(251)通过至少一个介电层(252)相对相邻的半导体材料电绝缘，所述前侧沟槽(251)以导电材料(253)填充，所述背侧沟槽(254)通过至少一个介电层(256)相对所述相邻的半导体材料电绝缘，并且至少一个印制导线(257)从所述构件背侧上的布线层(258)在所述背侧沟槽(254)的壁上引导至所述前侧沟槽(251)的导电填充(253)。

4.根据权利要求3所述的ASIC构件(220；320)，其特征在于，所述前侧沟槽(251；351)以多晶硅(253)填充。

5.根据权利要求3所述的ASIC构件(320)，其特征在于，所述前侧沟槽(351)以金属(353)、尤其以铜填充，并且至少一个金属印制导线(357)、尤其铜印制导线从所述构件背侧上的布线层(358)在所述背侧沟槽(354)的壁上引导至所述前侧沟槽(351)的金属填充(353)。

6.根据权利要求1至5中任一项所述的ASIC构件，其特征在于，所述前侧沟槽延伸至前侧的电路功能的底部沟槽绝缘的深度。

7.一种垂直混合集成部件(100)，其具有根据权利要求1至6中任一项所述的至少一个ASIC构件(120)和至少一个另外的构件(110)，其中，所述ASIC构件(120)以其背侧装配在所述另外的构件(110)上，从而所述穿通接触部(15)的背侧沟槽(154)是封闭的，并且在所述穿通接触部(15)与所述另外的构件(110)之间存在导电连接(155)。