CN104217959B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN104217959B CN104217959B CN201410140427.1A CN201410140427A CN104217959B CN 104217959 B CN104217959 B CN 104217959B CN 201410140427 A CN201410140427 A CN 201410140427A CN 104217959 B CN104217959 B CN 104217959B
- Authority
- CN
- China
- Prior art keywords
- active fin
- semiconductor devices
- field insulating
- insulating membrane
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 98
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000012528 membrane Substances 0.000 claims abstract description 77
- 238000005530 etching Methods 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims description 84
- 229910052751 metal Inorganic materials 0.000 claims description 84
- 239000000758 substrate Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 17
- 125000006850 spacer group Chemical group 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 230000003628 erosive effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 17
- 230000000694 effects Effects 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000012141 concentrate Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910004160 TaO2 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 239000011513 prestressed concrete Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- UBMXAAKAFOKSPA-UHFFFAOYSA-N [N].[O].[Si] Chemical compound [N].[O].[Si] UBMXAAKAFOKSPA-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 101150070760 cgs1 gene Proteins 0.000 description 1
- 101150008586 cgs2 gene Proteins 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- NQKXFODBPINZFK-UHFFFAOYSA-N dioxotantalum Chemical compound O=[Ta]=O NQKXFODBPINZFK-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种半导体器件及其制造方法。半导体器件的制造方法包括：提供有源鳍和包括设置在有源鳍上的第一沟槽的场绝缘膜；通过执行设置在第一沟槽的侧壁和下部上的场绝缘膜的第一蚀刻而形成第二沟槽；通过执行设置在第二沟槽的侧壁和下部上的场绝缘膜的第二蚀刻而在场绝缘膜中形成第一区域和第二区域，第一区域邻近有源鳍设置并具有第一厚度，第二区域相比于第一区域与有源鳍间隔开设置并具有比第一厚度厚的第二厚度；以及在有源鳍和场绝缘膜上形成栅极结构。
Description
技术领域
本发明涉及一种半导体器件及其制造方法。
背景技术
近来，已经开发了能够在低电压下执行高速操作的诸如场效应晶体管的半导体器件，并且已经开发了表现出提高的集成度的半导体器件的制造工艺。半导体器件的提高的集成度会导致在场效应晶体管中出现短沟道效应。为了克服这种效应，已经开发了鳍型场效应晶体管（FinFET），其具有形成为3D空间结构的沟道。
发明内容
本发明的实施方式提供了具有改善的操作特性的半导体器件的制造方法。
本发明的其它优点、目的和特征将部分在以下的描述中阐述，并且对于本领域的普通技术人员而言在分析以下的描述时将部分变得明显，或者可以从本发明的实践而知晓。
在本发明的一个方面中，提供了一种制造半导体器件的方法，该方法包括：提供有源鳍和包括在有源鳍上的第一沟槽的场绝缘膜；蚀刻场绝缘膜的限定第一沟槽的侧壁的部分以形成第二沟槽；蚀刻第二沟槽的下部，使得场绝缘膜的邻近有源鳍设置的第一区域具有第一厚度，并且场绝缘膜的与第一区域相比与有源鳍间隔开的第二区域具有比第一厚度厚的第二厚度；以及在有源鳍和场绝缘膜上形成栅极结构。
在本发明的另一方面中，提供了一种制造半导体器件的方法，该方法包括：提供第一和第二有源鳍；在第一和第二有源鳍上形成场绝缘膜；在场绝缘膜中在相应的第一和第二有源鳍之上形成第一和第二沟槽；各向异性地蚀刻场绝缘膜的邻近相应的第一和第二有源鳍并且通过相应的第一和第二沟槽暴露的部分，以在场绝缘膜中形成第一区域和第二区域，第一区域邻近第一和第二有源鳍设置并具有第一厚度，第二区域设置在第一和第二有源鳍之间，并且具有比第一厚度厚的第二厚度；以及在第一和第二有源鳍以及场绝缘膜上形成栅极结构。
在本发明的另一方面中，提供了一种半导体器件，该半导体器件包括：第一和第二有源鳍，沿着第一方向从衬底突出；场绝缘膜，在衬底上处于第一和第二有源鳍之间；在场绝缘膜上的栅极结构，围绕第一和第二有源鳍的至少部分；以及间隔件，设置在栅极结构的至少一侧上，其中，场绝缘膜包括邻近第一和第二有源鳍并具有第一厚度的第一区域以及相比于第一区域与第一和第二有源鳍间隔开并具有比第一厚度厚的第二厚度的第二区域，以及栅极结构包括在第一方向上沿着间隔件的侧壁延伸的栅极绝缘膜。
在本发明的另一方面中，提供了一种半导体器件，该半导体器件包括：第一和第二有源鳍，从衬底突出并在第一方向上沿着衬底延伸；场绝缘膜，设置在第一和第二有源鳍之间；栅极结构，设置在场绝缘膜以及第一和第二有源鳍上以沿着与第一方向相交的第二方向延伸；以及源极区域和漏极区域，形成在邻近栅极结构的第一有源鳍处，其中，邻近第一和第二有源鳍设置的栅极结构的厚度大于设置在第一和第二有源鳍之间的中心区域中的栅极结构的厚度，源极区域和漏极区域的上表面形成为在衬底的顶表面之上比栅极结构的下表面高。
本发明的其他细节被包括在详细描述和附图中。
附图说明
本发明的以上和其他目的、特征和优点将从以下结合附图的详细描述而变得更明显，图中：
图1是示出根据本发明的第一实施方式的半导体器件的布局图；
图2是图1中区域A的透视剖视图；
图3是沿着图1中的线B-B截取的截面图；
图4是沿着图1中的线D-D截取的截面图；
图5是示出图1和图2中所示的半导体器件的场绝缘膜的部分透视图；
图6是示出图1和图2中所示的半导体器件的金属栅极的部分透视图；
图7和图8是解释根据本发明的第一实施方式的半导体器件的效果的视图；
图9是示出根据本发明的第二实施方式的半导体器件的视图；
图10是示出根据本发明的第三实施方式的半导体器件的截面图；
图11是示出根据本发明的第四实施方式的半导体器件的截面图；
图12是示出根据本发明的第五实施方式的半导体器件的截面图；
图13是示出根据本发明的第六实施方式的半导体器件的布局图；
图14是示出图13中所示的半导体器件的金属栅极的部分透视图；
图15是示出根据本发明的第七实施方式的半导体器件的示意图；
图16是示出根据本发明的第八实施方式的半导体器件的示意图；
图17至图22是解释根据本发明的实施方式的半导体器件的制造方法的中间步骤的视图；
图23是包括根据本发明的一些实施方式的半导体器件的电子系统的框图；以及
图24和图25是根据本发明的一些实施方式的半导体器件能够被应用的示例性半导体系统的视图。
具体实施方式
本发明的优点和特征及其实现方法可以通过参照下面对示例实施方式的详细描述和附图而更容易理解。但是，本发明可以以许多不同的形式实施，而不应理解为限于在此阐述的实施方式。而是，提供这些实施方式以使得本公开将是彻底和完整的，并且向本领域技术人员充分地传达本发明的构思，并且本发明将仅由权利要求书限定。在图中，为了清楚，层和区域的厚度被夸大。
将理解，在一个元件或层被称为在另一个元件或层“上”或“连接到”另一个元件或层时，它可以直接在其他元件或层上或者直接连接到其他元件或层，或者可以存在居间元件或层。相反，当一个元件被称为“直接”在另一元件或层“上”或者“直接连接到”另一元件或层，则不存在居间元件或层。相同的附图标记始终表示相同的元件。如在此使用的，术语“和/或”包括一个或多个相关列举项目的任意和所有组合。
为了易于描述，可以在此使用空间关系术语诸如“下面”、“之下”、“下部”、“之上”、“上部”等来描述一个元件或特征与另一个元件或特征的如图中所示的关系。将理解，空间关系术语旨在涵盖除了图中所示的取向之外装置在使用或操作中的不同取向。例如，如果图中的装置被翻转，描述为在其他元件或特征“之下”或“下面”的元件则将取向为在其他元件或特征“之上”。因而，示例性术语“之下”能够涵盖“之上”和“之下”两种取向。装置可以以其他方式取向（旋转90度或其他取向）并且在此使用的空间关系描述语应相应地解释。
在描述本发明的上下文中（尤其是在权利要求的上下文中），术语“一”和“该”以及类似引用语的使用应解释为涵盖单数和复数形式二者，除非在此另外表示或者与上下文明显矛盾。术语“包括”、“具有”和“包含”应解释为开放性术语（即，意指包括但不限于），除非另外指出。
将理解，虽然术语第一、第二等可以在此被用于描述不同的元件，但是这些元件不应被这些术语限制。这些术语仅被用于将一个元件与另一个元件区分开。因此，例如，下面讨论的第一元件或第一部件可以被称为第二元件或第二部件，而不背离本发明的教导。
下面参照透视图、截面图和平面图来描述本发明，图中示出本发明的示例实施方式。将理解，这些视图可以根据制造技术和/或容差而修改。因而，图中所示的区域是以示意的形式示出，区域的形状通过图示而非限制的方式简单地给出。
除非另外定义，在此使用的所有技术术语和科学术语具有与本发明所属领域的普通技术人员通常理解的相同的含义。应注意，在此提供的任何和所有示例或者示例性术语的使用仅仅旨在更好地说明本发明，而不是对本发明的范围的限制，除非另外指明。
下面，将参照附图详细描述本发明的示例实施方式。
图1是示出根据本发明的第一实施方式的半导体器件的布局图。图2是图1中区域A的透视剖视图，图3是沿着图1中的线B-B截取的截面图，图4是沿着图1中的线D-D截取的截面图。图5是示出图1和图2中所示的半导体器件的场绝缘膜的部分透视图，图6是示出图1和图2中所示的半导体器件的金属栅极的部分透视图。
参照图1至图6，半导体器件1包括多个有源鳍F1和F2、场绝缘膜110和多个栅极结构GS1至GS4。
多个有源鳍F1和F2可以包括第一有源鳍F1和第二有源鳍F2。在图中仅示出两个有源鳍F1和F2。但是，本发明不限于此。如果需要的话，有源鳍F1和F2的数量可以更大。
第一和第二有源鳍F1和F2可以从衬底100沿着第一方向（例如，Z方向）突出。尤其是，在本实施方式中，第一和第二有源鳍F1和F2可以与衬底100形成为一体，如图所示。具体地，衬底100可以包括半导体材料，第一和第二有源鳍F1和F2可以通过蚀刻衬底100来形成。但是，本发明不限于此，用于形成第一和第二有源鳍F1和F2的方法可以变化而没有限制。
在图中，对于沿着Y方向截取的截面，第一和第二有源鳍F1和F2的截面形状均为矩形，但是本发明不限于这种形状。在本发明的一些实施方式中，第一和第二有源鳍F1和F2的截面形状可以变化为锥形形状，其中，第一和第二有源鳍F1和F2的宽度（例如，在Y方向上的长度）随着它们从上部到下部延伸而变得更宽。此外，在本发明的其他实施方式中，第一和第二有源鳍F1和F2的截面形状可以是倒角的形状。即，第一和第二有源鳍F1和F2的拐角部分中的一个或多个可以被圆化。
第一和第二有源鳍F1和F2可以设置成在第三方向（例如，X方向）上延伸。由于第一和第二有源鳍F1和F2沿着第三方向（例如，X方向）形成为较长，因此它们可以包括沿着第三方向（例如，X方向）延伸的长边和沿着第二方向（例如，Y方向）形成的短边。即使第一和第二有源鳍F1和F2的拐角部分被圆化，本发明所属领域的技术人员仍能够将长边和短边区分开。
在本实施方式中，第一和第二有源鳍F1和F2可以包括半导体材料。于是，第一和第二有源鳍F1和F2可以用作晶体管中的沟道。即，沟道可以形成为沿着第一和第二有源鳍F1和F2的三个表面彼此连接。但是，本发明不限于此，在一些实施方式中，晶体管的沟道可以形成在第一和第二有源鳍F1和F2的彼此面对的两个表面上。
场绝缘膜110可以设置在衬底100上。具体地，如图2和图5所示，场绝缘膜110可以设置在第一和第二有源鳍F1和F2之间。场绝缘膜110可以围绕第一和第二有源鳍F1和F2的部分。具体地，如图所示，场绝缘膜110可以围绕第一和第二有源鳍F1和F2的下部。
在本实施方式中，场绝缘膜110可以包括第一区域110a和第二区域110b。在此，如图所示，场绝缘膜110的第一区域110a可以限定为场绝缘膜110的邻近第一和第二有源鳍F1和F2设置的部分，场绝缘膜110的第二区域110b可以限定为场绝缘膜110的与第一区域110a相比与第一和第二有源鳍F1和F2间隔开的部分。
在本实施方式中，第一区域110a在Z方向上的厚度T1可以小于第二区域110b在Z方向上的厚度T2。即，设置在第一有源鳍F1和第二有源鳍F2之间的中间区域中的场绝缘膜110的厚度T2可以比设置在邻近第一和第二有源鳍F1和F2的区域中的场绝缘膜110的厚度T1更厚。
在本实施方式中，第二区域110b的上表面的至少一部分可以是基本上平坦的。因为不能相对于设置在第一有源鳍F1和第二有源鳍F2之间的场绝缘膜110的整个表面执行蚀刻，而是可以仅相对于场绝缘膜110的第一区域110a局部地执行蚀刻，所以第二区域110b的上表面可以是基本上平坦的。在此提供对于场绝缘膜110的蚀刻的更详细解释。
场绝缘膜110可以是氧化物膜、氮化物膜、氮氧化物膜、或者它们的组合膜，但是本发明不限于此。
多个栅极结构GS1至GS4可以设置在场绝缘膜110上，以围绕有源鳍F1和F2的至少部分。如图所示，多个栅极结构GS1至GS4可以设置成在第二方向（例如，Y方向）上延伸。隔离膜190可以形成在栅极结构GS1到GS4之间。
在本发明的一些实施方式中，栅极结构GS1至GS4可以成对地分组。此外，对于成对地分组的多个栅极结构GS1至GS4，可以形成通过深沟槽隔离（DTI）膜彼此分离的多个有源基部。但是，本发明不限于这种形状，而是多个栅极结构GS1至GS4的形状可以变化而没有限制。
每个相应的栅极结构（例如，GS1）可以包括顺序地层叠的界面膜120、栅极绝缘膜130和金属栅极（例如，MG1）。
界面膜120用以在有源鳍F1和F2与栅极绝缘膜130之间提供改善的界面。界面膜120可以包括具有9或更小的介电常数的低k材料，例如，硅氧化物膜（k为大约4）或者硅氮氧化物膜（根据氧原子和氮原子的含量，k为大约4到8）。此外，界面膜120可以由硅酸盐制成，或者可以由以上举例的膜的组合制成。
设置在界面膜120上的栅极绝缘膜130可以例如由高k材料制成。在本发明的一些实施方式中，栅极绝缘膜130可以例如由诸如HfO2、Al2O3、ZrO2、或TaO2的材料制成，但是本发明不限于此。
栅极绝缘膜130可以在第一方向（例如，Z方向）上沿着设置在每个栅极结构（例如，GS1）的两侧的间隔件165的侧壁延伸。在本实施方式中，栅极绝缘膜130通过置换工艺（或者后栅极工艺）形成。但是，本发明不限于此，因此栅极绝缘膜130的形状可以在其他实施方式中不同。
间隔件165可以包括氮化物膜和氧氮化物膜中的至少一种。间隔件165可以形成在每个栅极结构（例如，GS1）的侧壁上。图3示出间隔件165具有弯曲的侧表面，但是本发明不限于此。间隔件165的形状可以从图3所示的形状有所变化而没有限制。例如，在本发明的一些实施方式中，间隔件165的形状可以变化为“I”形或“L”形。
金属栅极MG1可以包括功函数金属WM和栅极金属GM。功函数金属WM可以用以调节功函数，栅极金属GM可以用以填充由功函数金属WM形成的空间。功函数金属WM可以具有由金属构成的单层膜结构或者由金属氮化物膜和金属构成的多层膜结构。形成功函数金属WM的金属可以是例如Al、W、Ti、或其组合，金属氮化物膜可以是TiN、TaN、或者其组合，但是本发明不限于此。功函数金属WM可以以类似于栅极绝缘膜130的方式设置成在第一方向（例如，Z方向）上沿着设置在栅极结构（例如，GS1）的两侧的间隔件165的侧壁延伸。栅极金属GM可以包括具有高导电性的金属。金属的示例可以为W或Al，但是本发明不限于此。
如图3所示，源极区域161a和漏极区域161b可以设置在每个栅极结构（例如，GS1）的两侧的有源鳍F1和F2内。虽然图3示出了源极区域161a和漏极区域161b的上表面具有与第一有源鳍F1的上表面的高度基本上相同的高度，但是本发明不限于所示的形状。在本发明的一些实施方式中，源极区域161a和漏极区域161b的上表面具有与第一有源鳍F1的上表面的高度不同的高度。
在本实施方式中，设置在场绝缘膜110的第一区域110a上的栅极结构（例如，GS2）的第三厚度T3可以比设置在场绝缘膜110的第二区域110b上的栅极结构（例如，GS2）的第四厚度T4更厚。于是，如图6所示，设置在场绝缘膜110的第一区域110a上的金属栅极（例如，MG2）的第三厚度T3比设置在场绝缘膜110的第二区域110b上的金属栅极（例如，MG2）的第四厚度T4更厚。换言之，场绝缘膜110在第二区域110b上具有相对厚的厚度，因此金属栅极（例如，MG2）不设置在相应的区域P内。
通过如上所述的金属栅极（例如，MG2）的形状，彼此平行延伸的金属栅极（例如，MG2和MG3）之间的寄生电容会减小。这种金属栅极（例如，MG2和MG3）之间的寄生电容的减小可以改善包括金属栅极（例如，MG2和MG3）的半导体元件的操作速度，并且进一步改善半导体器件1的操作特性。
下面，参照图6至图8，将更详细描述上述效果。
图7和图8是解释根据本发明的第一实施方式的半导体器件的效果的透视图。
图7示出一种半导体器件，其中，不同于如上所述的半导体器件1，形成在衬底100上的场绝缘膜210形成为在邻近第一和第二有源鳍F1和F2的第一区域210a中具有第一高度H1，并且在与第一和第二有源鳍F1和F2间隔开的第二区域210b中形成为具有小于第一高度H1的第二高度H2。
根据如上所述的场绝缘膜210的形状，栅极结构CGS1和CGS2以第五厚度T5形成在第一区域210a上，并且以比第五厚度T5厚的第六厚度T6形成在第二区域210b上。换言之，场绝缘膜210以相对薄的厚度形成在第一有源鳍F1和第二有源鳍F2之间的区域内。在这种情况下，如图8所示，在设置于第一有源鳍F1与第二有源鳍F2之间的区域内的栅极结构（参见区域Q）之间的寄生电容C2的值可以变大。但是，在根据本实施方式的半导体器件1中，如图6所示，金属栅极MG2和MG3（或者栅极结构GS2和GS3）不设置在相应于区域Q的区域P内，如上所述，从而金属栅极MG2和MG3（或者栅极结构GS2和GS3）之间的寄生电容C1的值可以明显减小。
图9是示出根据本发明的第二实施方式的半导体器件的视图。以下的解释将集中于第二实施方式和上述第一实施方式之间的差异。
参照图9，半导体器件2的第一和第二有源鳍F1和F2不是如上述实施方式中那样与衬底101形成为一体，而是单独形成。具体地，在根据本实施方式的半导体器件2中，第一和第二有源鳍F1和F2可以通过图案化经由外延生长工艺形成在衬底101上的半导体有源层而形成。如上所述形成的第一和第二有源鳍F1和F2可以改善载流子的迁移率，并且减小在半导体器件2的操作期间可能产生的漏电流的量。
图10是示出根据本发明的第三实施方式的半导体器件的视图。以下的解释将集中于第三实施方式与上述第一和第二实施方式之间的差异。
参照图10，SOI（绝缘体上硅）衬底可以被用于半导体器件3中。具体地，有源鳍F1可以通过在埋设的氧化物膜102上形成单晶硅并且图案化该单晶硅而形成。此时，虽然未详细示出，但是埋设的氧化物膜102和场绝缘膜101可以彼此接触。利用SOI衬底，在半导体器件3的操作期间可以减小延迟时间。
图11是示出根据本发明的第四实施方式的半导体器件的视图。以下的解释将集中于第四实施方式与上述第一到第三实施方式之间的差异。
参照图11，半导体器件4的栅极结构181和182可以利用前栅极工艺而非根据上述实施方式的后栅极工艺形成。不同于上述实施方式，栅极绝缘膜181不形成为在第一方向（例如，图2中的Z方向）上沿着间隔件165的侧壁延伸。此外，以与上述实施方式相同的方式，栅电极182可以包括栅极金属（图3中的GM）或者可以由多晶硅等制成。
图12是示出根据本发明的第五实施方式的半导体器件的视图。以下的解释将集中于第五实施方式和上述第一至第四实施方式之间的差异。
参照图12，在半导体器件5中，源极区域162a和漏极区域162b可以具有升高的形状。尤其是，源极区域162a和漏极区域162b的上表面可以形成为高于栅极结构GS1的下表面。
此外，如图所示，源极区域162a和漏极区域162b的部分可以形成为与间隔件165重叠。即，源极区域162a和漏极区域162b的部分可以为扩展到间隔件165的下部内的缩进形状（tuck shape）。
图13是示出根据本发明的第六实施方式的半导体器件的平面图。图14是示出图13的半导体器件的金属栅极的局部透视图。以下的描述将集中于第六实施方式与上述第一至第五实施方式之间的差异。
首先，参照图13，半导体器件6可以包括第一至第四有源鳍F1至F4。第一至第四有源鳍F1至F4可以在第三方向（例如，X方向）上延伸。由于第一至第四有源鳍F1至F4沿着第三方向（例如，X方向）形成，因此它们包括沿着第三方向（例如，X方向）延伸的长边和沿着第二方向（例如，Y方向）延伸的短边。
第一有源鳍F1和第三有源鳍F3在第三方向（例如，X方向）上彼此分离，而第二有源鳍F2和第四有源鳍F4在第三方向（例如，X方向）上彼此分离。
虚设栅极结构DGS可以设置在第一至第四有源鳍F1至F4的端部上。即，虚设栅极结构DGS可以邻近第一至第四有源鳍F1至F4的短边设置，并且可以形成为在第二方向（例如，Y方向）上延伸。
在本实施方式中，普通栅极结构GS1至GS4可以在第二方向（例如，Y方向）上延伸，并且可以围绕多个有源鳍F1至F4的至少部分，如在上述实施方式中。即，在本实施方式中，虚设栅极结构DGS可以设置在第一至第四有源鳍F1至F4之间的场绝缘膜110上。
如图14所示，包括在虚设栅极结构DGS内的虚设金属栅极DMG的形状可以不同于包括在普通栅极结构GS1至GS4内的普通金属栅极MG2至MG3（例如，金属栅极图案）的形状。尤其是，虚设金属栅极DMG的下部不设置在有源鳍F1至F4上。在本发明的一些实施方式中，虚设金属栅极DMG可以被用作再分配线，但本发明不限于此。
图15是示出根据本发明的第七实施方式的半导体器件的视图，图16是示出根据本发明的第八实施方式的半导体器件的视图。
参照图15，根据本发明的第七实施方式的半导体器件7可以包括逻辑区域410和SRAM区域420。第一晶体管411设置在逻辑区域410内，而第二晶体管421设置在SRAM区域420内。
接着，参照图16，根据本发明的第八实施方式的半导体器件8包括逻辑区域410。彼此不同的第三和第四晶体管412和422设置在逻辑区域410内。虽然没有单独示出，但是半导体器件8也可以包括其中可以设置彼此不同的第三和第四晶体管412和422的SRAM区域。
在此，第一晶体管411可以是根据如上所述的本发明的各实施方式的半导体器件1至6中的任一种，而第二晶体管421可以是根据如上所述的本发明的各实施方式的半导体器件1至6中的另一种。例如，第一晶体管411可以是图3的半导体器件1，而第二晶体管421可以是图12的半导体器件5。
第三晶体管412可以是根据如上所述的本发明的实施方式的半导体器件1至6中的任一种，而第四晶体管422可以是根据如上所述的本发明的实施方式的半导体器件1至6中的另一种。
图15示例性示出逻辑区域410和SRAM区域420，但不限于此。例如，本发明也可以应用于其中形成不同于SRAM区域420的存储器（例如，DRAM、MRAM、RRAM或PRAM）的区域。
接着，参照图4和图17至图22，将描述根据本发明的实施方式的半导体器件的制造方法。
图17至图22是解释根据本发明的实施方式的半导体器件的制造方法的中间步骤的视图。
首先，参照图17，衬垫绝缘膜142和硬掩模膜144依次层叠在衬底100上。在本实施方式中，衬底100可以是例如半导体衬底，衬垫绝缘膜142可以包括例如氧化物膜。硬掩模膜144可以包括例如氮化硅膜SiN，但是本发明不限于此。
接着，参照图18，通过图案化图17中的硬掩模膜144而形成硬掩模膜图案144a。然后，通过利用硬掩模膜图案144a作为掩模依次蚀刻图17中的衬垫绝缘膜142和衬底100的部分而形成衬垫绝缘膜图案142a以及第一和第二有源鳍F1和F2。
在图中，示出了第一和第二有源鳍F1和F2的截面是矩形的，但是本发明不限于这种形状。在本发明的一些实施方式中，第一和第二有源鳍F1和F2的截面可以变化为锥形形状，其中，第一和第二有源鳍F1和F2的宽度随着它们从上部到下部延伸而变宽。此外，在本发明的其他实施方式中，第一和第二有源鳍F1和F2的截面可以具有倒角形状。即，第一和第二有源鳍F1和F2的拐角部分可以被圆化。在另外的实施方式中，也可以使用其他截面形状。
参照图19，场绝缘膜110可以形成在衬底100上并且形成在第一和第二有源鳍F1和F2、衬垫绝缘膜142a以及硬掩模膜图案144a上。场绝缘膜110然后可以被平坦化，使得图18中的硬掩模膜图案144a的上表面被暴露。然后，通过去除其上表面被暴露的硬掩模膜图案144a，在场绝缘膜110内形成第一沟槽146a。第一沟槽146a的宽度W1可以与第一和第二有源鳍F1和F2的宽度基本上相同。
接着，参照图20，通过蚀刻设置在图19中的第一沟槽146a的侧壁和下部上的场绝缘膜110而形成第二沟槽146b。在此，场绝缘膜可以通过例如各向同性蚀刻诸如湿蚀刻而被蚀刻。在一些实施方式中，蚀刻可以是例如利用磷酸的各向同性湿蚀刻，但本发明不限于此。
在这个蚀刻步骤完成之后，第二沟槽146b的宽度W2可以比图19中所示的第一沟槽146a的宽度W1更宽。此外，如图所示，第二沟槽146b的宽度W2可以大于第一和第二有源鳍F1和F2的宽度。在如上所述的第一蚀刻工艺中，衬垫绝缘膜图案142a的上部的一部分可以被去除。
接着，参照图21，在设置于图20中的第二沟槽146b的侧壁和下部上的场绝缘膜110上执行第二蚀刻步骤。第二蚀刻步骤可以包括例如各向异性蚀刻诸如干蚀刻。具体地，第二蚀刻可以是例如反应离子蚀刻（RIE），但是本发明不限于此。
第二蚀刻步骤可以非常快速地增加图20中的第二沟槽146b的深度，而第一蚀刻步骤可以以低速增加图20中的第二沟槽146b的宽度。于是，如图所示，邻近第一和第二有源鳍F1和F2设置的场绝缘膜110的厚度变得相对薄，而与第一和第二有源鳍F1和F2间隔开的场绝缘膜110的厚度保持相对厚。
接着，参照图22，执行第三蚀刻步骤，以去除形成在第一和第二有源鳍F1和F2的侧壁上的场绝缘膜110。第三蚀刻步骤可以包括例如各向同性蚀刻。具体地，第三蚀刻步骤可以是例如各向同性蚀刻，诸如SiCoNi蚀刻，但是本发明不限于此。在本发明的一些实施方式中，如果需要的话，第三蚀刻步骤可以被省略。
通过蚀刻工艺，邻近第一和第二有源鳍F1和F2设置的第一区域110a可以形成为具有第一厚度T1，与第一和第二有源鳍F1和F2间隔开的第二区域110b形成为具有比第一厚度T1厚的第二厚度T2。
接着，参照图4，栅极结构（例如，GS1）形成在有源鳍（例如，F2）和场绝缘膜110上。具体地，界面膜120、栅极绝缘膜130和金属栅极（例如，MG1）顺序地形成在有源鳍（例如，F2）和场绝缘膜110上。
首先，形成界面膜120。界面膜120可以提供有源鳍F1和F2与栅极绝缘膜130之间的改善的界面。界面膜120可以包括具有9或更小的介电常数的低k材料层，例如，硅氧化物膜（k为大约4）或者硅氮氧化物膜（根据氧原子和氮原子的含量，k为大约4至8）。此外，界面膜120可以由硅酸盐制成，或者可以由以上举例的膜的组合制成。界面膜120可以例如通过热氧化工艺或者沉积工艺（CVD或PVD）形成，但本发明不限于此。
接着，栅极绝缘膜130形成在界面膜120上。栅极绝缘膜130可以例如由高k材料制成。在本发明的一些实施方式中，栅极绝缘膜130可以例如由诸如HfO2、Al2O3、ZrO2或者TaO2的材料制成，但是本发明不限于此。
接着，包括功函数金属WM和栅极金属GM的金属栅极（例如，MG1）形成在栅极绝缘膜130上。功函数金属WM可以用以调节功函数，栅极金属GM可以用以填充由功函数金属WM形成的空间。功函数金属WM可以具有由金属构成的单层膜结构，或者具有由金属氮化物膜和金属构成的多层膜结构。形成功函数金属WM的金属可以为例如Al、W、Ti或其组合，金属氮化物膜可以是TiN、TaN、或其组合，但是本发明不限于此。栅极金属GM可以包括具有高导电性的金属。金属的示例可以是W或Al，但是本发明不限于此。
上面已经描述了如图1至图6中所示的半导体器件1的制造方法，但是本发明所属领域的普通技术人员将能够从以上的描述类推出如图9至14中所示的半导体器件2至6的制造方法。
例如，在如图9所示的半导体器件2的情况下，如图9中所示的第一和第二有源鳍F1和F2可以通过如下形成：通过外延生长工艺在衬底101上形成半导体有源层，在所形成的半导体有源层上顺序地层叠图17中的衬垫绝缘膜142和图17中的硬掩模膜144，通过图案化图17中的硬掩模膜144而形成图18中的硬掩模膜图案144a，以及利用图18中的硬掩模膜图案144a作为掩模蚀刻半导体有源层。
另外，由于如图10至图14中所示的半导体器件3至6的制造方法也可以按类似方式容易地类推，因此省略其详细解释。
图23是包括根据本发明的一些实施方式的半导体器件的电子系统的框图。
参照图23，根据本发明的实施方式的电子系统1100可以包括控制器1110、输入/输出（I/O）装置1120、存储器1130、接口1140以及总线1150。控制器1110、I/O装置1120、存储器1130、和/或接口1140可以通过总线1150彼此联接。总线1150对应于数据通过其传输的路径。
控制器1110可以包括微处理器、数字信号处理器、微控制器以及能够执行类似功能的逻辑元件中的至少一种。I/O装置1120可以包括键板、键盘和显示装置。存储器1130可以存储数据和/或指令。接口1140可以用以将数据发送到通信网络或者从通信网络接收数据。接口1140可以为有线的或无线的类型。例如，接口1140可以包括天线或有线/无线收发器。虽然没有示出，但是电子系统1100可以进一步包括高速DRAM和/或SRAM作为操作存储器，以改善控制器1110的操作。根据本发明的实施方式的鳍场效应晶体管可以设置在存储器1130内或者可以作为控制器1110和I/O装置1120的一部分而提供。
电子系统1100可以应用于PDA（个人数字助理）、便携计算机、上网本、无线电话、移动电话、数字音乐播放器、存储卡、或者能够在无线环境中发送和/或接收信息的电子装置。
图24和图25是根据本发明的一些实施方式的半导体器件能够被应用的半导体系统的示例性视图。图24示出了平板PC，而图25示出了笔记本PC。根据本发明的实施方式的半导体器件1至8中的至少一种可以被用于平板PC或者笔记本PC中。对于本领域技术人员而言显而易见的是，根据本发明的一些实施方式的半导体器件可以应用于没有被举例的其他集成电路装置中。
虽然为了说明的目的已经描述了本发明的实施方式，但是本领域技术人员将理解，在不背离如权利要求书公开的本发明的范围和精髓的前提下，各种修改、添加或者替代都是有可能的。
本申请基于并要求2013年5月30日在韩国知识产权局提交的韩国专利申请第10-2013-0061775号的优先权，其公开通过引用整体结合于此。
Claims (17)
1.一种半导体器件的制造方法，包括：
提供有源鳍和包括在所述有源鳍上的第一沟槽的场绝缘膜；
蚀刻所述场绝缘膜的限定所述第一沟槽的侧壁的部分以形成第二沟槽；
蚀刻所述第二沟槽的下部，使得所述场绝缘膜的邻近所述有源鳍设置的第一区域具有第一厚度，所述场绝缘膜的相比于所述第一区域与所述有源鳍间隔开的第二区域具有比所述第一厚度厚的第二厚度；以及
在所述有源鳍和所述场绝缘膜上形成包括金属栅极的栅极结构，
其中所述金属栅极包括设置在所述有源鳍上的金属栅极图案和设置在所述有源鳍的端部处的虚设金属栅极，其中所述金属栅极图案和所述虚设金属栅极彼此间隔开，并且所述金属栅极图案的形状和所述虚设金属栅极的形状彼此不同，
其中所述有源鳍的上部在第一方向上的宽度小于或等于所述有源鳍的下部在所述第一方向上的宽度，所述第一方向平行于所述栅极结构的延伸方向，以及
其中所述栅极结构直接接触所述有源鳍。
2.如权利要求1所述的半导体器件的制造方法，其中，第一蚀刻方法被用于蚀刻所述场绝缘膜的限定所述第一沟槽的侧壁的部分以形成所述第二沟槽，与所述第一蚀刻方法不同的第二蚀刻方法被用于蚀刻所述第二沟槽的所述下部。
3.如权利要求2所述的半导体器件的制造方法，其中，所述第一蚀刻方法包括湿蚀刻，所述第二蚀刻方法包括干蚀刻。
4.如权利要求3所述的半导体器件的制造方法，其中，所述湿蚀刻包括利用磷酸的蚀刻，所述干蚀刻包括反应离子蚀刻(RIE)。
5.如权利要求1所述的半导体器件的制造方法，其中，所述第二沟槽的宽度大于所述有源鳍的宽度。
6.如权利要求1所述的半导体器件的制造方法，还包括：在所述第一沟槽与所述有源鳍之间形成衬垫绝缘膜图案。
7.如权利要求1所述的半导体器件的制造方法，其中，提供所述有源鳍和包括在所述有源鳍上的所述第一沟槽的所述场绝缘膜包括：
在半导体层上形成硬掩模膜图案；
利用所述硬掩模膜图案作为蚀刻掩模来图案化所述半导体层，以形成所述有源鳍；
形成所述场绝缘膜以覆盖所述有源鳍并暴露所述硬掩模膜图案的上表面；以及
去除所述硬掩模膜图案。
8.如权利要求7所述的半导体器件的制造方法，其中，所述半导体层包括半导体衬底。
9.如权利要求1所述的半导体器件的制造方法，还包括：蚀刻设置在所述有源鳍的侧壁上的所述场绝缘膜。
10.一种半导体器件的制造方法，包括：
提供第一和第二有源鳍；
在所述第一和第二有源鳍上形成场绝缘膜；
在所述场绝缘膜中在相应的第一和第二有源鳍之上形成第一和第二沟槽；
各向异性蚀刻所述场绝缘膜的邻近所述相应的第一和第二有源鳍并被相应的第一和第二沟槽暴露的部分以在所述场绝缘膜中形成第一区域和第二区域，所述第一区域邻近所述第一和第二有源鳍设置并具有第一厚度，所述第二区域设置在所述第一和第二有源鳍之间并具有比所述第一厚度厚的第二厚度；以及
在所述第一和第二有源鳍和所述场绝缘膜上形成包括金属栅极的栅极结构，
其中所述金属栅极包括设置在所述第一有源鳍上的金属栅极图案和设置在所述第一有源鳍的端部处的虚设金属栅极，其中所述金属栅极图案和所述虚设金属栅极彼此间隔开，并且所述金属栅极图案的形状和所述虚设金属栅极的形状彼此不同，
其中所述第一和第二有源鳍的每个的上部在第一方向上的宽度小于或等于所述第一和第二有源鳍的每个的下部在所述第一方向上的宽度，所述第一方向平行于所述栅极结构的延伸方向，以及
其中所述栅极结构直接接触所述第一和第二有源鳍。
11.如权利要求10所述的半导体器件的制造方法，还包括：各向同性蚀刻邻近所述第一和第二有源鳍并由所述第一和第二沟槽暴露的所述场绝缘膜。
12.如权利要求11所述的半导体器件的制造方法，其中，在所述各向异性蚀刻之前执行所述各向同性蚀刻。
13.一种半导体器件，包括：
第一和第二有源鳍，沿着第一方向从衬底突出；
场绝缘膜，在所述衬底上处于所述第一和第二有源鳍之间；
在所述场绝缘膜上的包括金属栅极的栅极结构，围绕所述第一和第二有源鳍的至少部分；以及
间隔件，设置在所述栅极结构的至少一侧上，其中，所述场绝缘膜包括邻近所述第一和第二有源鳍并具有第一厚度的第一区域以及相比于所述第一区域与所述第一和第二有源鳍间隔开并具有比所述第一厚度厚的第二厚度的第二区域，以及
所述栅极结构包括在所述第一方向上沿着所述间隔件的侧壁延伸的栅极绝缘膜，
其中所述第一有源鳍沿着与所述第一方向相交的第二方向延伸，所述金属栅极包括设置在所述第一有源鳍上的金属栅极图案和设置在所述第一有源鳍的端部处的沿着与所述第一方向和所述第二方向相交的第三方向延伸的虚设金属栅极，所述金属栅极图案的形状和所述虚设金属栅极的形状彼此不同，
其中所述第一和第二有源鳍的每个的上部在所述第三方向上的宽度小于或等于所述第一和第二有源鳍的每个的下部在所述第三方向上的宽度，所述第三方向平行于所述栅极结构的延伸方向，以及
其中所述栅极结构直接接触所述第一和第二有源鳍。
14.如权利要求13所述的半导体器件，其中，设置在所述第一区域中的所述金属栅极具有第三厚度，设置在所述第二区域中的所述金属栅极具有比所述第三厚度薄的第四厚度。
15.如权利要求13所述的半导体器件，其中，所述衬底包括半导体材料并且与所述第一和第二有源鳍形成为一体。
16.一种半导体器件，包括：
第一和第二有源鳍，从衬底突出并在第一方向上沿着所述衬底延伸；
场绝缘膜，设置在所述第一和第二有源鳍之间；
包括金属栅极的栅极结构，设置在所述场绝缘膜以及所述第一和第二有源鳍上以沿着与所述第一方向相交的第二方向延伸；以及
源极区域和漏极区域，形成在邻近所述栅极结构的所述第一有源鳍处，
其中所述金属栅极包括设置在所述第一有源鳍上的金属栅极图案和设置在所述第一有源鳍的端部处的虚设金属栅极，其中所述金属栅极图案和所述虚设金属栅极彼此间隔开，并且所述金属栅极图案的形状和所述虚设金属栅极的形状彼此不同，
其中，邻近所述第一和第二有源鳍设置的所述栅极结构的厚度大于设置在所述第一有源鳍和所述第二有源鳍之间的中间区域中的所述栅极结构的厚度，以及
所述源极区域和所述漏极区域的上表面形成为在所述衬底的顶表面之上比所述栅极结构的下表面高，
其中所述第一和第二有源鳍的每个的上部在所述第二方向上的宽度小于或等于所述第一和第二有源鳍的每个的下部在所述第二方向上的宽度，以及
其中所述栅极结构直接接触所述第一和第二有源鳍。
17.如权利要求16所述的半导体器件，还包括间隔件，所述间隔件设置在所述栅极结构的至少一侧上，并且所述源极区域和所述漏极区域的部分为扩展到所述间隔件的下部内的缩进形状。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2013-0061775 | 2013-05-30 | ||
| KR1020130061775A KR102030329B1 (ko) | 2013-05-30 | 2013-05-30 | 반도체 장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104217959A CN104217959A (zh) | 2014-12-17 |
| CN104217959B true CN104217959B (zh) | 2019-04-05 |
Family
ID=51985581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410140427.1A Active CN104217959B (zh) | 2013-05-30 | 2014-04-09 | 半导体器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US9178044B2 (zh) |
| KR (1) | KR102030329B1 (zh) |
| CN (1) | CN104217959B (zh) |
| TW (1) | TWI651780B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9799565B2 (en) * | 2014-12-24 | 2017-10-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming semiconductor device structure with gate |
| US9397179B1 (en) * | 2015-02-17 | 2016-07-19 | Samsung Electronics Co., Ltd. | Semiconductor device |
| KR102448597B1 (ko) | 2015-06-24 | 2022-09-27 | 삼성전자주식회사 | 반도체 장치 |
| KR102393321B1 (ko) * | 2015-06-25 | 2022-04-29 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| CN106486364B (zh) * | 2015-08-25 | 2019-11-01 | 中芯国际集成电路制造(北京)有限公司 | 三维晶体管的形成方法 |
| JP6688698B2 (ja) * | 2016-07-08 | 2020-04-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| KR102222538B1 (ko) * | 2017-04-07 | 2021-03-05 | 삼성전자주식회사 | 반도체 장치 |
| KR102360410B1 (ko) * | 2017-08-30 | 2022-02-08 | 삼성전자주식회사 | 반도체 장치 |
| KR102487548B1 (ko) * | 2017-09-28 | 2023-01-11 | 삼성전자주식회사 | 집적회로 소자 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1714441A (zh) * | 2002-12-19 | 2005-12-28 | 国际商业机器公司 | 形成结构、隔离层和相关finfet的方法 |
| CN101154665A (zh) * | 2006-09-29 | 2008-04-02 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033476A (ja) * | 2000-07-13 | 2002-01-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100471189B1 (ko) | 2003-02-19 | 2005-03-10 | 삼성전자주식회사 | 수직채널을 갖는 전계효과 트랜지스터 및 그 제조방법 |
| JP2004281782A (ja) * | 2003-03-17 | 2004-10-07 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100496891B1 (ko) * | 2003-08-14 | 2005-06-23 | 삼성전자주식회사 | 핀 전계효과 트랜지스터를 위한 실리콘 핀 및 그 제조 방법 |
| JP4675585B2 (ja) * | 2004-06-22 | 2011-04-27 | シャープ株式会社 | 電界効果トランジスタ |
| KR100650773B1 (ko) | 2005-12-28 | 2006-11-28 | 주식회사 하이닉스반도체 | 돌기형 트랜지스터 및 그의 형성방법 |
| KR20080073108A (ko) | 2007-02-05 | 2008-08-08 | 삼성전자주식회사 | 부유게이트를 갖는 비휘발성 기억소자 및 그 형성방법 |
| JP2008244093A (ja) | 2007-03-27 | 2008-10-09 | Elpida Memory Inc | 半導体装置の製造方法 |
| DE102008030864B4 (de) * | 2008-06-30 | 2010-06-17 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterbauelement als Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors |
| KR101113794B1 (ko) * | 2008-08-04 | 2012-02-27 | 주식회사 하이닉스반도체 | 반도체 장치 제조 방법 |
| US9953885B2 (en) * | 2009-10-27 | 2018-04-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | STI shape near fin bottom of Si fin in bulk FinFET |
-
2013
- 2013-05-30 KR KR1020130061775A patent/KR102030329B1/ko active IP Right Grant
-
2014
- 2014-04-03 TW TW103112414A patent/TWI651780B/zh active
- 2014-04-09 CN CN201410140427.1A patent/CN104217959B/zh active Active
- 2014-05-27 US US14/287,240 patent/US9178044B2/en active Active
-
2015
- 2015-09-28 US US14/867,423 patent/US9520499B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1714441A (zh) * | 2002-12-19 | 2005-12-28 | 国际商业机器公司 | 形成结构、隔离层和相关finfet的方法 |
| CN101154665A (zh) * | 2006-09-29 | 2008-04-02 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9520499B2 (en) | 2016-12-13 |
| US9178044B2 (en) | 2015-11-03 |
| TW201445643A (zh) | 2014-12-01 |
| KR102030329B1 (ko) | 2019-11-08 |
| US20160020318A1 (en) | 2016-01-21 |
| KR20140140852A (ko) | 2014-12-10 |
| US20140357061A1 (en) | 2014-12-04 |
| TWI651780B (zh) | 2019-02-21 |
| CN104217959A (zh) | 2014-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104217959B (zh) | 半导体器件及其制造方法 | |
| US11764299B2 (en) | FinFETs having step sided contact plugs and methods of manufacturing the same | |
| CN104299986B (zh) | 半导体器件及其制造方法 | |
| US10424503B2 (en) | Methods of fabricating semiconductor devices including fin-shaped active regions | |
| US10297592B2 (en) | Monolithic three-dimensional (3D) ICs with local inter-level interconnects | |
| CN104103687B (zh) | 半导体器件以及制造该半导体器件的方法 | |
| CN103855219B (zh) | 包括在有源鳍之间的突出绝缘部分的半导体器件 | |
| CN106252328B (zh) | 半导体装置 | |
| CN109860141A (zh) | 用于先进的集成电路结构制造的异质金属线构成 | |
| KR102480219B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| CN104851807B (zh) | 半导体器件及其制造方法 | |
| CN107154357A (zh) | 半导体器件的制造方法 | |
| CN106206595A (zh) | 半导体器件及其制造方法 | |
| CN104241369A (zh) | 半导体器件 | |
| CN104934377A (zh) | 制造半导体器件的方法 | |
| CN103515425A (zh) | 半导体器件、晶体管和集成电路器件 | |
| CN110400803A (zh) | 半导体器件 | |
| CN104218085A (zh) | 半导体器件及其制造方法 | |
| CN104051270A (zh) | 形成半导体结构的方法和半导体器件 | |
| TWI677011B (zh) | 製造半導體裝置的方法 | |
| CN104241142A (zh) | 制造半导体器件的方法 | |
| KR102174144B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TW201709343A (zh) | 具有鰭狀場效電晶體的半導體元件的製造方法 | |
| CN106298776A (zh) | 半导体器件 | |
| CN106024784A (zh) | 包括场效应晶体管的半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |