CN104205226A - 存储器和逻辑器件及其执行方法 - Google Patents

存储器和逻辑器件及其执行方法 Download PDF

Info

Publication number
CN104205226A
CN104205226A CN201380014005.3A CN201380014005A CN104205226A CN 104205226 A CN104205226 A CN 104205226A CN 201380014005 A CN201380014005 A CN 201380014005A CN 104205226 A CN104205226 A CN 104205226A
Authority
CN
China
Prior art keywords
layer
ground floor
region
spin
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380014005.3A
Other languages
English (en)
Inventor
罗恩·纳曼
优素福·帕尔蒂尔
西旺·科伯
吉拉德·戈特斯曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yeda Research and Development Co Ltd
Yissum Research Development Co of Hebrew University of Jerusalem
Original Assignee
Yeda Research and Development Co Ltd
Yissum Research Development Co of Hebrew University of Jerusalem
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yeda Research and Development Co Ltd, Yissum Research Development Co of Hebrew University of Jerusalem filed Critical Yeda Research and Development Co Ltd
Publication of CN104205226A publication Critical patent/CN104205226A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0019—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising bio-molecules
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/701—Organic molecular electronic devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/761—Biomolecules or bio-macromolecules, e.g. proteins, chlorophyl, lipids or enzymes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

根据本技术的一个示例性实施方案，公开了一种自旋选择性器件，该器件包括包含铁磁材料的第一层。该自旋选择性器件还包括耦接到第一层的第二层。第二层包括具有特定手性的至少一个分子，使得当电流在第一层与第二层之间流动时使铁磁材料的一个或更多个区域变为沿一定方向磁极化。

Description

存储器和逻辑器件及其执行方法
本申请要求题为“Magnetic Memory with No Permanent Magnet”的临时申请第61/609976号的优先权，其全部内容通过引用并入本文。
技术领域
本发明涉及存储器和逻辑器件，更具体地，本发明涉及利用自旋滤波器(spin filter)的磁存储器和逻辑器件。
参考文献:
下面列出了认为与本发明公开的主题的背景相关的参考文献：
欧洲专利申请第2492984 A2号涉及一种利用从涂覆有双链DNA的自组装单分子层的表面喷射的高度极化的电子来提供自旋极化电子的电流的方法和器件。类似地，参考文献公开了自组装双链DNA单分子膜可以通过在金基底上沉积双链DNA来制备。另外，根据本公开内容，通过具有线偏振光或圆偏振光的紫外激光喷射出光电子，据此观察到喷射出的电子的极化。
美国公开第2012/0223294号涉及一种用于获得通常可以在大规模集成电路、印刷电路和/或自旋电子应用中集成并使用的自旋极化电子的方法和器件。另外，本公开内容涉及一种在不需要复杂且容易出错的器件的条件下可采用的用于检测自旋极化电子和实现高效率的自旋选择性的方法和器件。因此，本公开内容涉及沉积在所述基底上的至少一个单分子层。单分子层包括不对称分子，并且适合于过滤从基底通过一个单分子层移动的电子使得呈现出预定自旋的电子可以穿过该单分子层。
美国公开第2007/0287015号涉及一种具有顺磁性纳米级结构和用于自旋电子学的自旋选择性材料。该结构包括吸附在导电膜的表面上并从导电膜的表面延伸的有机分子，使得有机分子包含与所述表面形成化学键的结合基团，并在该表面上形成自组装单分子层。因此，所公开的结构可以用在具有利用磁矩间隔开的段的分段装置或自旋滤波装置的数据载体中。
本文中的上述参考文献的知识不应被推断为以任何方式与本发明公开主题的可专利性有关。
背景技术
现代计算系统通常使用存储器件，例如，采用存在于各种计算平台中的动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)的存储器件。例如，DRAM通过在集成电路的单独电容器上存储单个位(individual bits)来操作，而在SRAM中，各个双稳定电路存储单个位数据。尽管它们普遍使用，这种存储器件一般都越来越难操作，这主要是由于这种器件的能源消耗(例如，写入/读取电流，刷新速率等)的增加。此外，由于这种存储器易失性，当打开计算系统时，它需要相当长的时间将信息从不位于芯片上的非易失性存储器传输到DRAM和SRAM。此外，对超越当今超大规模集成电路(very large scale integration，VLSI)制造尺度(即22纳米)的这种器件的小型化和集成需求不断增长，对本领域的从业人员仍存在重大和持续的挑战。使器件在开启时在操作上无延迟将扩大计算机应用并能够节能，因为计算机将不需要处于“开启”状态以确保快速响应。
事实上，到了上述这些缺点表现在每天的计算系统中的程度上时，计算机应用和程序的执行和实施正逐渐变得能源低效和高成本。为应对一些这类挑战，近来已经提出现有的通用存储技术，如磁存储器(MRAM)和基于自旋转移矩的存储器(STT-RAM)，即基于无机自旋滤波器的技术。例如，利用MRAM的存储系统通常需要永磁层通过薄绝缘非磁性层与另一铁磁性层(也称作“自由层”)隔离，其可以进一步利用平行或反平行于永磁体的磁化方向极化而被磁化。通过其他实例，在采用STT-RAM的系统中，通过转移特定电子自旋到自由层而发生铁磁自由层的磁化。尽管有自己的优势，然而，当在相对高电流要求下操作以磁化自由层时，这些技术仍需要使用永磁体。此外，采用上述技术的器件仍然对温度变化很敏感，这也被认为也是一个重大的挑战。虽然为应对这些挑战的研究和开发在持续，但是预计对数据存储和存储系统的日益依赖将表现为对整体计算性能的限制因素。
发明内容
本发明的示例性实施方案涉及利用由有机手性分子构成的自旋滤波器以呈现手性诱导自旋选择性(CISS)效应的存储器和逻辑器件，如最近实验上和理论上所证实的。虽然本文所提供的本公开内容包括相当粗略的CISS效应的讨论，但是可以在发表于The Journal of PhysicalChemistry Letters中的题为：“Chiral-Induced Spin Selectivity Effect”的出版物中找到对CISS效应的全面的理论和实验研讨，其全部内容通过引用合并到本文中。
另外，本发明示例性实施方案涉及到由分层结构构成的一个或更多个存储器和/或逻辑器件，该分层结构包括手性有机分子的有序单层膜。这样的手性分子布置在一个表面上，在室温下在该表面上所述分子用作电子自旋滤波器。这样的电子自旋滤波器可以布置在一个或更多个自由铁磁层上，由此使从这样的手性自旋滤波器发出的电子能够赋予(通过自旋转移转矩STT)其选定的自旋到自由铁磁层中的纳米粒子上。这样做时，经自选滤波的电子可以改变自由层的自旋极化，从而存储一个或更多个位的数据(例如0、1)。这样的位可以稍后通过使电流通过自由层以测量该自由层的电阻率来从自由层中读取，所述电阻率可以依赖于自由层的自旋极化。
因此，这样做时，存储器和/或逻辑器件的公开实施方案适合于在不需要使用永磁体时操作。另外，因为所公开的手性分子的自旋选择性超过常规的固态自旋注入器的自旋选择性至少一个数量级，也就是，运行该器件所需功率的量显著低于常规器件所需功率的量。有利地是，如下面进一步描述，可以实现这些特征和其它特征以提供廉价的、高密度的通用芯片上存储器，以及，提供一种在单个器件上的组合逻辑和存储性能的能力。这样的能力可以有助于整体计算功率，如现代在例如在图形和图像识别所使用的大型程序的执行中所实现的。
因此，根据本技术的一个示例性实施方案，公开了一种自旋选择性器件，该器件包括包含铁磁材料的第一层。该自旋选择性器件还包括耦接到第一层的第二层。第二层包括具有特定手性的至少一个分子，使得当电流在第一层与第二层之间流动时使铁磁材料的一个或更多个区域变为沿一定方向磁极化。
根据本技术的其他方面，公开了一种运行存储单元的方法，该方法包括：通过包含铁磁材料的第一层接收电流，以及通过耦接到第一层的第二层接收电流。根据本技术，第二层包括具有特定手性的多个分子，并且其中，该手性基于电流对铁磁材料中的一个或更多个区域中的自旋极化进行限定。
根据本技术的其他方面，公开了一种逻辑单元。该逻辑单元包括：包含铁磁材料的第一层，以及耦接到第一层的第二层。根据本技术，第二层包括包含第一特定手性和第二特定手性的多个分子，并且其中，特定手性中的每一种适合于确定当电流在第一层与第二层之间流动时铁磁材料的一个或更多个区域的自旋极化。
本发明的其它方面涉及其中公开存储读取器件的实施方案。因此，所公开的存储读取器件由与关于上述自旋选择性器件所提到的元件类似的元件形成。所公开的存储读取器件还包括具有布置在金属层之上的多个手性分子，另外覆盖铁磁层的分层结构。
所公开的存储读取器件通过使该器件经受激光以从分子发射光电子来由此在衬底内产生电子空穴对来进行操作。新产生的空穴成为经自选滤波的，这是因为这些空穴穿过下面的手性层(如由CISS效应所提供的)，最终迁移到下面的金属层。因此，根据下面的铁磁层的磁化和迁移的空穴的手性，能够测量在金属层与铁磁层之间的电压以提供作为铁磁层的磁化方向的指示。因此，铁磁层可以应用于可以利用所测得的电压来读取的磁存储器件，如硬盘。因而，当器件通过激光照射时，铁磁层内具有平行于那些迁移到金属层的空穴的自旋排列的磁化(如可以通过存储器件(即，盘)来确定的)的区域提供与当铁磁层内区域的磁化反平行于迁移到金属层的空穴排列时获得电压读数显著不同的电压读数。因此，所公开器件的运行是基于在纳米尺度下发生的固有光诱导自旋极化的电子转移过程的，因此，消除了对于使用外部电流源的需要。
附图说明
为了更好地理解本文中所公开的主题，并举例说明在实践中如何实施该主题，现将参照附图，仅通过非限制性示例描述实施方案，其中：
图1示出了根据本技术的实施方案的粒子移动通过电荷分布的轨迹；
图2示出了根据本技术的实施方案的手性诱导的自旋选择性；
图3示出了根据本技术的实施方案的存储器件40的框图；
图4示出了根据本技术的示例性实施方案的存储器件的侧视图；
图5示出了根据本技术的示例性实施方案的图4的存储器件的俯视图；
图6示出了根据本技术的实施方案的与图6所示的器件相关的曲线图；
图7示出了根据本技术的实施方案的与图4和图5所示的器件相关联的另一曲线图；
图8示出了根据本技术的实施方案的存储器件的模型图(mask plan)的侧视图；
图9示出了根据本技术的实施方案的在集成电路(IC)中实施的存储器件的透视图；
图10示出了根据本技术的实施方案的适合于称为存储读取器的一部分的器件150；
图11示出了根据本技术的实施方案的与图10所示的器件相关联的能量图；
图12示出了根据本技术的实施方案的图10的器件的另一图示；
图13示出了根据本技术的实施方案的与图12所示的器件相关联的能量图；
图14示出了根据本技术的实施方案的与图10和图12所示的器件相关联的电压与时间的关系的曲线图；
图15示出了根据本技术的实施方案的与图10和图12所示的器件相关联的自旋极化与磁场强度的关系的曲线图；
图16示出了根据本技术的实施方案的与图10和图12所示的器件相关联的电压与时间的关系的另一曲线图；
图17示出了根据本技术的实施方案的与图10和图12所示的器件相关联的自旋极化与磁场强度的关系的另一曲线图；以及
图18示出了根据本技术的实施方案的与图10和图12所示的器件相关联的物理结构。
具体实施方式
现在参见附图，根据本技术的实施方案，图1示出了带电粒子移动通过具有螺旋线电荷分布12的分子的轨迹10。带电粒子10可以是电子，其特征还在于其固有的自旋和动量P。螺旋线12的电荷分布，如图1所示，可以是有机分子的分布，所述有机分子如DNA分子或由例如某些核酸、肽、螺旋烃、聚噻吩等构成的其它螺旋分子。螺旋电荷分布12的特征还在于螺旋线半径R、间距p和沿分子12的纵轴布置的电荷间距。手性分子如分子12的特征还在于一定的空间和几何不对称性，也被称为手性或螺旋性。因而，例如，分子12的螺旋结构可以使其作为左旋手性分子或右旋手性分子。虽然本技术的示例性实施方案可以利用螺旋手性分子，但是本技术也可应用于其它类型的手性分子，即那些不一定具有螺旋结构的手性分子。
因此，移动通过手性分子(如分子12)的带电粒子(即电子)受到一定的电磁力，其特征可以在于电荷、自旋和速度之间形成的耦合，以及从分子12的分子分布产生的周围的电磁场。如发表在The Journal ofPhysical Chemistry Letters的题为：“Chiral-Induced Spin SelectivityEffect”的出版物中所示出的，并且其全部内容通过引用并入本文，粒子10通过手性分子(如那些由分子12形成的手性分子)的移动，产生了手性诱导的自旋选择性(CISS)效应。根据CISS效应，例如，经历手性电位(给定的螺旋性，例如，右旋的)的电子(由此其动量和固有自旋彼此反平行取向)将比通过具有彼此平行定向的自旋和动量的电子更自由地通过分子传播。
图2还示出了根据本技术的实施方案的手性诱导的自旋选择性。在一个示例性实施方案中，带电粒子(即电子20、22、24、26和28)穿过具有特定手性(例如右旋手性)的双链分子18(例如DNA分子)(本领域中的技术人员应理解所示电子的标记仅仅为了说明基本物理概念的目的)。因此，电子20-28可以形成横过双链分子18所形成的电流的一部分。如所示出的，粒子20-28的全部移动到右边，其中粒子20、24和26具有定向为左的自旋矢量(所附箭头所示)，即反平行于粒子20、24和26的运动方向，而粒子22和28具有沿平行于粒子的运动方向取向的自旋矢量。根据CISS效应，粒子20、26和28在穿过分子18的长度方面比粒子22和粒子28拥有显著更高的概率。换句话说，具有特定手性的分子18可以用来过滤那些沿某一方向移动并且具有以规定的方式相对于其速度的自旋取向的粒子，即在图2所示情况下为反平行。出于同样的原因，根据CISS效应，具有沿平行于其运动方向排列的自旋的粒子在穿过左旋手性分子时将比具有彼此反平行排列的上述矢量的那些带电粒子拥有更大的可能性。
因此，如图3所示，手性分子与前述CISS效应一起可以作为滤波器件，通过该滤波器件的粒子的自旋可以选择用于其他用途。因此，图3描述了根据本技术的实施方案的存储器件40的框图。器件40利用手性分子和CISS效应以根据由纳米粒子构成的铁磁(自由)单分子层来写入数据和/或读取数据。因此，器件40是由两个底部金属接触层42和44构成，其上分别布置有手性层46和手性层48。手性层46和手性层48的每一个均可以由一个或更多个手性分子构成，如合成的DNA分子或具有期望螺旋结构的其他分子(例如在某些核酸、肽、螺旋烃、聚噻吩等中得到的那些分子)。在所示实施方案中，手性层46可以是例如R(右旋)型，而手性层48可以是S(左旋)型。本领域的技术人员将理解根据通过使其取代基各自分配一个优先级的系统，根据Cahn-Ingold-Prelog优先规则(CIP)，基于原子序数，上述R/S对映异构体对应于各个手性中心R或S。
如进一步所示，手性层46和手性层48的每一个均由自由铁磁层50覆盖，自由铁磁层50由大量期望尺寸为约50纳米的纳米粒子交替组成，该层50可以由铁磁薄膜构成以保持层50的铁磁特性。因此，铁磁层50适合于被磁化使得布置在其中的粒子/畴可以变成沿某一选择的方向排列。另外，在层50的顶部布置有金属层52，金属层52适合于与底部金属层42和底部金属层44结合使用，用于使电流(即带电粒子)通过器件40用于读取和/或写入操作。
因此，可以利用器件40与CISS效应一起通过使层42或层44之间的电子的电流通过铁磁结构50和顶部金属层52来在铁磁层50上写入和存储存储位。例如，写入操作可以通过使用存储器件40通过电子从底部金属层42向上部金属层52流动建立电流来实现。这样做时，手性R层起自旋滤波器的作用以仅转移自旋处于反平行于向上移动电子的运动的向上流动的那些电子。一旦这样的经过滤的电子进入铁磁自由层50后，电子将其经选择的自旋(如通过自旋转移矩效应实现的)赋予到构成层50的纳米粒子上，以使层50沿特定方向磁化。根据本技术，可以改变层50内的纳米粒子的自旋极化，以在层50上写入数据的一个或更多个位(例如0、1)。
类似地，可以通过在层44与层52之间建立电流来改变铁磁层的自旋极化以获得以上磁化的第二状态，其中手性S层48可以过滤仅具有处于平行于电子运动的向上方向的自旋的那些电子。因此，这样的经过滤的电子将其自旋赋予铁磁层50，即将其自旋转移到铁磁层50，使得层50内的纳米粒子可以成为与如上所述的电流在层42与层52之间流动时的取向相反的自旋取向。此外，可以通过使得电流通过手性层R和手性层S获得磁化的第三状态，使得铁磁层50达到无净磁化，随着由层46和层48中的每一个所过滤的电子将赋予铁磁层50与其相反的自旋，从而相互抵消。
因此，如上所述，器件40可以实现磁化的三(3)种状态，即相对于层50的磁化方向为1、-1、0，即分别为沿第一方向的磁化、与第一方向相反的磁化或不磁化。如下面进一步描述的，当由器件40(和由类似于器件40的那些器件，参见下面的图4、5、8和9)实现时，磁化的三种状态可以用在各种逻辑操作中，例如，在标准计算逻辑中实现XOR运算。
另外，根据上述写入操作，可以进一步读取器件40以获取存储在器件40上的数据位。因此，器件40的读取操作可以通过使金属层42或44之一与金属层52之间通过低电流来实现。这样做时，如果自由铁磁层50沿等同于自旋转移的方向(即经过滤的电子的自旋方向)的方向自旋极化时，所示出的结构将产生相对高的电阻率测量值，其不同于磁化沿与自旋转移的方向相反的方向定向时的电阻率测量值。有利地是，用于读取器件40的电流显著低于那些用于在器件40上写入数据的电流。另外，应该记住的是，如由器件40所形成的存储单元是示例性的，并且本技术设想在大规模器件中集成大量这样的单元用于提供了与现代和未来的计算需求兼容的强大的存储功能。
因此，图4示出了根据本技术的示例性实施方案的另一存储器件60的侧视图。类似地，图5示出了根据本技术的示例性实施方案的图4所示的器件的俯视图。所描绘的存储器件60利用手性分子，例如上述的那些分子，结合CISS效应使用用于实现沿期望方向磁化自由铁磁层的自旋滤波器。当利用标准的超大规模集成(VLSI)方法时，器件60可以制造成达到微米大小尺度。因此，存储器件60可以由多层构成，其中各层可以适合于提供用于操作器件60的某些所需功能。
因此，在示例性实施方案中，器件60由硅衬底62构成，在衬底62之上蒸镀底部金(Au)接触体64。器件60还包括二氧化硅(SiO2)层66，其利用例如化学气相沉积和/或类似方法可以生长至500 nm的宽度。器件60还包括布置在进一步布置在二氧化硅层66内的位点内创建的40×50μm2窗口的手性分子68。在所示的示例性实施方案中，手性分子64由聚丙氨酸构成，然而，本技术的其他实施方案可以包括由各种材料构成的手性分子，例如，但不限于合成的DNA分子或其它螺旋分子，例如在某些核酸、肽、螺旋烃、聚噻吩等中获得的那些分子。
器件60还包括可以蒸镀在层66上的氧化铝层(Al2O3)70。在所示的示例性实施方案中，氧化铝层70为一纳米厚，并且适合于用作隧道势垒。存储器件60还包括20纳米的可以蒸镀在层70上的铁磁镍(Ni)层72。层72适合于用作自由铁磁层，该自由铁磁层适合于根据接收的具有沿着优选方向排列的特定自旋极化的经自选过滤的电子而被磁化。此外，该器件60包括由在Ni层74之上蒸镀的由金(Au)构成的顶层74。金层74适合于提供接触体(参见俯视图5)用于在器件60内建立电流以在器件60上写入或从器件60读取数据。
因此，如图3所示，存储器件60可以以类似于参照存储器件40所描述的方式写入以存储单个或更多个数据位。因而，当在硅衬底62与金接触体74之间建立电流时，从底部金层64喷射出的电子通过手性聚丙氨酸层68和Ni层转移。由于如通过手性分子68所实现的CISS效应，进入铁磁层70的电子根据分子的手性以及在硅层62与金接触体74之间存在的电流的方向来自旋极化。例如，在电子的自旋主要沿反平行于其速度取向的情况下，进入镍层72的这些电子将旋转扭矩转移到层72，从而使层72磁化。这样做时，磁化层72的电阻率增加。可以测量这种电阻率的增加(如在读取操作中进行的)以指示层72所获得的具体磁化强度。
如进一步示出的，形成手性分子(例如，分子68)的混合层由贯穿器件60的长度布置的位点组成。因此，在制备形成手性分子68的混合层时，将器件60浸入无水乙醇中20分钟，之后浸入到包括有机分子68的1 mM的乙醇溶液中过夜。这个过程使自组装分子形成均匀、紧密堆积的单分子层。之后，通过用乙醇清洗器件60若干次来除去过量的有机分子。最后，用氮气干燥器件60。在惰性气氛下进行上述处理。
因此，本领域的技术人员将理解上述制造方法有利于沿器件60内各位点布置手性分子68，由此每个位点可以包括沿优选方向(即所期望的右旋或左旋)取向的手性分子。这样做时，器件60适合于存储多个数字位，当电流通过每个位点68以确定沿着层72布置的区域的自旋极化时，数字位可以写在Ni层72上。因而，在本技术的示例性实施方案中，层68的第一位点可以选择为具有特定手性，使得当电流通过该位点时，Ni层72的覆盖第一位点的部分将获得沿着特定的方向的(所谓的+1)自旋磁化(如通过CISS及STT所实现的)。类似的，层68内的第二位点可以选择为具有不同手性的分子，使得通过该位点的电流将实现与由层中的第一位点产生的磁化相反(即，-1)的层72的磁化。
虽然上述的磁化状态可以用来存储两个不同的存储位，如那些通常用于存储数字数据的位，即0、1，器件60还可以用于实现磁化的第三状态，当以上Ni层72的磁化的两种状态相结合时，实现了层72的无净磁化的状态，即0。因此，本领域的技术人员将理解如铁磁层72所获得的磁化的三种状态(即+1、-1和0)使器件60能够操作作为逻辑门，例如XOR，例如在标准计算机逻辑中通常使用的逻辑门。另外，可以通过在硅层62与金层74之间建立的电流从器件60读取存储在器件60上的数字位。这样的电流可以用于测量沿着器件60的电阻率用于确定沿铁磁层72的自旋极化。根据本技术，如果Ni层72沿与通过手性层68的电子自旋转移到Ni层72上的方向相同方向进行自旋极化，所测得的电阻率与当铁磁层的自旋极化沿与所转移的自旋方向相反的方向定向时相比相对高。因此，这样的电阻率测量值确定了Ni层72的极化状态，并且因此，提供读取存储在器件60上的所存储的数据位，即0或1。
图6示出了根据本技术的实施方案的与图4和图5所示的器件相关联的曲线图80。如图6所示的曲线80呈现了在不存在外部磁场的情况下器件60的镍层72的磁化。对于在器件两端施加恒定电压-2.5 V，曲线图80示出了电阻随时间增加直至达到最大值为止。因此，电阻的变化是贯穿器件60的层72的磁化效应的结果。对于20 nm厚的Ni层72，退磁发生得比较快，同时显示出对温度的强依赖性。如曲线图80的附加曲线进一步示出的，当向器件60施加外部磁场(0.5 T和1 T)时，整体测量电阻增加，进一步提供了在层72内发生磁化的证据。因此，对于具有0.5 T大小的场，即，刚低于磁化Ni层72所需要的饱和场的场，对一组电压和电流测量值进行了比较。该比较是当器件60相对于所施加磁场旋转时进行的，使得手性分子的长轴平行与该场排列(例如，相对于器件为0°的场)，由此电子从金层64流到镍层72。
在这样的结构中，如图6所看出的，所测的电阻将增加。然而，如果电子的流动与上述方向相反(例如，相对于器件为180°的场)，镍层72内的磁化将与穿过手性分子的电子所转移的自旋相反，在该情况下注入镍层72中的自旋是载流子中的少数，由此提供较低的电阻测量值。另外，当分子的轴垂直于磁场(在我们的标记中为90°)时，注入了相等概率的与磁场平行或反平行的自旋。
图7示出了根据本技术的实施方案的与图4和图5所示的器件60相关联的另一曲线图90。该图示出了如器件60实现的存储效应。具体地，通过Ni层在-15 V下的磁化来实现在器件上写入，而使用较低电压如-2 V或+2 V实现器件的读取。对于2 V，最初发生少数载流子的自旋转移，使得最初测得低电阻，该低电阻随时间增加。在使用-2 V读取的情况下，测得初始高电阻，其中多数自旋被注入。因此，这样的在器件60上写入或者从器件60中读取可重复，在观察的第一秒期间在-2 V电阻测量值与+2 V电阻测量值之间的电阻测量值有显著差别(至少一个数量级)。
图8示出根据本技术的实施方案的存储器件100的模型的侧视图。因此，模型图(mask plan)可以是通过图4和图5所示的存储器件的模型图，或利用手性分子的CISS效应采用上面所讨论的用于实现存储器件的原理方法的类似器件的模型图。因此，模型100可以是说明各VLSI层的部件及其功能性的硅基器件的模型。如图8所示，存储器件包括：包括源极/漏极部分的顶部硅层102，及具有源极/漏极104和106的底部硅层。顶部源极/漏极部件和底部源极/漏极部件102-106分别适合于建立通过存储器件100的电流，使得可以在器件100上写入或从器件100中读取数据。布置在底部源极/漏极层与顶部源极/漏极层之间的是包括第一多个手性分子108和第二多个手性分子110的电介质层。在所示的示例性实施方案中，分子108的手性与分子110的手性相反布置。因此，应牢记的是，示出的模型图100仅示出了用于存储单个数据位的示例性纳米尺寸的存储单元，然而，本技术设想放大了这种模型图，以有利于制造适合于存储和/或处理非常大数量的位的大得多的器件，如将在现代存储器件和逻辑器件中所使用的。因此，如图8所示，即使不是数以百万计地，也可以大量使用这种器件的复制。
如进一步示出的，器件100包括适合于被经自旋过滤的电子磁化的铁磁层112，经自旋过滤的电子的自旋可以被赋予到层112上以向器件100写入数据位。因而，例如，在操作中，可以在源极/漏极104与源极/漏极102之间建立电流，使得电子可以通过手性分子108向上移动以沿由手性分子108的手性规定的方向使层112磁化。在源极/漏极106与源极漏极102之间可以建立类似的电流，使得手性分子110可以过滤电子的自旋以产生与分子108产生的磁化相反的层112的磁化。然而，在写入的另一种模式中，源极漏极104和源极漏极106两者均可以用于驱动电流通过器件100，使得铁磁层102将获得无净磁化。此外，层12的磁化的上述三种状态可分别表示为+1、-1和0，为器件100提供基于逻辑的操作性，例如，XOR门所使用的。
一旦器件100被写入以存储位，即铁磁层沿优选方向被磁化时，这样的位可以在稍后时间读取和获取。器件100的这样的读取操作可以通过使电流在源极/漏极104和106与源极漏极102之间通过来执行，使得可以测量铁磁层112的电阻率以提供该层的磁化状态的指示。因而，与上述标记+1、-1和0对应的每个磁化的状态，将提供层112的不同的电阻测量值，从而能够读取存储在器件100上的位。应当注意的是，根据本技术，用于读取器件100的电流的大小显著低于用于在器件100上写入数据的电流的大小。
根据本技术的实施方案，图9是如在集成电路(IC)中实现的存储器件130的纳米计量的阵列结构的透视图。因此，器件130由多个存储元件132构成，例如参考图8描述的那些元件。器件130还包括源极/接触点134、字线136、金属线138和位线140。因此，本领域的技术人员将理解，所公开的构造中的阵列适合于执行在器件130上写入数据和/或从器件130中读取数据时沿接触点134-140施加的电压的时序。另外，当操作作为基于逻辑的器件时，形成器件130的阵列可以实现XOR逻辑器件，使得当驱动电流通过两个引线时磁化是0，而驱动电流通过引线之一时铁磁层被磁化。因此，器件130可以包括多个存储元件和逻辑元件(例如由上述图1至图8所述)，并且适合于耦接到更大的存储器和/或逻辑器件，以及集成计算机处理元件和/或存储器件、和/或成为计算机处理元件和/或存储器件的部分，例如那些分别在现代计算和数据存储系统中使用的那些。
图10示出了根据本技术的实施方案的适合于成为存储读取器的一部分的器件150。自旋电子器件150采用光激发以及手性分子和CISS效应以确定自由磁性层的自旋极化。这样的磁性层可以包括纳米粒子，其大小可以是50纳米数量级，或者，可替代地磁体层可以由铁磁薄膜或其它适合的铁磁材料构成。如进一步示出的，器件150包括在金属层154上形成自组装层的手性DNA分子152的顶层，例如但不限于银(Ag)。手性分子通过硫醇基结合到层154的表面上，而染料分子(Cy3)附接到手性分子152的另一个(顶)端。器件150还包括底部铁磁层156，如镍(Ni)，在底部铁磁层156上方布置有氧化铝层158。器件150可以应用于存储器件，如硬盘，如图10所示作为层160。因此，层160可以由贯穿其一个或更多个区域具有规定自旋磁化的磁材料制成的。
在操作中，器件150可以由例如蓝色(419 nm，100μW)CW激光，或由绿色(532 nm，3.5μW)CW激光(这两者都可以在规定的频率下进行斩波，如137 Hz)产生的相干电磁辐射激发。因此，在对染料分子进行光激发时，在分子152内形成电子空穴对，从而空穴从染料分子152转移到银衬底154。这种空穴的转移可以由银膜154与接地镍层膜156之间测量的正电压表示。进而，空穴转移是电子从银衬底154转移到光激发染料152的指示，如通过DNA分子152的最高占据分子轨道(HOMO)所实现的。因此，根据CISS效应，这些电子更容易传递通过DNA分子152，那些具有其自旋沿反平行于其动量的方向定向的分子152，最终导致银层154成为带有特定自旋空穴的正电荷。
根据图10所示的实施方案，器件150对磁性器件(例如硬盘160)的应用可以使Ni层156的磁矩(指向下的白色箭头)反平行于电子自旋从银层154通过手性分子152传递到染料的速度排列。这通过图11进一步示出，因为来自Ni层156中的刚好低于费米能级的电子被注入到银层154中，从而使银层154被中和。因而，在空穴从染料152转移到银层154之后，即空穴已被填充之后，还发生了电子从激发的染料152转移，从而在特征时间内(通常为亚纳秒)使层152完全中和，以使染料152返回到其原始的初始状态。然而，由于从银层154到染料152的电子转移速率(或从染料到银的空穴转移速率)大于反向的转移速率，所以染料152的恒定光照在银层154上产生电荷的稳定状态，这可以通过相对于镍层156(其在所示实施方案中保持接地)的正电压读数来表示。因此，基于AlOx层158的电阻，通常约1KΩ，即，在没有施加外部磁场的情况下，可以估计所转移的电荷的量。可以测得的典型电压为约1μV，使用激光(例如，波长532 nm)在3.5μW下操作时。这样的电压表示从银层154到染料分子152的转移为约6.3×109电子/秒。另外，在本技术的示例性实施方案中，器件150可以使层152具有约～1013分子/cm2的密度。因此，在器件(例如器件150)具有10-8 cm2的表面积的情况下，表面上的每个染料分子能够以平均约6.3×104次/秒的速率获得电子。
另外，相比之下，根据图12所示的实施方案，器件150对磁性器件(例如硬盘160)的应用，其中Ni层156的磁矩(指向上的白色箭头)平行于自旋从银层154通过手性分子152转移到染料的速度排列。因此，在其中镍层156沿相反方向极化(即与图10所示的方向相反)的这样的布置中，具有适当取向的自旋的若干电子可以用于填充在银层154中产生的特定自旋空穴中的空位，这可以由器件150的辐照导致。因而，与图10所示的其中在上述层之间存在较高电压的构造相比，在层154与层156之间测得较低电压。这由图13进一步示出，这是因为从Ni层156中被注入银层154中的刚好低于费米能级的电子数目少于那些相反构造(即图10和图11)可获得的数目。
因此，由器件150获得极化的两种状态，分别如图10和图12所示，可以提供用于指示层156的极化状态的不同且独立的电压读数，进而，可以提供磁化器件150如存储硬盘160的读数。因此，器件150自旋极化P可以定义为：其中V↑↓表示在没有施加外部磁场情况下的电压，使得其表示当两种自旋均可从Ni层156注入时(即，当没有磁化施加到Ni层156时)的电压。因而，如果施加磁场以极化Ni层156时，在银层154与镍层156之间测量的电压根据所施加的磁场的方向变化。因此，如果Ni层156的磁矩指向有机层(即，层152)，则电压V↑＞V↓(其中V↓或V↑对应于层154与层156之间产生的电压，其中Ni层156的磁化指向平面的里面或外面，分别如图10和图12所示)。因而，平行于电子磁矩排列的磁场测量的较高电压指示从银层154通过分子152转移的电子的自旋反平行于其速度排列。
图14至图18示出了根据本技术的示例性实施方案的与图10和图12所示的器件相关的各种曲线图。因此，图14示出了示出在器件150的层(Ag)154与层(Ni)156之间测量电压的曲线图180。因而，曲线182示出了器件150没有层152的情况，即没有双链DNA吸附于器件的情况下(T＝290 K；532 nm激光)。另外曲线184示出了器件150包括具有双链DNA/Cy3层吸附于其上的手性层152的情况。曲线184在器件150由635 nm的激光照射下得到。另外，曲线图180的曲线186示出了对于吸附的双链DNA/Cy3分子，即，器件150的层152在532 nm的照射下作为时间的函数的测量电压。如曲线186所示，电压随时间的变化是由沿指向或远离形成层152的有机膜定向的磁场(0.45T)引起的。另外，曲线188示出了在没有施加磁场的情况下，当吸附了形成层152的分子并在532nm照射下时，在器件150的层154与层156之间的测量电压。
根据本发明技术，图15示出了示出作为磁场强度H的函数的测量的自旋极化P的图示。如图表190清晰地示出的，P的增加与磁场强度的增加相关。这样的增加反映了刚好低于费米能级的在多数与少数自旋态密度之间比率的相对变化，分别如图11和图13所示。因而，随着磁场的增加，在上述自旋态之间的比率也会增加。
另外，图16示出了曲线图200，进一步示出在银层154与镍层156之间的电压与时间分布图，其中在290K和80K条件下指向或远离(例如黑箭头所示)有机手性层152施加磁场。图17示出图表210，通常示出由P依赖于温度的方式。
图18示出了根据本技术的实施方案的与图10和图12所示的器件相关联物理结构250。结构250是基于器件(例如，由图10和图12所示的存储读取器件150)的自旋电子的物理实现。另外，结构250可以以微米尺度的尺寸并且根据VLSI方法制造。因此，结构示出了耦接到银层154的金接触体252，以及耦接到镍层254的金接触体和254。金属触252和254适合于提供测量层252与层254之间的电压的能力，用于确定Ni层156的自旋极化，如图10和图12所示。
形成结构250的器件可以通过光刻法随后通过在硅(<100>，每平方厘米400Ω)衬底上的电子束蒸镀来制备。根据本技术，在5 nm钛粘附层上蒸镀宽1μm长1 mm，和厚150 nm的Ni线156。通过原子层沉积来沉积约0.5 nm厚的AlOx层158。在没有任何粘合层的情况下蒸镀顶部50 nm厚的垂直Ag线154。另外，制造金接触体252和254用于引线接合，并且其厚度为150 nm。

Claims (27)

1.一种用于选择自旋的器件，包括：
包含铁磁材料的第一层；以及
耦接到所述第一层的第二层，其中，所述第二层包括具有特定手性的至少一个分子，使得当电流在所述第一层与所述第二层之间流动时使所述铁磁材料的一个或更多个区域变为沿一定方向磁极化。
2.根据权利要求1所述的器件，其中，所述一个或更多个区域中的所述磁极化的区域的方向包含能够存储在所述器件上的可写入数据。
3.根据权利要求2所述的器件，其中，存储在所述器件上的数据位能够通过使电流在所述第一层与所述第二层之间通过而从所述器件读取。
4.根据权利要求3所述的器件，其中，用于从所述自旋器件读取所述数据位的所述电流显著低于用于使所述铁磁层的所述一个或更多个区域磁极化的所述电流。
5.根据权利要求1至4中任一项所述的器件，其中，所述铁磁层包含纳米粒子。
6.根据权利要求1至5中任一项所述的器件，其中，所述第二层包含具有一个特定螺旋性的手性分子。
7.根据权利要求6所述的器件，其中，所述第二层包括自组装单分子层(SAM)，所述自组装单分子层包括多肽、或蛋白质、或DNA、或PNA、或螺旋烃、或手性导电聚合物或其组合。
8.根据权利要求1至7中任一项所述的器件，其中，所述铁磁层的所述一个或更多个区域的所述自旋极化能够通过测量存在于所述第一层的电阻来确定。
9.根据权利要求1至8中任一项所述的器件，其中，所述第一层和所述第二层集成在硅基器件内，所述硅基器件利用超大规模集成(verylarge scale integration，VLSI)或特大规模集成(ultra large scaleintegration，ULSI)制造。
10.根据权利要求9所述的器件，其中，所述硅基器件包括作为源极和/或漏极的至少两层，使得所述第一层和所述第二层布置在作为源极和/或漏极的所述至少两层之间。
11.根据权利要求1至10中任一项所述的器件，包括耦接到所述第二层的金属层，其中当所述器件应用于存储单元时在所述金属层与所述第一层之间产生电压，并且其中所述电压值适合于提供所述存储单元的一个或更多个区域的磁化状态的指示，由此配置所述器件并且所述器件能够操作用于读取存储在所述存储单元中的数据。
12.根据权利要求10所述的器件，其中，响应于电磁辐照，产生在所述第一层与所述第二层之间的电荷分离。
13.一种存储器件，包括根据权利要求1至11中任一项所述的器件。
14.一种逻辑单元，包括根据权利要求1至10中任一项所述的器件，其中，所述第二层包括多个特定手性的分子，所述多个分子包含第一特定手性和第二特定手性，以及其中，当电流在所述第一层与所述第二层之间流动时，所述特定手性中的每一个均适合于确定所述铁磁材料的一个或更多个区域的自旋极化。
15.一种逻辑单元，包括：
包含铁磁材料的第一层；以及
耦接到所述第一层的第二层，其中，所述第二层包括包含第一特定手性和第二特定手性的多个分子，以及其中，当电流在所述第一层与所述第二层之间流动时，所述特定手性中的每一个均适合于确定所述铁磁材料的一个或更多个区域的自旋极化。
16.根据权利要求14或15所述的逻辑单元，包括：当所述电流流过包括包含所述第一手性的所述多个分子的区域时，所述铁磁层的所述一个或更多个区域的所述自旋极化的第一状态；当所述电流流过包括包含所述第二手性的所述多个分子的区域时，所述铁磁层的所述一个或更多个区域的所述自旋极化的第二状态；以及当所述电流流过包括包含所述第一手性和所述第二手性的所述多个分子的区域时，所述铁磁层的所述一个或更多个区域的所述自旋极化的第三状态。
17.根据权利要求14至16中任一项所述的逻辑单元，其中，所述铁磁层的所述一个或更多个区域的所述自旋极化的所述状态适合于限定XOR逻辑门。
18.根据权利要求14至17中任一项所述的逻辑单元，其中，所述第一层和所述第二层集成在硅基器件内，所述硅基器件利用超大规模集成(VLSI)或特大规模集成(ULSI)制造。
19.根据权利要求18所述的逻辑单元，其中，所述硅基器件包括作为源极和/或漏极的至少两层，使得所述第一层和所述第二层布置在作为源极和/或漏极的所述至少两层之间。
20.根据权利要求14至19中任一项所述的逻辑单元，其中，所述第一手性是左旋的并且所述第二手性是右旋的。
21.根据权利要求14至20中任一项所述的逻辑单元，其中，所述铁磁层包含具有至少50纳米的大小的纳米粒子。
22.根据权利要求14至21中任一项所述的逻辑单元，其中，所述第二层包括自组装单分子层(SAM)，所述自组装单分子层包括多肽、或蛋白质、或DNA、或PNA、或螺旋烃、或手性导电聚合物或其组合。
23.根据权利要求14至22中任一项所述的逻辑单元，其中，所述铁磁层的所述一个或更多个区域的所述自旋极化能够通过测量存在于所述第一层与所述第二层之间的电阻来确定。
24.根据权利要求14至23中任一项所述的逻辑单元，其中，所述逻辑单元适合于由中央计算单元控制和/或作为中央计算单元的一部分。
25.一种操作自旋选择性器件的方法，包括：
由包含铁磁材料的第一层接收电流；以及
由耦接到所述第一层的第二层接收所述电流，其中，所述第二层包括具有特定手性的多个分子，使得当电流在所述第一层与所述第二层之间流动时使所述铁磁材料的一个或更多个区域变为沿一定方向磁极化。
26.根据权利要求25所述的方法，其中，所述一个或更多个区域中的所述磁极化的区域的方向包含能够存储在所述自旋选择性器件上的可写入数据。
27.根据权利要求25或26所述的方法，其中，响应于电磁辐照，产生在所述第一层与所述第二层之间的所述电流。
CN201380014005.3A 2012-03-13 2013-03-13 存储器和逻辑器件及其执行方法 Pending CN104205226A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261609976P 2012-03-13 2012-03-13
US61/609,976 2012-03-13
PCT/IL2013/050228 WO2013136331A1 (en) 2012-03-13 2013-03-13 Memory and logic device and methods for performing thereof

Publications (1)

Publication Number Publication Date
CN104205226A true CN104205226A (zh) 2014-12-10

Family

ID=48050872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380014005.3A Pending CN104205226A (zh) 2012-03-13 2013-03-13 存储器和逻辑器件及其执行方法

Country Status (5)

Country Link
US (1) US9355698B2 (zh)
EP (1) EP2826035A1 (zh)
JP (1) JP2015512159A (zh)
CN (1) CN104205226A (zh)
WO (1) WO2013136331A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170294572A1 (en) * 2014-03-26 2017-10-12 Yeda Research And Development Co. Ltd. Spin transport electronic device
JP7542829B2 (ja) 2019-05-16 2024-09-02 公立大学法人大阪 キラリティ検出装置、キラリティ検出方法、分離装置及び分離方法
JP7291345B2 (ja) * 2019-05-16 2023-06-15 公立大学法人大阪 キラル物質装置
EP3813135A1 (en) 2019-10-23 2021-04-28 Merck Patent GmbH Two bit memory device and method for operating the two-bit memory device and electronic component
US12094508B1 (en) 2023-11-15 2024-09-17 Samsung Electronics Co., Ltd. Magnetic tunneling junction switching with parallel spin-momentum locked spin current

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0211931D0 (en) * 2002-05-23 2002-07-03 Univ Liverpool Methods & device utilizing adsorption of molecules at a surface or interface
DE602004018470D1 (de) 2003-02-25 2009-01-29 Yeda Res & Dev Nanoskopische struktur und diese verwendende vorrichtung
US7906345B2 (en) * 2003-11-12 2011-03-15 The Board Of Trustees Of The Leland Stanford Junior University Magnetic nanoparticles, magnetic detector arrays, and methods for their use in detecting biological molecules
JP2006269885A (ja) * 2005-03-25 2006-10-05 Sony Corp スピン注入型磁気抵抗効果素子
JP2008047739A (ja) * 2006-08-17 2008-02-28 Nippon Hoso Kyokai <Nhk> 磁気ランダムアクセスメモリ
JP4496242B2 (ja) * 2007-08-29 2010-07-07 株式会社東芝 スピントランジスタ及び磁気メモリ
US20100102405A1 (en) * 2008-10-27 2010-04-29 Seagate Technology Llc St-ram employing a spin filter
JP2010114143A (ja) * 2008-11-04 2010-05-20 Toshiba Corp 半導体記憶装置および半導体記憶装置の製造方法
WO2010101251A1 (ja) * 2009-03-06 2010-09-10 国立大学法人東京大学 磁気電気エネルギー変換装置、電源装置および磁気センサ
GB201101862D0 (en) 2011-02-03 2011-03-23 Univ Muenster Wilhelms Method and device

Also Published As

Publication number Publication date
US9355698B2 (en) 2016-05-31
US20150049542A1 (en) 2015-02-19
JP2015512159A (ja) 2015-04-23
WO2013136331A1 (en) 2013-09-19
EP2826035A1 (en) 2015-01-21

Similar Documents

Publication Publication Date Title
JP3942930B2 (ja) トンネル接合メモリセル
JP6280195B1 (ja) 磁気メモリ
JP3942931B2 (ja) 磁気メモリセル
CN103380462B (zh) 可写入磁性元件
Tehrani et al. Magnetoresistive random access memory using magnetic tunnel junctions
WO2016159017A1 (ja) 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
CN103201796B (zh) 非易失性磁隧道结晶体管
KR100457159B1 (ko) 마그네틱 램
CN109637569A (zh) 一种磁性存储单元及其数据写入方法
CN110061127B (zh) 磁隧道结的形成方法及磁阻式随机存储器
JP2006518099A (ja) リセット可能な磁化を有する磁性層を含み、スピントランスファーを用いる多層積層構造
CN105161613A (zh) 一种基于双势垒结构的磁存储器件
US8884388B2 (en) Magnetic memory element, magnetic memory and manufacturing method of magnetic memory
WO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
CN107093449A (zh) 磁性隧道结（mtj）和方法,以及使用其的磁性随机存取存储器（mram）
JP5664556B2 (ja) 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ
CN103887425B (zh) 磁性结和磁存储器以及用于提供磁性结的方法
CN106449970B (zh) 一种低功耗磁性存储单元
CN104205226A (zh) 存储器和逻辑器件及其执行方法
CN1249815C (zh) 信息存储装置及其制造方法
KR101461262B1 (ko) 자기 메모리 소자와 그 구동 방법 및 비휘발 기억 장치
Zlobin et al. Molecular compounds in spintronic devices: an intricate marriage of chemistry and physics
JP2002074936A (ja) 磁気デバイス
EP2355142B1 (en) Magnetic memory element and nonvolatile storage device
JP2007324172A (ja) 磁気メモリ装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141210