CN104168021A - 流水线模数转换器 - Google Patents

Abstract

本发明公开了一种流水线模数转换器，相邻两级级模块中的后一级模块包括第二运算放大器，前后一级模块分别工作于保持模式和采样模式时，第二运算放大器的输入端连接前一级模块的第一运算放大器的输入端、第二运算放大器的输出端连接到后一级模块的采样保持模块的第一输入端，第二运算放大器将前一级模块的第一运算放大器的输入端的输入失调电压进行放大后得到误差放大信号并输入到采样保持模块中，采样保持模块将前一级模块的输出模拟信号减去误差放大信号得到采样模拟信号。本发明能有效减少或消除级模块的运算放大器的增益有限导致的非线性误差，能提高电路的工作速度。

Description

流水线模数转换器

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种流水线模数转换器（ADC）。

背景技术

流水线ADC是一种既能实现高速又能实现相当分辨率的模数转换器结构，在通信系统中应用广泛，对性能的要求也越来越高。运算放大器是流水线ADC中的核心模块，理想状态下运放即运算放大器的直流增益为无穷大。然而实际中，运放的增益是有限的，从而在输入端产生误差电压即输入失调电压，导致流水线传输函数偏离理想曲线。现有的数字校正方法需要很长的时间实现准确校正，大大影响了流水线ADC的工作速度。

现有流水线ADC是由多个级模块连接形成，如图1所示，是现有流水线ADC的级模块的运算放大器在理想状态下的结构示意图，级模块为1.5位每级（1.5bit/stage）结构，1.5位每级的级模块能输出2位数据，2位数据的有效值分别为00，01和10；11为冗余码。级模块包括：

子模数转换器（未示出），用于将对输入模拟信号采样后形成的采样模拟信号转换为数字信号输出。

余量增益电路，余量增益电路包括子数模转换器（未示出）、第一运算放大器101a和采样保持模块。

子数模转换器用于将子模数转换器输出的数字信号转换为中间模拟信号V_dac，由于数字信号包括3个值即00，01和10，也即十进制的0，1和2；现有技术中中间模拟信号V_dac可以通过数字信号开关阵列进行控制使得中间模拟信号V_dac分别取电压-V_ref、0和V_ref之一。V_ref为基准电压。用公式可以表示为：

V_dac=（d-1）V_ref，其中d取数字信号的值即0、1或2。

余量增益电路包括采样模式和保持模式两种工作模式，工作模式由一对互为反相的第一时钟信号Φ₁和第二时钟信号Φ₁控制，即通过第一时钟信号Φ₁和第二时钟信号Φ₁控制对应的开关的通断来实现工作模式的切换。

当第一时钟信号Φ₁控制对应的开关导通、第二时钟信号Φ₁控制对应的开关断开时，余量增益电路处于采样模式，此时采样保持模块为电容C₁和电容C₂形成的并联结构，电容C₁和电容C₂的第一端接地，第二端连接输入模拟信号V_in，采样后，电容C₁和电容C₂的第一端的电荷为：

Q₁＝-(C₁+C₂)V_i                          （1）。

当第一时钟信号Φ₁控制对应的开关断开、第二时钟信号Φ₁控制对应的开关导通时，余量增益电路处于保持模式，此时采样保持模块为电容C₁和电容C₂形成的串联结构，电容C1和电容C2的第一端连接第一运算放大器101a的反相输入端，电容C1的第二端连接第一运算放大器101a的输出端，电容C2的第二端连接中间模拟信号V_dac。由于理想状态下第一运算放大器101a的增益即放大倍数为无穷大，故第一运算放大器101a的正反相输入端为虚短，所以电容C1和电容C2的第一端的电压接地，此时电容C1和电容C2的第一端的电荷为：

Q₂＝V_dacC₂-V_oC₁                       （2）。

由Q1等于Q2，以及V_dac=（d-1）V_ref，可以得到如下级模块的传输函数公式：

$V_o=(1+\frac{C_2}{C_1})\&CenterDot;V_{\mathrm{in}}-(d-1)V_{\mathrm{ref}}\&CenterDot;\frac{C_2}{C_1}=\left\{\begin{array}{c}{2V}_{\mathrm{in}}-V_{\mathrm{ref}}\mathrm{if}{V}_{\mathrm{in}}>1/{4V}_{\mathrm{ref}},\left(10\right)\\ {2V}_{\mathrm{in}}\mathrm{if}-1/{4V}_{\mathrm{ref}}<V_{\mathrm{in}}<1/{4V}_{\mathrm{ref}},\left(01\right)\\ {2V}_{\mathrm{in}}+V_{\mathrm{ref}}\mathrm{if}{V}_{\mathrm{in}}<-1/{4V}_{\mathrm{ref}},\left(00\right)\end{array}\right.---\left(3\right)$ $={2V}_{\mathrm{in}}-(d-1)V_{\mathrm{ref}}$

上述分析是假设第一运算放大器101a的放大倍数为无穷大的前提下得出的，如果将考虑到运算放大器的增益为有限值以及运算放大器的输入端的寄生电容的影响在内，则传输函数和公式（3）会有偏离。如图2所示，是现有流水线ADC的级模块的运算放大器在非理想状态下的结构示意图；图2和图1相比，图2中增加了一个运算放大器101b的增益为有限值所等效的输入失调电压Vs的电压源，图2中输入失调电压Vs位于运算放大器101b的反相输入端，输入失调电压Vs的值为其中V0为运算放大器101b的输出电压，A为运算放大器101b的放大倍数。在运算放大器101b的反相输入端和地之间还包括由寄生电容Cp。当级模块处于采样模式时，电容C1和电容C2的第一端的电荷Q1的计算公式和公式（1）相同。而当级模块处于保持模式时，第一运算放大器101b开始工作，计算电容C1和电容C2的第一端的电荷Q2时需要将输入失调电压Vs和寄生电容CP考虑进来，此时的电荷Q2可以通过如下公式得到：

Q₂＝(V_s-V_dac)C₂+(V_s-V_o)C₁+V_sC_p             （4）

由Q1和Q2的值相等可以得到如下级模块的传输函数公式：

$V_o=\frac{C_1+C_2}{C_1}\&CenterDot;V_{\mathrm{in}}-\frac{(d-1)V_{\mathrm{ref}}\&CenterDot;C_2}{C_1}+V_s\&CenterDot;\frac{C_1+C_2+C_p}{C_1}$      （5）

$=\frac{C_1+C_2}{C_1}\&CenterDot;V_{\mathrm{in}}-\frac{(d-1)V_{\mathrm{ref}}\&CenterDot;C_2}{C_1}-\frac{V_o}{A}\&CenterDot;\frac{1}{f}$

其中是反馈系数，式(5)所示的输出电压与式(3)相比，损失了这是由有限的运放增益引起的，当A＝∞，V_s＝0时，式(5)会还原成式(3)的理想状态。

在流水线ADC中，相邻的两级级模块交替工作在采样周期和放大即保持周期，且前一级在放大周期的输出电压作为后一级在采样周期的输入电压。如图3所示，现有流水线ADC的相邻两级级模块的工作状态结构示意图；图3中的级模块都采用全差分结构，前一级模块101i工作于放大周期，后一级模块101j工作于采样周期。运算放大器102i和102j都包括两个差分输入端和两个差分输出端。前一级模块101i包括两对由电容C_101i和电容C_102i串联形成的采样保持模块，每对电容C_101i和电容C_102i的第一端分别连接运算放大器102i的两个差分输入端中的一个，两个电容C_101i的第二端分别连接运算放大器102i的两个差分输出端中的一个，两个电容C_102i的第二端分别连接差分中间模拟信号V_daci-和V_daci+中的一个，运算放大器102i的两个差分输出端分别输出差分模拟输出信号Voi-和Voi+中的一个，运算放大器102i的两个差分输入端分别具有差分输入失调电压V_si-和V_si+中的一个。后一级模块101j包括两对由电容C_101j和电容C_102j并联形成的采样保持模块，两对并联的电容C_101j和电容C_102j的第一端分别连接运算放大器102j的两个差分输入端中的一个，运算放大器102j的两个差分输入端分别接地。两对并联的电容C_101j和电容C_102j的第二端分别连接差分模拟输出信号V_oi-和V_oi+中的一个。由图3可以看出，差分模拟输出信号V_oi-和V_oi+包括了差分中间模拟信号V_daci-和V_daci+所带来的误差损失，而差分模拟输出信号V_oi-和V_oi+又直接被后一级模块101j采样，这样后一级模块101j采样后得到的采样模拟信号的值和差分模拟输出信号V_oi-和V_oi+相同，后一级模块101j的采样模拟信号也会产生和差分模拟输出信号V_oi-和V_oi+相同的误差。后一级模块101j的采样模拟信号出现由前一级的输入失调电压V_s而传入的误差项，会导致流水线传输函数偏离理想曲线，大大增加流水线ADC的数字校正时间和校正难度，并大大降低了流水线ADC的工作速度。

发明内容

本发明所要解决的技术问题是提供一种流水线模数转换器，能有效减少或消除级模块的运算放大器的增益有限导致的非线性误差，能提高电路的工作速度。

为解决上述技术问题，本发明提供的流水线模数转换器包括由多个级模块组成的流水线模数转换结构，各级所述级模块都包括模拟信号输入端、数字信号输出端和模拟信号输出端；第一级所述级模块的模拟信号输入端连接外部模拟信号，第一级外的其它各级所述级模块的模拟信号输入端连接上一级所述级模块的模拟信号输出端。

各级所述级模块包括子模数转换器和余量增益电路，各级所述级模块的子模数转换器将输入模拟信号的采样模拟信号转换为数字信号输出；各级所述级模块的余量增益电路包括子数模转换器、第一运算放大器和采样保持模块，通过所述子数模转换器将输出的数字信号转化成中间模拟信号。

各级所述级模块的余量增益电路包括采样模式和保持模式两种工作模式，各级所述级模块的余量增益电路的工作模式由一对互为反相的第一时钟信号和第二时钟信号控制，各奇数级的所述级模块的余量增益电路的工作模式相同且和各偶数级的所述级模块的余量增益电路的工作模式都相反。

在采样模式时，各级所述级模块的余量增益电路的采样保持模块对输入模拟信号进行采样并得到采样模拟信号；在保持模式时，各级所述级模块的余量增益电路将所述采样模拟信号和所述中间模拟信号相减并通过所述第一运算放大器放大后形成输出模拟信号，所述第一运算放大器的输出端为对应的所述级模块的模拟信号输出端。

至少一个相邻两级所述级模块中的后一级模块还包括一第二运算放大器，当相邻两级所述级模块的前一级模块工作于保持模式、所述后一级模块工作于采样模式时，所述第二运算放大器的输入端连接所述前一级模块的所述第一运算放大器的输入端、所述第二运算放大器的输出端连接到所述后一级模块的所述采样保持模块的第一输入端，所述采样保持模块的第二输入端作为所述后一级模块的模拟信号输入端并连接所述前一级模块的模拟信号输出端；所述第二运算放大器将所述前一级模块的所述第一运算放大器的输入端的输入失调电压进行放大后得到误差放大信号并输入到所述采样保持模块中，所述采样保持模块通过将所述前一级模块的输出模拟信号减去所述误差放大信号得到所述采样模拟信号；所述输入失调电压的值为所述第一运算放大器的输出模拟信号除以所述第一运算放大器的放大倍数，所述输入失调电压使所述第一运算放大器的输出模拟信号相对于放大倍数是无穷大的理想运算放大器小于一个误差偏离值，所述误差偏离值的大小为所述输入失调电压除以所述第一运算放大器的反馈系数，所述误差放大信号要求满足能够部分或全部抵消所述误差偏离值；当相邻两级所述级模块的前一级模块工作于采样模式、所述后一级模块工作于保持模式时，所述后一级模块的所述第二运算放大器的输出端和所述采样保持模块的第一输入端断开连接。

进一步的改进是，各级所述级模块的余量增益电路包括所述子数模转换器、所述第一运算放大器、第一电容和第二电容。在采样模式时，由所述第一电容和所述第二电容并联形成所述采样保持模块，所述第一电容和所述第二电容的第一端连接在一起并作为所述采样保持模块的第一输入端，所述第一电容和所述第二电容的第二端连接在一起并作为所述采样保持模块的第二输入端。在保持模式时，所述第一电容和所述第二电容的第一端连接在一起并连接到所述第一运算放大器的输入端，所述第一电容的第二端连接所述第一运算放大器的输出端，所述第二电容的第二端连接所述子数模转换器的输出端并输入所述中间模拟信号。

进一步的改进是，所述第一运算放大器的反馈系数为C₁/（C₁+C₂+C_p），C₁为所述第一电容的电容值，C₂为所述第二电容的电容值，C_p为所述运算放大器的输入端和地之间的寄生电容值。

进一步的改进是，所述第一运算放大器和所述第二运算放大器都为全差分运算放大器，都分别包括一对差分输入端和一对差分输出端；所述子数模转换器输出的中间模拟信号、所述第一运算放大器输出的输出模拟信号、所述输入失调电压、所述误差放大信号和所述采样模拟信号都分别包括一对差分信号。

所述输入失调电压的差分对从对应的所述第一运算放大器的一对差分输入端引出，所述输入失调电压的差分对分别输入到对应的所述第二运算放大器的一对差分输入端，所述第二运算放大器的一对差分输出端输出所述误差放大信号的差分对。

所述采样保持模块包括一对对称的采样保持模块一和采样保持模块二，所述采样保持模块一用于将所述前一级模块的输出模拟信号差分对中的一个减去所述误差放大信号差分对中的一个得到所述采样模拟信号差分对中的一个，所述采样保持模块二用于将所述前一级模块的输出模拟信号差分对中的另一个减去所述误差放大信号差分对中的另一个得到所述采样模拟信号差分对中的另一个。

进一步的改进是，各级所述级模块的余量增益电路包括子数模转换器、第一运算放大器、一对第一电容和一对第二电容。

在采样模式时，由第一个所述第一电容和第一个所述第二电容并联形成所述采样保持模块一，第一个所述第一电容和第一个所述第二电容的第一端连接在一起并作为所述采样保持模块一的第一输入端，第一个所述第一电容和第一个所述第二电容的第二端连接在一起并作为所述采样保持模块一的第二输入端；由第二个所述第一电容和第二个所述第二电容并联形成所述采样保持模块二，第二个所述第一电容和第二个所述第二电容的第一端连接在一起并作为所述采样保持模块二的第一输入端，第二个所述第一电容和第二个所述第二电容的第二端连接在一起并作为所述采样保持模块二一的第二输入端。

在保持模式时，第一个所述第一电容和第一个所述第二电容的第一端连接在一起并连接到所述第一运算放大器的第一个差分输入端，第一个所述第一电容的第二端连接所述第一运算放大器的第一个差分输出端，第一个所述第二电容的第二端连接所述子数模转换器的输出端并输入所述中间模拟信号差分对中的一个；第二个所述第一电容和第二个所述第二电容的第一端连接在一起并连接到所述第一运算放大器的第二个差分输入端，第二个所述第一电容的第二端连接所述第一运算放大器的第二个差分输出端，第二个所述第二电容的第二端连接所述子数模转换器的输出端并输入所述中间模拟信号差分对中的另一个。

进一步的改进是，所述第一运算放大器的两个差分输出端和对应的差分输入端之间的反馈系数都分别为C₁/（C₁+C₂+C_p），C₁为所述第一电容的电容值，C₂为所述第二电容的电容值，C_p为所述运算放大器的输入端和地之间的寄生电容值。

进一步的改进是，所述第二运算放大器为单级差分放大器。

本发明通过将流水线中前一级模块的运放输入端产生的输入失调电压加以适当的倍数形成误差放大信号后加到后一级模块中，后一级模块在采样过程中能够将前一级模块的输出模拟信号和误差放大信号相减得到后一级模块的采样模拟信号，从而能够减少或完全消除前一级运放增益有限产生的误差对后一级模块的影响，从而能有效减小整个流水线ADC由于运放增益有限导致的非线性误差，从而也能减少后续数字校正的时间和难度，提高整个流水线ADC的工作速度。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有流水线ADC的级模块的运算放大器在理想状态下的结构示意图；

图2是现有流水线ADC的级模块的运算放大器在非理想状态下的结构示意图；

图3是现有流水线ADC的相邻两级级模块的工作状态结构示意图；

图4是本发明较佳实施例流水线ADC的相邻两级级模块的工作状态结构示意图；

图5是图4中级模块中的运算放大器的电路图。

具体实施方式

本发明实施例流水线模数转换器包括由多个级模块组成的流水线模数转换结构，各级所述级模块都包括模拟信号输入端、数字信号输出端和模拟信号输出端；第一级所述级模块的模拟信号输入端连接外部模拟信号，第一级外的其它各级所述级模块的模拟信号输入端连接上一级所述级模块的模拟信号输出端。

各级所述级模块包括子模数转换器和余量增益电路，各级所述级模块的子模数转换器将输入模拟信号的采样模拟信号转换为数字信号输出；各级所述级模块的余量增益电路包括子数模转换器、第一运算放大器和采样保持模块，通过所述子数模转换器将输出的数字信号转化成中间模拟信号。

各级所述级模块的余量增益电路包括采样模式和保持模式两种工作模式，各级所述级模块的余量增益电路的工作模式由一对互为反相的第一时钟信号和第二时钟信号控制，各奇数级的所述级模块的余量增益电路的工作模式相同且和各偶数级的所述级模块的余量增益电路的工作模式都相反。

在采样模式时，各级所述级模块的余量增益电路的采样保持模块对输入模拟信号进行采样并得到采样模拟信号；在保持模式时，各级所述级模块的余量增益电路将所述采样模拟信号和所述中间模拟信号相减并通过所述第一运算放大器放大后形成输出模拟信号，所述第一运算放大器的输出端为对应的所述级模块的模拟信号输出端。

至少一个相邻两级所述级模块中的后一级模块还包括一第二运算放大器，当相邻两级所述级模块的前一级模块工作于保持模式、所述后一级模块工作于采样模式时，所述第二运算放大器的输入端连接所述前一级模块的所述第一运算放大器的输入端、所述第二运算放大器的输出端连接到所述后一级模块的所述采样保持模块的第一输入端，所述采样保持模块的第二输入端作为所述后一级模块的模拟信号输入端并连接所述前一级模块的模拟信号输出端；所述第二运算放大器将所述前一级模块的所述第一运算放大器的输入端的输入失调电压进行放大后得到误差放大信号并输入到所述采样保持模块中，所述采样保持模块通过将所述前一级模块的输出模拟信号减去所述误差放大信号得到所述采样模拟信号；所述输入失调电压的值为所述第一运算放大器的输出模拟信号除以所述第一运算放大器的放大倍数，所述输入失调电压使所述第一运算放大器的输出模拟信号相对于放大倍数是无穷大的理想运算放大器小于一个误差偏离值，所述误差偏离值的大小为所述输入失调电压除以所述第一运算放大器的反馈系数，所述误差放大信号要求满足能够部分或全部抵消所述误差偏离值；当相邻两级所述级模块的前一级模块工作于采样模式、所述后一级模块工作于保持模式时，所述后一级模块的所述第二运算放大器的输出端和所述采样保持模块的第一输入端断开连接。

所述采样保持模块是由多个电容和多个开关组成，通过所述第一时钟信号和所述第二时钟信号对多个开关的控制，使电容在采样模式和保持模式中连接形成两种不同结构的所述采样保持模块，在采样模式中所述采样保持模块用于实现信号的采样，在保持模式中，所述采样保持模块结合所述第一运算放大器用于实现信号的放大。具体为，各级所述级模块的余量增益电路包括所述子数模转换器、所述第一运算放大器、第一电容和第二电容。在采样模式时，由所述第一电容和所述第二电容并联形成所述采样保持模块，所述第一电容和所述第二电容的第一端连接在一起并作为所述采样保持模块的第一输入端，所述第一电容和所述第二电容的第二端连接在一起并作为所述采样保持模块的第二输入端。在保持模式时，所述第一电容和所述第二电容串联形成所述采样保持模块，所述第一电容和所述第二电容的第一端连接在一起并连接到所述第一运算放大器的输入端，所述第一电容的第二端连接所述第一运算放大器的输出端，所述第二电容的第二端连接所述子数模转换器的输出端并输入所述中间模拟信号。所述第一运算放大器的反馈系数为C₁/（C₁+C₂+C_p），C₁为所述第一电容的电容值，C₂为所述第二电容的电容值，C_p为所述运算放大器的输入端和地之间的寄生电容值。

本发明较佳实施例中各级所述级模块都为全差分结构，如图4所示，是本发明较佳实施例流水线ADC的相邻两级级模块的工作状态结构示意图。前一级模块1i处于保持模式即放大模式，后一级模块1j处于采样模式。所述第一运算放大器2i和2j、所述第二运算放大器3j都为全差分运算放大器，都分别包括一对差分输入端和一对差分输出端。

所述子数模转换器输出的中间模拟信号、所述第一运算放大器输出的输出模拟信号、所述输入失调电压、所述误差放大信号和所述采样模拟信号都分别包括一对差分信号。在图4所示的工作状态结构中，所述前一级模块1i的所述子数模转换器输出的中间模拟信号差分对为中间模拟信号V_daci-和V_daci+，所述前一级模块1i的所述第一运算放大器2i输出的输出模拟信号差分对为输出模拟信号V_oi-和V_oi+，所述前一级模块1i的所述第一运算放大器2i的所述输入失调电压差分对为输入失调电压V_si-和V_si+，所述第二运算放大器3j输出的所述误差放大信号差分对分别为误差放大信号V_cm-和V_cm+。

所述输入失调电压的差分对V_si-和V_si+从对应的所述第一运算放大器2i的一对差分输入端引出，所述输入失调电压的差分对V_si-和V_si+分别输入到对应的所述第二运算放大器3j的一对差分输入端，所述第二运算放大器3j的一对差分输出端输出所述误差放大信号的差分对V_cm-和V_cm+。

所述采样保持模块包括一对对称的采样保持模块一和采样保持模块二，所述采样保持模块一用于将所述前一级模块1i的输出模拟信号差分对V_oi-和V_oi+中的一个减去所述误差放大信号差分对V_cm-和V_cm+中的一个得到所述采样模拟信号差分对中的一个，所述采样保持模块二用于将所述前一级模块1i的输出模拟信号差分对V_oi-和V_oi+中的另一个减去所述误差放大信号差分对V_cm-和V_cm+中的另一个得到所述采样模拟信号差分对中的另一个。

所述采样保持模块是由多个电容和多个开关组成，通过所述第一时钟信号和所述第二时钟信号对多个开关的控制，使电容在采样模式和保持模式中连接形成两种不同结构的所述采样保持模块，在采样模式中所述采样保持模块用于实现信号的采样，在保持模式中，所述采样保持模块结合所述第一运算放大器用于实现信号的放大。具体为，各级所述级模块的余量增益电路包括子数模转换器、第一运算放大器、一对第一电容和一对第二电容。如图4中所示，前一级模块1i的余量增益电路包括子数模转换器、第一运算放大器2i、一对第一电容C_1i和一对第二电容C_2i；后一级模块1j的余量增益电路包括子数模转换器、第一运算放大器2j、一对第一电容C_1j和一对第二电容C_2j。

在采样模式时，以后一级模块1j为例，由第一个所述第一电容C_1j和第一个所述第二电容C_2j并联形成所述采样保持模块一，第一个所述第一电容C_1j和第一个所述第二电容C_2j的第一端连接在一起并作为所述采样保持模块一的第一输入端，第一个所述第一电容C_1j和第一个所述第二电容C_2j的第二端连接在一起并作为所述采样保持模块一的第二输入端；由第二个所述第一电容C_1j和第二个所述第二电容C_2j并联形成所述采样保持模块二，第二个所述第一电容C_1j和第二个所述第二电容C_2j的第一端连接在一起并作为所述采样保持模块二的第一输入端，第二个所述第一电容C_1j和第二个所述第二电容C_2j的第二端连接在一起并作为所述采样保持模块二一的第二输入端。所述采样保持模块一和二的第一输入端即两对所述第一电容C_1j和第一个所述第二电容C_2j的第一端分别连接所述误差放大信号差分对V_cm-和V_cm+中的一个；所述采样保持模块一和二的第一输入端和对应的所述第二运算放大器3j的差分输出端之间的连接由开关4j控制，在后一级模块1j为采样模式时，开关4j导通实现所述误差放大信号差分对V_cm-和V_cm+的输入；在在后一级模块1j为保持模式时，开关4j断开。

在保持模式时，以前一级模块1i为例，第一个所述第一电容C_1i和第一个所述第二电容C_2i的第一端连接在一起并连接到所述第一运算放大器2i的第一个差分输入端，第一个所述第一电容C_1i的第二端连接所述第一运算放大器2i的第一个差分输出端，第一个所述第二电容C_2i的第二端连接所述子数模转换器的输出端并输入所述中间模拟信号差分对V_daci-和V_daci+中的一个即V_daci-；第二个所述第一电容C_1i和第二个所述第二电容C_2i的第一端连接在一起并连接到所述第一运算放大器2i的第二个差分输入端，第二个所述第一电容C_1i的第二端连接所述第一运算放大器2i的第二个差分输出端，第二个所述第二电容C_2i的第二端连接所述子数模转换器的输出端并输入所述中间模拟信号差分对V_daci-和V_daci+中的另一个即V_daci+。本发明较佳实施例中，所述第二运算放大器3j用于消除前一级模块1i中所述第一运算放大器2i的输入失调电压V_si-和V_si+对后一级模块1j的所述采样模拟信号的影响，所述第一运算放大器2i的两个差分输出端和对应的差分输入端之间的反馈系数都分别为C₁/（C₁+C₂+C_p），C₁为所述第一电容C_li的电容值，C₂为所述第二电容C_2i的电容值，C_p为所述运算放大器2i的输入端和地之间的寄生电容值。

如图4所示，本发明较佳实施例中，后一级模块1j

所述前一级模块1i的输出模拟信号大小为：

$V_{\mathrm{oi}}=\frac{C_1+C_2}{C_1}\&CenterDot;V_{\mathrm{ii}}-\frac{(d-1)V_{\mathrm{ref}}\&CenterDot;C_2}{C_1}-\frac{V_o}{A}\&CenterDot;\frac{1}{f}---\left(6\right);$

其中是反馈系数；V_oi是所述第一运算放大器2i的输出模拟信号，由输出模拟信号差分对V_oi+和V_oi-的差值组成；V_ii为所述第一运算放大器2i在前一次的采样模式中得到的采样模拟信号；（d-1）V_ref对应于中间模拟信号，由中间模拟信号差分对V_daci+和V_daci-的差值组成；A为所述第一运算放大器2i的放大倍数。所述输入失调电压V_si由差分对V_si+和V_si-的差值组成，所述输入失调电压V_si的大小为 是由所述输入失调电压V_si引起的误差偏离值。

所述后一级模块1j的采样得到所述采样模拟信号的大小为：

$V_{\mathrm{ij}}=\frac{C_1+C_2}{C_1}\&CenterDot;V_{\mathrm{ii}}-\frac{(d-1)V_{\mathrm{ref}}\&CenterDot;C_2}{C_1}-\frac{V_o}{A}\&CenterDot;\frac{1}{f}+\frac{V_o}{A}\&CenterDot;\frac{1}{f^{\&prime;}}---\left(7\right);$

其中V_ij是所述第一运算放大器2j的采样模拟信号；是所述第二运算放大器3j的放大倍数。

比较公式（6）和（7）可知，所述后一级模块1j的采样得到所述采样模拟信号V_ij和所述第一运算放大器2i的输出模拟信号V_oi相比多了一个 能够将部分或全部抵消；当f'和f相等时，会完全被抵消掉。被部分或全部抵消后，能够消除前一级模块1i的输入失调电压V_si对后一级模块lj的误差影响。

所述采样保持模块包括一对对称的采样保持模块一和采样保持模块二，所述采样保持模块一用于将所述前一级模块1i的输出模拟信号差分对V_oi-和V_oi+中的一个减去所述误差放大信号差分对V_cm-和V_cm+中的一个得到所述采样模拟信号差分对中的一个，所述采样保持模块二用于将所述前一级模块1i的输出模拟信号差分对V_oi-和V_oi+中的另一个减去所述误差放大信号差分对V_cm-和V_cm+中的另一个得到所述采样模拟信号差分对中的另一个。

如图5所示，是图4中级模块中的运算放大器的电路图。第一运算放大器2i和2j的结构相同，且都为折叠式共源共栅放大器结构，NMOS管M1和M2组成全差分共源放大器结构，NMOS管M0的栅极加偏置电压Vb1并为NMOS管M1和M2提供源端电流源；NMOS管M4和M8组成共栅放大器结构，NMOS管M4和M8的源极连接由NMOS管M3和M7组成由偏置电压v_b2控制的电流源，NMOS管M5、M9、M6和M10分别连接于NMOS管M4和M8的漏端并组成负载电路，运算放大器A1的差分输入端连接NMOS管M5、M9的源极、差分输出端连接NMOS管M5、M9的栅极，运算放大器A2的差分输入端连接NMOS管M4、M8的源极、差分输出端连接NMOS管M4、M8的栅极，NMOS管M6和M10的栅极接偏置电压v_b1。第一运算放大器2i的NMOS管M1和M2的栅极为差分输入端V_ii-和V_ii+，第一运算放大器2i的NMOS管M4和M8的漏极为差分输出端V_oi-和V_oi+；第一运算放大器2j的NMOS管M1和M2的栅极为差分输入端V_ij-和V_ij+，第一运算放大器2i的NMOS管M4和M8的漏极为差分输出端V_oj-和V_oj+。

所述第二运算放大器3i为单级差分放大器，NMOS管M12和M13组成共源放大器的主体，NMOS管M11连接于NMOS管M12和M13的源极作为下拉电流源，NMOS管M14和M15连接于NMOS管M12和M13的漏极作为负载，NMOS管M12和M13的栅极为所述第二运算放大器3的差分输入端，NMOS管M12和M13的漏极为所述第二运算放大器3的差分输出端。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种流水线模数转换器，其特征在于：流水线模数转换器包括由多个级模块组成的流水线模数转换结构，各级所述级模块都包括模拟信号输入端、数字信号输出端和模拟信号输出端；第一级所述级模块的模拟信号输入端连接外部模拟信号，第一级外的其它各级所述级模块的模拟信号输入端连接上一级所述级模块的模拟信号输出端；

各级所述级模块包括子模数转换器和余量增益电路，各级所述级模块的子模数转换器将输入模拟信号的采样模拟信号转换为数字信号输出；各级所述级模块的余量增益电路包括子数模转换器、第一运算放大器和采样保持模块，通过所述子数模转换器将输出的数字信号转化成中间模拟信号；

各级所述级模块的余量增益电路包括采样模式和保持模式两种工作模式，各级所述级模块的余量增益电路的工作模式由一对互为反相的第一时钟信号和第二时钟信号控制，各奇数级的所述级模块的余量增益电路的工作模式相同且和各偶数级的所述级模块的余量增益电路的工作模式都相反；

在采样模式时，各级所述级模块的余量增益电路的采样保持模块对输入模拟信号进行采样并得到采样模拟信号；在保持模式时，各级所述级模块的余量增益电路将所述采样模拟信号和所述中间模拟信号相减并通过所述第一运算放大器放大后形成输出模拟信号，所述第一运算放大器的输出端为对应的所述级模块的模拟信号输出端；

至少一个相邻两级所述级模块中的后一级模块还包括一第二运算放大器，当相邻两级所述级模块的前一级模块工作于保持模式、所述后一级模块工作于采样模式时，所述第二运算放大器的输入端连接所述前一级模块的所述第一运算放大器的输入端、所述第二运算放大器的输出端连接到所述后一级模块的所述采样保持模块的第一输入端，所述采样保持模块的第二输入端作为所述后一级模块的模拟信号输入端并连接所述前一级模块的模拟信号输出端；所述第二运算放大器将所述前一级模块的所述第一运算放大器的输入端的输入失调电压进行放大后得到误差放大信号并输入到所述采样保持模块中，所述采样保持模块通过将所述前一级模块的输出模拟信号减去所述误差放大信号得到所述采样模拟信号；所述输入失调电压的值为所述第一运算放大器的输出模拟信号除以所述第一运算放大器的放大倍数，所述输入失调电压使所述第一运算放大器的输出模拟信号相对于放大倍数是无穷大的理想运算放大器小于一个误差偏离值，所述误差偏离值的大小为所述输入失调电压除以所述第一运算放大器的反馈系数，所述误差放大信号要求满足能够部分或全部抵消所述误差偏离值；

当相邻两级所述级模块的前一级模块工作于采样模式、所述后一级模块工作于保持模式时，所述后一级模块的所述第二运算放大器的输出端和所述采样保持模块的第一输入端断开连接。

2.如权利要求1所述的流水线模数转换器，其特征在于：各级所述级模块的余量增益电路包括所述子数模转换器、所述第一运算放大器、第一电容和第二电容；

在采样模式时，由所述第一电容和所述第二电容并联形成所述采样保持模块，所述第一电容和所述第二电容的第一端连接在一起并作为所述采样保持模块的第一输入端，所述第一电容和所述第二电容的第二端连接在一起并作为所述采样保持模块的第二输入端；

在保持模式时，所述第一电容和所述第二电容的第一端连接在一起并连接到所述第一运算放大器的输入端，所述第一电容的第二端连接所述第一运算放大器的输出端，所述第二电容的第二端连接所述子数模转换器的输出端并输入所述中间模拟信号。

3.如权利要求2所述的流水线模数转换器，其特征在于：所述第一运算放大器的反馈系数为C₁/（C₁+C₂+C_p），C₁为所述第一电容的电容值，C₂为所述第二电容的电容值，C_p为所述运算放大器的输入端和地之间的寄生电容值。

4.如权利要求1所述的流水线模数转换器，其特征在于：所述第一运算放大器和所述第二运算放大器都为全差分运算放大器，都分别包括一对差分输入端和一对差分输出端；所述子数模转换器输出的中间模拟信号、所述第一运算放大器输出的输出模拟信号、所述输入失调电压、所述误差放大信号和所述采样模拟信号都分别包括一对差分信号；

所述输入失调电压的差分对从对应的所述第一运算放大器的一对差分输入端引出，所述输入失调电压的差分对分别输入到对应的所述第二运算放大器的一对差分输入端，所述第二运算放大器的一对差分输出端输出所述误差放大信号的差分对；

所述采样保持模块包括一对对称的采样保持模块一和采样保持模块二，所述采样保持模块一用于将所述前一级模块的输出模拟信号差分对中的一个减去所述误差放大信号差分对中的一个得到所述采样模拟信号差分对中的一个，所述采样保持模块二用于将所述前一级模块的输出模拟信号差分对中的另一个减去所述误差放大信号差分对中的另一个得到所述采样模拟信号差分对中的另一个。

5.如权利要求4所述的流水线模数转换器，其特征在于：各级所述级模块的余量增益电路包括子数模转换器、第一运算放大器、一对第一电容和一对第二电容；

在采样模式时，由第一个所述第一电容和第一个所述第二电容并联形成所述采样保持模块一，第一个所述第一电容和第一个所述第二电容的第一端连接在一起并作为所述采样保持模块一的第一输入端，第一个所述第一电容和第一个所述第二电容的第二端连接在一起并作为所述采样保持模块一的第二输入端；由第二个所述第一电容和第二个所述第二电容并联形成所述采样保持模块二，第二个所述第一电容和第二个所述第二电容的第一端连接在一起并作为所述采样保持模块二的第一输入端，第二个所述第一电容和第二个所述第二电容的第二端连接在一起并作为所述采样保持模块二一的第二输入端；

在保持模式时，第一个所述第一电容和第一个所述第二电容的第一端连接在一起并连接到所述第一运算放大器的第一个差分输入端，第一个所述第一电容的第二端连接所述第一运算放大器的第一个差分输出端，第一个所述第二电容的第二端连接所述子数模转换器的输出端并输入所述中间模拟信号差分对中的一个；第二个所述第一电容和第二个所述第二电容的第一端连接在一起并连接到所述第一运算放大器的第二个差分输入端，第二个所述第一电容的第二端连接所述第一运算放大器的第二个差分输出端，第二个所述第二电容的第二端连接所述子数模转换器的输出端并输入所述中间模拟信号差分对中的另一个。

6.如权利要求5所述的流水线模数转换器，其特征在于：所述第一运算放大器的两个差分输出端和对应的差分输入端之间的反馈系数都分别为C₁/（C₁+C₂+C_p），C₁为所述第一电容的电容值，C₂为所述第二电容的电容值，C_p为所述运算放大器的输入端和地之间的寄生电容值。

7.如权利要求4所述的流水线模数转换器，其特征在于：所述第二运算放大器为单级差分放大器。