CN103888082A - 一种三级运算放大器 - Google Patents

Abstract

本发明涉及电子电路技术，具体的说是涉及模拟集成电路中的运算放大器的频率补偿技术。本发明所述的一种三级运算放大器，包括依次相连接的偏置电路、第一级放大电路、第二级放大电路和第三级放大电路，其特征在于，电容倍增模块嵌入到所述第一级放大电路，所述电容倍增模块由电流控制电流源组成。本发明的有益效果为，电容倍增电路嵌入了第一级放大电路，减小了所需补偿电容，节省芯片面积，不需要额外的偏置电路，提高了运算放大器的增益和单位增益带宽，同时减小系统性失调。本发明尤其适用于三级运算放大器。

Description

一种三级运算放大器

技术领域

本发明涉及电子电路技术，具体的说是涉及模拟集成电路中的运算放大器的频率补偿技术。

背景技术

运算放大器是线性电路中最通用和最重要的单元电路，广泛的应用于模拟系统和混合信号系统之中。常用的运算放大器包括单级运算放大器、两级运算放大器和三级运算放大器。三级运算放大器因为其高增益和宽输出摆幅而得到了广泛的应用。

在一些驱动电路中（如LCD驱动、耳机驱动）需要运算放大器有高增益，宽带宽等特性，且能驱动大的容性负载。相较于传统的嵌套式米勒补偿的三级运算放大器，单电容米勒补偿的三级运算放大器可以节省功耗，同时增加驱动电容负载的能力。为了进一步增加驱动电容的能力，同时减小片内补偿电容，节省芯片面积，可以插入一个与米勒电容串联的电流缓冲器。其拓扑结构如图1所示，其中电阻Rt用于检测流过补偿电容Cm的电流，然后通过一个电流缓冲器流入A点。这样通过插入电流缓冲器破坏了补偿电容形成的前馈通路，可以增加驱动电容的能力，但该结构仍然需要较大的补偿电容，同时会为级引入系统性的失调。

发明内容

本发明所要解决的，就是针对上述问题，提供一种嵌入电容倍增补偿模块的的三级运算放大器。

本发明解决上述技术问题所采用的技术方案是：一种嵌三级运算放大器，包括依次相连接的偏置电路、第一级放大电路、第二级放大电路和第三级放大电路，其特征在于，还包括电容倍增模模块，所述电容倍增模块嵌入到第一级放大电路，所述电容倍增模块由电流控制电流源组成。

本发明总的技术方案，在第一级放大电路中插入电容倍增模块，从而有效减小了系统性失调，同时提高了运算放大器的增益和单位增益带宽，本方案的电容倍增模块由补偿电容和流控制电流源组成，有效的提高了电容倍增系数。

具体的，所述第一级放大电路包括PMOS管M0、PMOS管M1、PMOS管M2、PMOS管M7、PMOS管M8、NMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6、补偿电容Cm；其中，NMOS管M3、NMOS管M4、补偿电容Cm构成电容倍增模块；

所述第二级放大电路包括PMOS管M9、NMOS管M10；

所述第三级放大电路包括PMOS管M11、NMOS管M12、PMOS管M13和电容Cb；

所述偏置电路包括PMOS管Mb0、PMOS管Mb1、NMOS管Mb2和电流源Ib；

PMOS管M0的源极、PMOS管M7的源极、PMOS管M8的源极、PMOS管M9的源极、PMOS管M11的源极、PMOS管Mb0的源极和PMOS管Mb1的源极均接电源VDD；

PMOS管Mb0的栅极和漏极、PMOS管Mb1的栅极、PMOS管M0的栅极与电流源的正向端连接；

PMOS管M0的漏极与PMOS管M1的源极和PMOS管M2的源极连接，PMOS管M1的栅极为运算放大器的正向输入端，PMOS管M2的栅极为运算放大器的反向输入端；

PMOS管M1的漏极与电容补偿Cm的一端、NMOS管M3的漏极、NMOS管M3的栅极、NMOS管M4的栅极相连；

PMOS管M2的漏极与NMOS管M5的漏极、NMOS管M5的栅极、NMOS管M6的栅极、NMOS管M10的栅极连接；

NMOS管M6的漏极与PMOS管M7的漏极和栅极以及PMOS管M9的栅极连接；

PMOS管M8的漏极与NMOS管M4的漏极、PMOS管M9的栅极相连；

PMOS管M9的漏极与NMOS管M10的漏极连接，PMOS管M11的栅极与电容Cb的一端相连；

电容Cb的另一端与PMOS管M13的栅极和漏极以及NMOS管M12的栅极连接；

PMOS管M13的源极与NMOS管Mb2的栅极和漏极以及PMOS管Mb1的漏极连接；

NMOS管M12的漏极、PMOS管M11的漏极以及补偿电容Cm的另一端连接作为运算放大器的输出端；

电流源的反向端、NMOS管Mb2的源极、NMOS管M3的源极、NMOS管M4的源极、NMOS管M5的源极、NMOS管M6的源极、NMOS管M10的源极和NMOS管M12的源极均接地。

本发明的有益效果为，电容倍增电路嵌入了第一级放大电路，减小了所需补偿电容，节省芯片面积，不需要额外的偏置电路，提高了运算放大器的增益和单位增益带宽，同时减小系统性失调。

附图说明

图1为传统的两级运算放大器逻辑结构示意图；

图2为本发明的两级运算放大器逻辑结构示意图；

图3为本发明的两级运算放大器的电路结构示意图。

具体实施方式

下面结合附图，详细描述本发明的技术方案：

如图2所示，为本发明的三级运算放大器的拓扑结构，包括三个跨导放大级和电容倍增模块。第一级跨导为gm1，输出阻抗为R1，输出电容为C1。第二级跨导为gm2，输出阻抗为R2，输出电容为C2。第三级跨导为gm3，输出阻抗为R3，输出电容为C3。Cm为补偿电容。电容倍增模块由补偿电容Cm和电流控制电流源X1组成，X1的转移电流比为k，X1输入端电阻为1/gma，寄生电容为Cp，则本发明的运算放大器的小信号传输函数为：

$A_v\≈\frac{A_{\mathrm{dc}}(1+s\frac{C_m}{{2g}_{\mathrm{ma}}})(1-s\frac{g_{m1}{C}_2}{{2g}_{\mathrm{mf}}{g}_{m3}})}{(1+\frac{s}{p_{-3\mathrm{dB}}})(1+s\frac{C_L{C}_1}{{\mathrm{kg}}_{m2}{R}_2{g}_{m3}{C}_m}+s^2\frac{C_L{C}_1}{{\mathrm{kg}}_{m2}{R}_2{g}_{m3}{g}_{\mathrm{ma}}})(1+s{R}_2{C}_2)}---\left(1\right)$

其中：Adc和p-3db为运算放大器的直流增益和主极点，分别为：

A_dc＝km_m1g_m2g_m3R₁R₂R₃       (2)

$p_{-3\mathrm{dB}}=\frac{1}{{\mathrm{kC}}_m{g}_{m2}{g}_{m3}{R}_1{R}_2{R}_3}---\left(3\right)$

从公式(2）可得，本发明的运算放大器的增益提高了k倍，原因在于本发明中的电容倍增模块嵌入到第一级放大电路，第一级的输入信号也经由电容倍增模块放大，因此增益提高了k倍。

从公式(3)可以得出，本发明的运算放大器的电容倍增系数为k，因此可以采用更小的米勒补偿电容来实现运算放大器的频率补偿，能有效的减小芯片面积。

本发明运算放大器的单位增益带宽为：

$\mathrm{GBW}=\frac{g_{m1}}{C_m}---\left(4\right)$

从公式(4)可以得出，和普通的电容倍增技术相比，本发明的运算放大器的单位增益带宽提升了k倍。由于本发明的运算放大器的增益提高了k倍，而主极点与普通电容倍增补偿运算放大器保持一致，因此单位增益带宽提升了k倍。

如图3所示，为本发明的具体的电路图，第一级放大电路包括PMOS管M0、PMOS管M1、PMOS管M2、PMOS管M7、PMOS管M8、NMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6、补偿电容Cm；其中，NMOS管M3、NMOS管M4、补偿电容Cm构成电容倍增模块；

所述第二级放大电路包括PMOS管M9、NMOS管M10；

所述第三级放大电路包括PMOS管M11、NMOS管M12、PMOS管M13和电容Cb；

所述偏置电路包括PMOS管Mb0、PMOS管Mb1、NMOS管Mb2和电流源Ib；

PMOS管M0的源极、PMOS管M7的源极、PMOS管M8的源极、PMOS管M9的源极、PMOS管M11的源极、PMOS管Mb0的源极和PMOS管Mb1的源极均接电源VDD；

PMOS管Mb0的栅极和漏极、PMOS管Mb1的栅极、PMOS管M0的栅极与电流源的正向端连接；

PMOS管M0的漏极与PMOS管M1的源极和PMOS管M2的源极连接，PMOS管M1的栅极为运算放大器的正向输入端，PMOS管M2的栅极为运算放大器的反向输入端；

PMOS管M1的漏极与电容补偿Cm的一端、NMOS管M3的漏极、NMOS管M3的栅极、NMOS管M4的栅极相连；

PMOS管M2的漏极与NMOS管M5的漏极、NMOS管M5的栅极、NMOS管M6的栅极、NMOS管M10的栅极连接；

NMOS管M6的漏极与PMOS管M7的漏极和栅极以及PMOS管M9的栅极连接；

PMOS管M8的漏极与NMOS管M4的漏极、PMOS管M9的栅极相连；

PMOS管M9的漏极与NMOS管M10的漏极连接，PMOS管M11的栅极与电容Cb的一端相连；

电容Cb的另一端与PMOS管M13的栅极和漏极以及NMOS管M12的栅极连接；

PMOS管M13的源极与NMOS管Mb2的栅极和漏极以及PMOS管Mb1的漏极连接；

NMOS管M12的漏极、PMOS管M11的漏极以及补偿电容Cm的另一端连接作为运算放大器的输出端；

电流源的反向端、NMOS管Mb2的源极、NMOS管M3的源极、NMOS管M4的源极、NMOS管M5的源极、NMOS管M6的源极、NMOS管M10的源极和NMOS管M12的源极均接地。

Claims (2)

1.一种三级运算放大器，包括依次相连接的偏置电路、第一级放大电路、第二级放大电路和第三级放大电路，其特征在于，还包括电容倍增模模块，所述电容倍增模块嵌入到第一级放大电路，所述电容倍增模块由电流控制电流源组成。

2.根据权利要求1所述的一种三级运算放大器，其特征在于，所述第一级放大电路包括PMOS管M0、PMOS管M1、PMOS管M2、PMOS管M7、PMOS管M8、NMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6、补偿电容Cm；其中，NMOS管M3、NMOS管M4、补偿电容Cm构成电容倍增模块；

所述第二级放大电路包括PMOS管M9、NMOS管M10；

所述第三级放大电路包括PMOS管M11、NMOS管M12、PMOS管M13和电容Cb；

所述偏置电路包括PMOS管Mb0、PMOS管Mb1、NMOS管Mb2和电流源Ib；

PMOS管M0的源极、PMOS管M7的源极、PMOS管M8的源极、PMOS管M9的源极、PMOS管M11的源极、PMOS管Mb0的源极和PMOS管Mb1的源极均接电源VDD；

PMOS管Mb0的栅极和漏极、PMOS管Mb1的栅极、PMOS管M0的栅极与电流源的正向端连接；

PMOS管M0的漏极与PMOS管M1的源极和PMOS管M2的源极连接，PMOS管M1的栅极为运算放大器的正向输入端，PMOS管M2的栅极为运算放大器的反向输入端；

PMOS管M1的漏极与电容补偿Cm的一端、NMOS管M3的漏极、NMOS管M3的栅极、NMOS管M4的栅极相连；

PMOS管M2的漏极与NMOS管M5的漏极、NMOS管M5的栅极、NMOS管M6的栅极、NMOS管M10的栅极连接；

NMOS管M6的漏极与PMOS管M7的漏极和栅极以及PMOS管M9的栅极连接；

PMOS管M8的漏极与NMOS管M4的漏极、PMOS管M9的栅极相连；

PMOS管M9的漏极与NMOS管M10的漏极连接，PMOS管M11的栅极与电容Cb的一端相连；

电容Cb的另一端与PMOS管M13的栅极和漏极以及NMOS管M12的栅极连接；

PMOS管M13的源极与NMOS管Mb2的栅极和漏极以及PMOS管Mb1的漏极连接；

NMOS管M12的漏极、PMOS管M11的漏极以及补偿电容Cm的另一端连接作为运算放大器的输出端；

电流源的反向端、NMOS管Mb2的源极、NMOS管M3的源极、NMOS管M4的源极、NMOS管M5的源极、NMOS管M6的源极、NMOS管M10的源极和NMOS管M12的源极均接地。

Images