CN203800908U - 一种高速比较器 - Google Patents
一种高速比较器 Download PDFInfo
- Publication number
- CN203800908U CN203800908U CN201420180920.1U CN201420180920U CN203800908U CN 203800908 U CN203800908 U CN 203800908U CN 201420180920 U CN201420180920 U CN 201420180920U CN 203800908 U CN203800908 U CN 203800908U
- Authority
- CN
- China
- Prior art keywords
- drain terminal
- circuit
- connect
- nmos pipe
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005516 engineering process Methods 0.000 claims abstract description 29
- 230000003321 amplification Effects 0.000 claims abstract description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 8
- 239000003990 capacitor Substances 0.000 claims description 22
- 230000005611 electricity Effects 0.000 claims description 6
- 238000007493 shaping process Methods 0.000 claims description 6
- 230000007547 defect Effects 0.000 abstract description 3
- 238000006386 neutralization reaction Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Abstract
本实用新型公开了一种高速比较器，包括依次配合连接的前置放大级电路、双转单电路和输出级电路，其中：所述前置放大级电路，采用了中和技术以及零点补偿技术，将输入的信号放大以驱动后级的双转单电路；所述双转单电路，采用了零点补偿技术，在所述前置放大级电路进行前级放大的基础上进一步对输入的信号进行放大；所述输出级电路，将双转单电路的输出信号进一步整形放大，并驱动后级电路。本实用新型所述高速比较器，可以克服现有技术中功耗大、占用电压空间大和带宽窄等缺陷，以实现功耗小、占用电压空间小和带宽大的优点。
Description
技术领域
本实用新型涉及射频集成电路技术领域，具体地，涉及一种高速比较器。
背景技术
CMOS工艺快速发展的背景，为数模混合的高速单片CMOS芯片系统的实现提供了基础。同时由于CMOS工艺相比于其它工艺在集成度、功耗、成本等方面具有的优势，CMOS工艺已经逐渐成为了高速系统SOC化的首选。
在短短的几年时间里，基于CMOS工艺的各种宽带通信系统得到了巨大的发展。高速比较器电路在宽带通信系统中成了必不可少的一部分。宽带通信系统要求其内部的比较器电路能够提供足够的精度和速度。比较器通常要包括一个前置放大级电路对输入信号进行预放大，而较高的精度和速度要求对前置放大级电路的增益以及带宽提出挑战。传统的宽带放大级电路如图1所示，为了提高带宽采用电阻做负载，同时，为提高增益，会有相同结构的多级放大器级联。这种传统的放大器电路通常会消耗较大的功耗，占用较多的电压空间，同时带宽不能做得很宽。
在实现本实用新型的过程中，发明人发现现有技术中至少存在功耗大、占用电压空间大和带宽窄等缺陷。
实用新型内容
本实用新型的目的在于，针对上述问题，提出一种高速比较器，以实现功耗小、占用电压空间小和带宽大的优点。
为实现上述目的，本实用新型采用的技术方案是：一种高速比较器，包括依次配合连接的前置放大级电路、双转单电路和输出级电路，其中：
所述前置放大级电路，采用了中和技术以及零点补偿技术，将输入的信号放大以驱动后级的双转单电路；
所述双转单电路，采用了零点补偿技术，在所述前置放大级电路进行前级放大的基础上进一步对输入的信号进行放大；
所述输出级电路，将双转单电路的输出信号进一步整形放大，并驱动后级电路。
进一步地，所述前置放大级电路，具体包括NMOS管M1、M2 和M5，PMOS管M3和M4，电阻R1和R2，以及电容C1和C2；其中：
所述NMOS管M5的源端接地，栅端连接偏置电压VBN，漏端连接NMOS管M1、M2的源端；
所述NMOS管M1的源端连接NMOS管M2的源端，并连接到NMOS管M5的漏端；M1的栅端连接反相输入端VIN，并连接电容C1的一端；M1的漏端连接该前置放大级电路的同相输出的VOP，连接电组R1的一端、电容C2的一端、以及PMOS管M3的漏端；
所述NMOS管M2的源端连接NMOS管M1的源端，并连接到NMOS管M5的漏端；M2的栅端连接同相输入端VIP，并连接电容C2的一端；M2的漏端连接该前置放大级电路的反相输出的VON，连接电组R2的一端、电容C1的一端、以及PMOS管M4的漏端；
所述电容C1的一端连接反相输入端VIN，另一端连接前置放大级电路的反相输出端VON；电容C2的一端连接同相输入端VIP，另一端连接前置放大级电路的同相输出端VOP；电阻R1的一端连接前置放大级电路的同相输出端VOP，另一端连接PMOS管M3的栅端；电阻R2的一端连接前置放大级电路的反相输出端VON，另一端连接PMOS管M4的栅端；
所述PMOS管M3的源端连接电源VDD，栅端连接电阻R1的一端，漏端连接前置放大级电路的同相输出端VOP；
所述PMOS管M4的源端连接电源VDD，栅端连接电阻R2的一端，漏端连接前置放大级电路的反相输出端VON。
进一步地，所述双转单电路，具体包括NMOS管M8和M9，PMOS管M6和M7，以及电阻R3；其中：
所述PMOS管M6的栅端连接前置放大级电路的反相输出端VON，它的源端连接电源VDD，它的漏端连接NMOS管M8的漏端、NMOS管M9的栅端、以及电阻R3的一端；双转单电路中M6的栅端连接前置放大级电路中M2的漏端；
所述NMOS管M8的源端连接到地，漏端连接PMOS管M6的漏端，电阻R3的一端，以及NMOS管M9的栅端，M8的栅端连接电容R3的另一端；电阻R3的一端连接M8的漏端、M6的漏端以及M9的栅端；
所述NMOS管M9的栅端连接电阻R3的一端、M8的漏端以及M6的漏端，源端连接到地，漏端连接PMOS管M7的漏端；
所述PMOS管M7的栅端连接前置放大级电路的同相输出端VOP，它的源端连接到电源VDD，它的漏端连接M9的漏端；双转单电路中M7的栅端连接前置放大级电路中M1的漏端。
进一步地，所述输出级电路，包括反相器结构。
进一步地，所述反相器结构，具体包括PMOS管M10和NMOS管M11，其中：
所述PMOS管M10的源端连接到电源VDD，漏端连接NMOS管M11的漏端，以及该高速比较器的输出端VOUT，M10的栅端连接NMOS管M11的栅端和双转单电路中M7的漏端以及M9的漏端；
所述NMOS管M11的源端连接到地，漏端连接PMOS管M10的漏端，以及该高速比较器的输出端VOUT，M11的栅端连接PMOS管M10的栅端和双转单电路中M7的漏端以及M9的漏端。
本实用新型各实施例的高速比较器，由于包括依次配合连接的前置放大级电路、双转单电路和输出级电路，其中：前置放大级电路，采用了中和技术以及零点补偿技术，将输入的信号放大以驱动后级的双转单电路；所述双转单电路，采用了零点补偿技术，在所述前置放大级电路进行前级放大的基础上进一步对输入的信号进行放大；所述输出级电路，将双转单电路的输出信号进一步整形放大，并驱动后级电路；可以采用中和技术和零点补偿技术，使得该高速比较器能够高速工作；从而可以克服现有技术中功耗大、占用电压空间大和带宽窄的缺陷，以实现功耗小、占用电压空间小和带宽大的优点。
本实用新型的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本实用新型而了解。
下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。
附图说明
附图用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与本实用新型的实施例一起用于解释本实用新型，并不构成对本实用新型的限制。在附图中：
图1为传统高速放大电路的工作原理示意图；
图2为本实用新型高速比较器的工作原理示意图。
结合附图，本实用新型实施例中附图标记如下：
21-前置放大级电路；22-双转单电路；23-输出级电路。
具体实施方式
以下结合附图对本实用新型的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本实用新型，并不用于限定本实用新型。
根据本实用新型实施例，如图1所示，提供了一种高速比较器，具体为一种片上集成的高速比较器电路，特别涉及采用CMOS工艺实现的高速比较器电路。
本实施例的高速比较器，包括依次配合连接的前置放大级电路21、双转单电路22和输出级电路23；前置放大级电路和双转单电路中采用了中和技术和零点补偿技术，使得该高速比较器能够高速工作。前置放大级电路21，它将输入的信号放大以驱动后级的双转单电路22，采用了中和技术以及零点补偿技术，实现宽带放大功能。双转单电路22，在前级放大的基础上进一步对信号进行放大，并实现双转单的功能；双转单电路22也采用了零点补偿技术，使得电路能够高速工作。输出级电路23，是一个反相器电路结构，将双转单电路22的输出信号进一步整形放大，并驱动后级电路。
其中，上述前置放大级电路21，构成如下：NMOS管M5的源端接地，栅端连接偏置电压VBN，漏端连接NMOS管M1、M2的源端。NMOS管M1的源端连接NMOS管M2的源端，并连接到NMOS管M5的漏端，M1的栅端连接反相输入端VIN，并连接电容C1的一端，M1的漏端连接该前置放大级电路21的同相输出的VOP，连接电组R1的一端，电容C2的一端，PMOS管M3的漏端，以及双转单电路22中M7的栅端。NMOS管M2的源端连接NMOS管M1的源端，并连接到NMOS管M5的漏端，M2的栅端连接同相输入端VIP，并连接电容C2的一端，M2的漏端连接该前置放大级电路21的反相输出的VON，连接电组R2的一端，电容C1的一端，PMOS管M4的漏端，以及双转单电路22中M6的栅端。电容C1的一端连接反相输入端VIN，另一端连接前置放大级电路21的反相输出端VON。电容C2的一端连接同相输入端VIP，另一端连接前置放大级电路21的同相输出端VOP。电阻R1的一端连接前置放大级电路21的同相输出端VOP，另一端连接PMOS管M3的栅端。PMOS管M3的源端连接电源VDD，栅端连接电阻R1的一端，漏端连接前置放大级电路21的同相输出端VOP。电阻R2的一端连接前置放大级电路21的反相输出端VON，另一端连接PMOS管M4的栅端。PMOS管M4的源端连接电源VDD，栅端连接电阻R2的一端，漏端连接前置放大级电路21的反相输出端VON。前置放大级电路21中采用了中和技术以及零点补偿技术，使得该放大级能够高速工作。交叉耦合的电容C1和C2，抵消了输入管栅漏交叠电容的影响，起到中和作用。电阻R1和R2在第一级负载中引入一个零点使得该放大级的工作带宽大大增加。
上述双转单电路22，其构成如下，PMOS管M6的栅端连接前置放大级电路21的反相输出端VON，它的源端连接电源VDD，漏端连接NMOS管M8的漏端，NMOS管M9的栅端，以及电阻R3的一端。NMOS管M8的源端连接到地，漏端连接PMOS管M6的漏端，电阻R3的一端，以及NMOS管M9的栅端，M8的栅端连接电容R3的另一端。电阻R3的一端连接M8的漏端、M6的漏端以及M9的栅端，电阻R3的另一端连接M8的栅端。NMOS管M9的栅端连接电阻R3的一端、M8的漏端以及M6的漏端，源端连接到地，漏端连接PMOS管M7的漏端，以及输出级电路23中PMOS管M10的栅端以及NMOS管M11的栅端。PMOS管M7的源端连接到电源，栅端连接前置放大级电路22的同相输出端VOP，M7的漏端连接M9的漏端以及输出级电路23中PMOS管M10的栅端以及NMOS管M11的栅端。双转单电路22将前置放大级的信号进一步放大，并实现差分信号到单端信号的转换。电路中采用了零点补偿技术，使得该双转单电路能够高速工作。电阻R3在电路中引入一个零点使得该双转单电路的工作带宽大大增加。
上述输出级电路23，其结构如下，该电路是一个反相器结构，其中PMOS管M10的源端连接到电源VDD，漏端连接NMOS管M11的漏端，以及该高速比较器的输出端VOUT，M10的栅端连接NMOS管M11的栅端和双转单电路21中M7的漏端以及M9的漏端。NMOS管M11的源端连接到地，漏端连接PMOS管M10的漏端，以及该高速比较器的输出端VOUT，M11的栅端连接PMOS管M10的栅端和双转单电路21中M7的漏端以及M9的漏端。
可见，在上述实施例的高速比较器中，前置放大级电路21将输入的信号放大以驱动后级的双转单电路22，前置放大级电路21采用了中和技术以及零点补偿技术，实现宽带放大功能。双转单电路22在前级放大的基础上进一步对信号进行放大，并实现双转单的功能；双转单电路22也采用了零点补偿技术，使得电路能够高速工作。输出级电路23是一个反相器电路结构，将双转单电路22的输出信号进一步整形放大，并驱动后级电路。
传统的高速放大器结构如图1所示，采用电阻做负载。上述实施例中的前置放大级电路21与传统的放大级电路相比较，它采用了中和技术以及零点补偿技术，大大的提高了放大器的工作带宽。图2中交叉耦合电容C1和C2采用的即是中和技术，它抵消了输入管M1和M2的栅漏交叠电容对放大器带宽的影响，提高了放大器的带宽。放大器的负载没有采用传统的电阻负载，而是采用了串联电阻的二极管连接的PMOS管做负载，电阻R1和R2在负载中引入了一个零点，使得该放大器的带宽增加，并在频率特性曲线的高频段引入一个曲翘效应，这个曲翘效应弥补了后级电路频率特性的下降。
上述实施例中的双转单电路22是在经典的结构上加入电阻R3，它进一步对输入信号进行放大，并实现双转单的功能；电阻R3在该级电路的传输函数中引入一个零点，提高了该级电路的工作带宽。另外，上述实施例中的输出级电路23采用反相器结构，对输出的信号做进一步的整形和放大，并驱动后级电路。
最后应说明的是：以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，尽管参照前述实施例对本实用新型进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (5)
1.一种高速比较器，其特征在于，包括依次配合连接的前置放大级电路、双转单电路和输出级电路，其中：
所述前置放大级电路，采用了中和技术以及零点补偿技术，将输入的信号放大以驱动后级的双转单电路；
所述双转单电路，采用了零点补偿技术，在所述前置放大级电路进行前级放大的基础上进一步对输入的信号进行放大；
所述输出级电路，将双转单电路的输出信号进一步整形放大，并驱动后级电路。
2.根据权利要求1所述的高速比较器，其特征在于，所述前置放大级电路，具体包括NMOS管M1、M2 和M5，PMOS管M3和M4，电阻R1和R2，以及电容C1和C2；其中：
所述NMOS管M5的源端接地，栅端连接偏置电压VBN，漏端连接NMOS管M1、M2的源端；
所述NMOS管M1的源端连接NMOS管M2的源端，并连接到NMOS管M5的漏端；M1的栅端连接反相输入端VIN，并连接电容C1的一端；M1的漏端连接该前置放大级电路的同相输出的VOP，连接电组R1的一端、电容C2的一端、以及PMOS管M3的漏端；
所述NMOS管M2的源端连接NMOS管M1的源端，并连接到NMOS管M5的漏端；M2的栅端连接同相输入端VIP，并连接电容C2的一端；M2的漏端连接该前置放大级电路的反相输出的VON，连接电组R2的一端、电容C1的一端、以及PMOS管M4的漏端；
所述电容C1的一端连接反相输入端VIN，另一端连接前置放大级电路的反相输出端VON；电容C2的一端连接同相输入端VIP，另一端连接前置放大级电路的同相输出端VOP；电阻R1的一端连接前置放大级电路的同相输出端VOP，另一端连接PMOS管M3的栅端；电阻R2的一端连接前置放大级电路的反相输出端VON，另一端连接PMOS管M4的栅端；
所述PMOS管M3的源端连接电源VDD，栅端连接电阻R1的一端，漏端连接前置放大级电路的同相输出端VOP；
所述PMOS管M4的源端连接电源VDD，栅端连接电阻R2的一端，漏端连接前置放大级电路的反相输出端VON。
3.根据权利要求2所述的高速比较器，其特征在于，所述双转单电路，具体包括NMOS管M8和M9，PMOS管M6和M7，以及电阻R3；其中：
所述PMOS管M6的栅端连接前置放大级电路的反相输出端VON，它的源端连接电源VDD，它的漏端连接NMOS管M8的漏端、NMOS管M9的栅端、以及电阻R3的一端；双转单电路中M6的栅端连接前置放大级电路中M2的漏端；
所述NMOS管M8的源端连接到地，漏端连接PMOS管M6的漏端，电阻R3的一端，以及NMOS管M9的栅端，M8的栅端连接电阻R3的另一端；电阻R3的一端连接M8的漏端、M6的漏端以及M9的栅端；
所述NMOS管M9的栅端连接电阻R3的一端、M8的漏端以及M6的漏端，源端连接到地，漏端连接PMOS管M7的漏端；
所述PMOS管M7的栅端连接前置放大级电路的同相输出端VOP，它的源端连接到电源VDD，它的漏端连接NMOS管M9的漏端；双转单电路中M7的栅端连接前置放大级电路中M1的漏端。
4.根据权利要求3所述的高速比较器，其特征在于，所述输出级电路，包括反相器结构。
5.根据权利要求4所述的高速比较器，其特征在于，所述反相器结构，具体包括PMOS管M10和NMOS管M11，其中：
所述PMOS管M10的源端连接到电源VDD，漏端连接NMOS管M11的漏端，以及该高速比较器的输出端VOUT，M10的栅端连接NMOS管M11的栅端和双转单电路中M7的漏端以及M9的漏端；
所述NMOS管M11的源端连接到地，漏端连接PMOS管M10的漏端，以及该高速比较器的输出端VOUT，M11的栅端连接PMOS管M10的栅端和双转单电路中M7的漏端以及M9的漏端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420180920.1U CN203800908U (zh) | 2014-04-15 | 2014-04-15 | 一种高速比较器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420180920.1U CN203800908U (zh) | 2014-04-15 | 2014-04-15 | 一种高速比较器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203800908U true CN203800908U (zh) | 2014-08-27 |
Family
ID=51383092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420180920.1U Expired - Lifetime CN203800908U (zh) | 2014-04-15 | 2014-04-15 | 一种高速比较器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203800908U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105427575A (zh) * | 2015-12-29 | 2016-03-23 | 上海安路信息科技有限公司 | 接收器 |
| CN113098480A (zh) * | 2021-04-02 | 2021-07-09 | 南方科技大学 | 双端转单端电路 |
-
2014
- 2014-04-15 CN CN201420180920.1U patent/CN203800908U/zh not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105427575A (zh) * | 2015-12-29 | 2016-03-23 | 上海安路信息科技有限公司 | 接收器 |
| CN105427575B (zh) * | 2015-12-29 | 2019-01-25 | 上海安路信息科技有限公司 | 接收器 |
| CN113098480A (zh) * | 2021-04-02 | 2021-07-09 | 南方科技大学 | 双端转单端电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103023440B (zh) | 一种提高功率放大器线性度的电路 | |
| CN102820857B (zh) | 宽带高增益跨阻放大器 | |
| CN101826844B (zh) | 一种功率放大器和基于功率放大器的信号放大方法 | |
| CN103219961A (zh) | 一种带宽可调的运算放大器电路 | |
| CN104167993B (zh) | 一种采用有源跨导增强和噪声抵消技术的差分低功耗低噪声放大器 | |
| CN102176659B (zh) | 跨导增强的回收电流折叠mos管共源共栅放大器 | |
| CN103078593A (zh) | 低电源电压下高转换增益无源混频器 | |
| CN106059587A (zh) | 一种高速低失调电压比较器电路 | |
| CN203800908U (zh) | 一种高速比较器 | |
| CN203734624U (zh) | 一种高性能微带多级低噪声放大器 | |
| CN203368405U (zh) | 一种双路噪声抵消型电流复用低噪声放大器 | |
| CN203071878U (zh) | 基于压控运放的宽带直流放大器 | |
| CN103346741A (zh) | 一种双路噪声抵消型电流复用低噪声放大器 | |
| CN103888082A (zh) | 一种三级运算放大器 | |
| CN102882476A (zh) | 高频带宽放大电路 | |
| CN205430183U (zh) | 一种对讲机音频放大电路 | |
| CN104104345A (zh) | 一种低噪声的麦克风输入放大器 | |
| CN104506151B (zh) | 一种用于医疗电子的运算放大器 | |
| CN102594288A (zh) | 射频功率放大器的级间匹配电路 | |
| CN102904552A (zh) | 差分到单端转换器 | |
| CN102142816B (zh) | 基于mos器件的宽带低功耗电流回收斩波稳定放大器 | |
| CN108306646B (zh) | 一种应用于超高速模数转换器的比较器电路 | |
| CN204681318U (zh) | 一种电压转换为电流的跨导放大电路 | |
| CN206099913U (zh) | X波段宽带稳幅固态功率放大器电路 | |
| Bhamidipati et al. | Low power complementary metal‐oxide semiconductor class‐G audio amplifier with gradual power supply switching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 214135 5th floor, block C1, Weina garden, 200 Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province Patentee after: WUXI ZHONGKE MICROELECTRONIC INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE Co.,Ltd. Address before: Building C, Micro-nano Sensing International Innovation Park, No. 200, Linghu Avenue, Taihu International Science and Technology Park, New District, Wuxi City, Jiangsu Province, 214000 Patentee before: WUXI ZHONGKE MICROELECTRONIC INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE Co.,Ltd. |