CN113098480A - 双端转单端电路 - Google Patents

Abstract

本发明实施例公开了一种双端转单端电路，包括：双转单主模块，包括主输入端和主输出端，用于将从所述主输入端输入的双端的输入信号转变为单端的输出信号从所述主输出端输出；带宽拓展模块，连接所述双转单主模块，用于拓展所述输出信号的带宽。本发明公开的双端转单端电路能在不增加电路复杂度的情况下提升通信带宽并提高通信速度。

Description

双端转单端电路

技术领域

本发明涉及集成电路设计技术领域，尤其涉及一种双端转单端电路。

背景技术

在物联网领域等通信领域，高速数字信号(>20Gb/s)在PCB(印制电路板，PrintedCircuit Board)板间或者信道通路间的严重频率损耗是目前通信电路里的一个重要难点，这是由于传输线的趋肤效应和介质损耗，使得高频信号与低频信号在传输线通路上看到了不同的阻抗。当发送宽带通信信号时，传输信道在高频特性下呈现一个非常低的阻抗，此时会引入一个非常大的高频损耗；发射机通路中会产生严重的信号损失，使得通信频率以及传输带宽受到巨大限制，增大误码率，因此常在光发射机模块对信号进行补偿。为了提高信息传输的密度，实现高密度信息传输，通常采用双端转单端(Differential-to-Single，D2S)结构，D2S结构使输入信号转变为单端的输出信号，原有信息从由两个信道组成的差分信号形式变为由一个信道组成的单端信号形式传输，节省一半的传输信道，提高了一倍的数据量。但由于沟道长度调制效应、寄生电阻以及尾电流源电阻等非理想因素的存在，D2S的差分输出信号带宽往往不理想。

因此，需要设计一种新的双端转单端电路以提高输出信号带宽和通信速度。

发明内容

针对现有技术中的至少部分缺陷和不足，本发明实施例提供了一种双端转单端电路，能在不增加电路复杂度的情况下提升通信带宽并提高通信速度。

本发明的一个实施例公开一种双端转单端电路，包括：

双转单主模块，包括主输入端和主输出端，用于将从所述主输入端输入的双端的输入信号转变为单端的输出信号从所述主输出端输出；

带宽拓展模块，连接所述双转单主模块，用于拓展所述输出信号的带宽。

在一个实施例中，所述双转单主模块包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一负载、第二负载、第三负载、第四负载、第一电流源和第二电流源；所述主输入端包括第一主输入端和第二主输入端；

其中，所述第一主输入端连接所述第一晶体管的控制端，所述第一晶体管的输入端连接所述第三晶体管的输出端，所述第三晶体管的输入端连接所述第四晶体管的控制端和所述第一负载的一端，所述第一负载远离第三晶体管的另一端连接电压源；所述第二主输入端连接所述第二晶体管的控制端，所述第二晶体管的输入端连接所述第四晶体管的输出端，所述第四晶体管的输入端连接所述主输出端和所述第二负载的一端，所述第二负载远离所述第四晶体管的另一端连接电压源；所述第一晶体管的输出端连接所述第三负载的一端，所述第三负载远离所述第一晶体管的另一端连接所述第一电流源的正极，所述第一电流源的负极接地；所述第二晶体管的输出端连接所述第四负载的一端，所述第四负载远离所述第二晶体管的另一端连接所述第二电流源的正极，所述第二电流源的负极接地；所述第一电流源的正极连接所述第二电流源的正极；

所述带宽拓展模块连接至所述第二晶体管的输入端。

在一个实施例中，所述带宽拓展模块包括负电容和分支阻抗，所述负电容的两端分别连接所述第二晶体管的控制端和所述第二晶体管的输入端，所述分支阻抗的两端分别连接所述第二晶体管的输入端和接地。

在一个实施例中，所述分支阻抗包括分支电容，所述分支电容的两端分别连接所述第二晶体管的输入端和接地。

在一个实施例中，所述分支阻抗包括分支电阻，所述分支电阻的两端分别连接至所述第二晶体管的输入端和接地。

在一个实施例中，所述分支阻抗包括分支电容和分支电阻，所述分支电阻的第一端连接所述分支电容的第一端和所述第二晶体管的输入端，所述分支电阻的第二端和所述分支电容的第二端分别接地。

在一个实施例中，所述带宽拓展模块包括分支电阻，所述分支电阻的两端分别连接至所述第二晶体管的输入端和接地。

在一个实施例中，所述第一晶体管、第二晶体管、第三晶体管和第四晶体管均为三极管。

在一个实施例中，所述双端转单端电路还包括输入匹配缓冲器模块和均衡器模块，所述输入匹配缓冲器模块连接所述均衡器模块的输入端，所述均衡器模块的输出端连接所述主输入端。

在一个实施例中，所述均衡器模块包括：

输入晶体管网络；以及分别连接所述输入晶体管网络的负载阻抗网络和退化RC网络；

所述输入匹配缓冲器模块连接所述输入晶体管网络以连接至所述均衡器模块的输入端，所述负载阻抗网络连接所述输入晶体管网络且连接所述均衡器模块的输出端。

本发明以上实施例公开的双端转单端电路至少具有如下有益效果：针对以往传统的D2S电路在中高频出现明显带宽不足的问题，本发明通过带宽拓展模块引入了一个零点，利用这个零点来均衡传统电路中存在的极点，进而拓展了双端转单端电路的带宽，将信号失配度降到最低。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一种传统的双端转单端电路的结构示意图；

图2为本发明一个实施例公开的一种双端转单端电路结构图；

图3为本发明另一实施例公开的一种双端转单端电路结构图；

图4为本发明又一实施例公开的一种双端转单端电路结构图；

图5为本发明再一实施例公开的一种双端转单端电路结构图；

图6为本发明再一实施例公开的一种双端转单端电路结构图。

具体实施方式

以下结合附图和具体实施，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互结合。

如图2至图5所示，本发明实施例提供的一种双端转单端电路包括双转单主模块110和带宽拓展模块120。双转单主模块110包括主输入端V_IN和主输出端V_OUT，双转单主模块110用于将从主输入端V_IN输入的双端的输入信号转变为单端的输出信号从主输出端V_OUT输出。带宽拓展模块120连接双转单主模块110，用于拓展输出信号的带宽。本实施例通过带宽拓展模块引入一个零点，利用这个零点来均衡传统电路中存在的极点，进而拓展双端转单端电路的带宽，以将信号失配度降到最低。

进一步的，参照图2至图5，在本发明的一个具体实施例中，双转单主模块110包括：第一晶体管Q₁、第二晶体管Q₂、第三晶体管Q₃、第四晶体管Q₄、第一负载R_C1、第二负载R_C2、第三负载R_C3、第四负载R_C4、第一电流源I₁以及第二电流源I₂，主输入端V_IN包括第一主输入端和第二主输入端。

其中，第一主输入端连接第一晶体管Q₁的控制端，第一晶体管Q₁的输入端连接第三晶体管Q₃的输出端，第三晶体管Q₃的输入端连接第四晶体管Q₄的控制端和第一负载R_C1的一端，第一负载R_C1远离第三晶体管Q₃的另一端连接电压源VDD，第二主输入端连接第二晶体管Q₂的控制端，第二晶体管Q₂的输入端连接第四晶体管Q₄的输出端，第四晶体管Q₄的输入端连接主输出端V_OUT和第二负载R_C2的一端，第二负载R_C2远离第四晶体管Q₄的另一端连接电压源VDD。第一晶体管Q₁的输出端连接第三负载R_C3的一端，第三负载R_C3远离第一晶体管Q₁的另一端连接第一电流源I₁的正极，第一电流源I₁的负极接地；第二晶体管Q₂的输出端连接第四负载R_C4的一端，第四负载R_C4远离第二晶体管Q₂的另一端连接第二电流源I₂的正极，第二电流源I₂的负极接地；第一电流源I₁的正极连接第二电流源I₂的正极；

带宽拓展模块120连接至第二晶体管Q₂的输入端。

具体的，第三晶体管Q₃的控制端例如连接参考电压V_B，其为传统双端转单端电路中的常规结构，本实施例不再具体描述。其中，第一负载R_C1和第二负载R_C2并不限于图2中所示的负载电阻，还可以是电阻-电感串联以及电阻-T线圈(T-coil)串联等。

进一步的，第一晶体管Q₁、第二晶体管Q₂、第三晶体管Q₃和第四晶体管Q₄具体的例如采用三极管，或者还可以采用MOS管。其中，控制端为三极管的基极或者MOS管的栅极，输入端为三极管的集电极或者MOS管的漏极，输出端为三极管的发射极或者MOS管的源极。

进一步的，参照图2至图4，本发明公开的一些实施例中，带宽拓展模块120包括负电容C_BC和分支阻抗121，其中负电容C_BC的两端分别连接至第二晶体管Q₂的输入端和第二晶体管Q₂的控制端，分支阻抗121的两端分别连接第二晶体管Q₂的输入端和接地。

具体地，在一个实施例中，参照图2，分支阻抗121包括分支电容C_f，分支电容C_f的两端分别连接第二晶体管Q₂的输入端和接地。

具体地，在另一个实施例中，参照图3，分支阻抗121包括分支电阻R_f，分支电阻R_f的两端分别连接第二晶体管Q₂的输入端和接地。

具体地，在另一个实施例中，参照图4，分支阻抗121包括分支电容C_f和分支电阻R_f，分支电阻R_f的第一端连接分支电容C_f的第一端和第二晶体管Q₂的输入端，分支电阻R_f的第二端和分支电容C_f的第二端分别接地。

如图5所示，在本发明的另一个实施例中，带宽拓展模块120包括分支电阻R_f，分支电阻R_f的两端分别连接第二晶体管Q₂的输入端和接地。

如图6所示为本发明的再一实施例公开的双端转单端电路的具体结构图。参照图6，该双端转单端电路除双转单主模块110和带宽拓展模块120(图6中未示出)外，还包括输入匹配缓冲器模块300和均衡器模块200，输入匹配缓冲器模块300连接均衡器模块200的输入端，均衡器模块200的输出端连接主双转单主模块110的主输入端V_IN。参照图6中输入匹配缓冲器模块300的结构，其例如包括第一电容C₁、第二电容C₂、第一电阻R₁、第二电阻R₂、第五晶体管Q₅、第六晶体管Q₆、第三电阻R₃、第四电阻R₄、第三电流源I₃以及第四电流源I₄。其中，第一电容C₁和第二电容C₂的第一端分别连接输入匹配缓冲器模块300的输入端，第一电容C₁的第二端连接第五晶体管Q₅的控制端，第五晶体管Q₅的输入端连接电压源VDD，第五晶体管Q₅的输出端连接第三电阻R₃的第一端，第三电阻R₃的第二端连接第三电流源I₃的正极，第三电流源I₃的负极接地。第二电容C₂的第二端连接第六晶体管Q₆的控制端，第六晶体管Q₆的输入端连接电压源VDD，第六晶体管Q₆的输出端连接第四电阻R₄的第一端，第四电阻R₄的第二端连接第四电流源I₄的正极，第四电流源I₄的负极接地。第一电阻R₁的两端分别连接在第一电容C₁的第一端和第二电容C₂的第一端，第二电阻R₂的两端分别连接在第一电容C₁的第二端和第二电容C₂的第二端。其中，第一电阻R₁和第二电阻R₂例如为两个电阻串连。第五晶体管Q₅和第六晶体管Q₆例如为三极管，其控制端为三极管的基极，输入端为三极管的集电极以及输出端为三极管的射极。当然，上述输入匹配缓冲器模块300的结构仅为举例说明，本实施例并不限制于此。

均衡器模块200例如可以采用本领域中常用的时间线性均衡器模块(CTLE)，本实施例不限定其具体结构。本实施例通过在双转单主模块110的前一级增加均衡器模块为双转单主模块110引入额外的零点和极点，可以进一步达到拓展带宽的效果。

进一步的，参照图6均衡器模块200例如包括输入晶体管网络220以及分别连接输入晶体管网络220的负载阻抗网络210和退化RC网络230。其中，输入匹配缓冲器模块300连接输入晶体管网络220以连接至均衡器模块200的输入端，负载阻抗网络210连接输入晶体管网络220且连接均衡器模块200的输出端。

具体地，参照图6中输入晶体管网络220的结构，输入晶体管网络220例如包括第七晶体管Q₇和第八晶体管Q₈，负载阻抗网络210例如包括第一电感L₁、第二电感L₂、第五电阻R₅和第六电阻R₆，退化RC网络230例如包括第七电阻R₇、第八电阻R₈、第九电阻R₉、第三电容C₃、可变电容C_var、第五电流源I₅以及第六电流源I₆。

其中，第七晶体管Q₇的控制端和第八晶体管Q₈的控制端分别连接输入匹配缓冲器模块300，第七晶体管Q₇的输入端连接第五电阻R₅的第一端和双转单主模块110的第一主输入端，第五电阻R₅的第二端连接第一电感L₁的第一端，第一电感L₁的第二端连接电压源VDD，第七晶体管Q₇的输出端连接第五电流源I₅的正极，第五电流源I₅的负极接地。第八晶体管Q₈的输入端连接第六电阻R₆的第一端和双转单主模块110的第二主输入端，第六电阻R₆的第一端连接第二电感L₂的第一端，第二电感L₂的第二端连接电压源VDD，第八晶体管Q₈的输出端连接第六电流源I₆的正极，第六电流源I₆的负极接地。以及第七电阻R₇的两端分别连接第七晶体管Q₇的输出端和第八警晶体管Q8的输出端，可变电容C_var的两端分别连接第七晶体管Q₇的输出端和第八晶体管Q₈的输出端，第八电阻R₈的第一端连接第七晶体管Q₇的输出端，第八电阻R₈的第二端连接第三电容C₃的第一端，第三电容C₃的第二端连接第九电阻R₉的第一端，第九电阻R₉的第二端连接第八晶体管Q₈的输出端，其中第七电阻R₇、第八电阻R₈和第九电阻R₉例如是可变电阻。当然，上述仅为均衡器模块200的一种具体实施结构，本实施例中并不限制，负载阻抗网络210包括但不限于一对负载电阻、一对电阻-电感串联对以及一对电阻-T线圈(T-coil)串联对。输入晶体管网络220还可以包括两对共源共栅结构，退化RC网络230还可以包括电容电阻串联对以及多组电容并联/串联对。第七晶体管Q₇和第八晶体管Q₈的选择具体可参照上述实施例中第一晶体管Q₁和第二晶体管Q₂的描述，本实施例不再赘述。

下面，结合图1和图2所示结构对本发明公开的一种双端转单端电路的一种具体实施方式的工作原理进行简要说明：

图1为传统双转单(D2S)电路，其中Q₁和Q₃组成cascode(共源共栅)结构，增大左边信号输出带宽，同时利用Q₄把左边信号耦合到右边输出，此时有：

极点p1：

极点p2：

零点z：

图2在图1的基础上增加了负电容C_BC(基极与集电极寄生电容)。双转单主模块110中，负电容C_BC由第二晶体管Q₂的寄生电容已经产生了需要的C_BC电容值。参考图2，第一晶体管Q₁的输入端交流信号跟第二晶体管Q₂的控制端交流输入信号极性相同。第一晶体管Q₁的输入端交流信号经过第三晶体管Q₃极性不变，将第一负载R_C1的数值设计得较大，使得经过第三晶体管Q₃的输入端交流信号变得很大，利用第四晶体管Q₄射极跟随器的特性，第三晶体管Q₃的输入端交流信号会使得第四晶体管Q₄输出端信号极性发生180°反转。这样第二晶体管Q₂的控制端和第二晶体管Q₂的输入端的信号极性相同。第二晶体管Q₂的负电容C_BC的米勒效应是由第二晶体管Q₂的控制端到第二晶体管Q₂的输入端的增益决定的。经过翻转，第二晶体管Q₂的增益为正，负电容C_BC的米勒等效电感变为负值，第二晶体管Q₂的控制端的寄生电容C_BE等效为C_BE+C_BC，使C_BE减小。作为一种近似，采用低频的增益，该低频的增益近似等于

所以第二晶体管Q₂的控制端电容近似等于

由于第二晶体管Q₂的控制端和第二晶体管Q₂的输入端的信号极性相同，从而导致公式变成了

使得

极点p2:

往后推移，

零点z：

往前推移，

使得电路本身存在的极点被引入的负电容零点抵消，因此如图2所示的双端转单端电路有助于拓宽输出带宽。如图5所示，采用分支电阻R_f也能起到将零点向前推移的效果。如图3所示为分支电阻R_f和负电容C_BC同时调节的情况，也可以达到前述将零点向前推移拓宽输出带宽的效果。如图4所示为采用RC环路阻抗替代分支电阻R_f的情况，其原理与上述相同，在此不再一一推导。

本发明以上实施例公开的双端转单端电路至少具有如下有益效果：针对以往传统的D2S电路在中高频出现明显带宽不足的问题，本发明通过带宽拓展模块引入了一个零点，利用这个零点来均衡传统电路中存在的极点，进而拓展了双端转单端电路的带宽，将信号失配度降到最低。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细说明，本领域普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种双端转单端电路，其特征在于，包括：

双转单主模块，包括主输入端和主输出端，用于将从所述主输入端输入的双端的输入信号转变为单端的输出信号从所述主输出端输出；

带宽拓展模块，连接所述双转单主模块，用于拓展所述输出信号的带宽。

2.如权利要求1所述的双端转单端电路，其特征在于，所述双转单主模块包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一负载、第二负载、第三负载、第四负载、第一电流源和第二电流源；所述主输入端包括第一主输入端和第二主输入端；

其中，所述第一主输入端连接所述第一晶体管的控制端，所述第一晶体管的输入端连接所述第三晶体管的输出端，所述第三晶体管的输入端连接所述第四晶体管的控制端和所述第一负载的一端，所述第一负载远离第三晶体管的另一端连接电压源；所述第二主输入端连接所述第二晶体管的控制端，所述第二晶体管的输入端连接所述第四晶体管的输出端，所述第四晶体管的输入端连接所述主输出端和所述第二负载的一端，所述第二负载远离所述第四晶体管的另一端连接电压源；

所述第一晶体管的输出端连接所述第三负载的一端，所述第三负载远离所述第一晶体管的另一端连接所述第一电流源的正极，所述第一电流源的负极接地；所述第二晶体管的输出端连接所述第四负载的一端，所述第四负载远离所述第二晶体管的另一端连接所述第二电流源的正极，所述第二电流源的负极接地；所述第一电流源的正极连接所述第二电流源的正极；

所述带宽拓展模块连接至所述第二晶体管的输入端。

3.如权利要求2所述的双端转单端电路，其特征在于，所述带宽拓展模块包括负电容和分支阻抗，所述负电容的两端分别连接所述第二晶体管的控制端和所述第二晶体管的输入端，所述分支阻抗的两端分别连接所述第二晶体管的输入端和接地。

4.如权利要求3所述的双端转单端电路，其特征在于，所述分支阻抗包括分支电容，所述分支电容的两端分别连接所述第二晶体管的输入端和接地。

5.如权利要求3所述的双端转单端电路，其特征在于，所述分支阻抗包括分支电阻，所述分支电阻的两端分别连接至所述第二晶体管的输入端和接地。

6.如权利要求3所述的双端转单端电路，其特征在于，所述分支阻抗包括分支电容和分支电阻，所述分支电阻的第一端连接所述分支电容的第一端和所述第二晶体管的输入端，所述分支电阻的第二端和所述分支电容的第二端分别接地。

7.如权利要求2所述的双端转单端电路，其特征在于，所述带宽拓展模块包括分支电阻，所述分支电阻的两端分别连接至所述第二晶体管的输入端和接地。

8.如权利要求2所述的双端转单端电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管和第四晶体管均为三极管。

9.如权利要求1-8中任意一项所述的双端转单端电路，其特征在于，还包括输入匹配缓冲器模块和均衡器模块，所述输入匹配缓冲器模块连接所述均衡器模块的输入端，所述均衡器模块的输出端连接所述主输入端。

10.如权利要求9所述的双端转单端电路，其特征在于，所述均衡器模块包括：

输入晶体管网络；以及分别连接所述输入晶体管网络的负载阻抗网络和退化RC网络；

所述输入匹配缓冲器模块连接所述输入晶体管网络以连接至所述均衡器模块的输入端，所述负载阻抗网络连接所述输入晶体管网络且连接所述均衡器模块的输出端。

Images