CN107872220A - 一种双端转单端电路 - Google Patents

一种双端转单端电路 Download PDF

Info

Publication number
CN107872220A
CN107872220A CN201711057773.3A CN201711057773A CN107872220A CN 107872220 A CN107872220 A CN 107872220A CN 201711057773 A CN201711057773 A CN 201711057773A CN 107872220 A CN107872220 A CN 107872220A
Authority
CN
China
Prior art keywords
source
resistance
electric capacity
grid
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711057773.3A
Other languages
English (en)
Inventor
王晓羽
黄风义
张有明
唐旭升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Zhanxin Communication Technology Co Ltd
Southeast University
Original Assignee
Nanjing Zhanxin Communication Technology Co Ltd
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Zhanxin Communication Technology Co Ltd, Southeast University filed Critical Nanjing Zhanxin Communication Technology Co Ltd
Priority to CN201711057773.3A priority Critical patent/CN107872220A/zh
Publication of CN107872220A publication Critical patent/CN107872220A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明公开了一种双端转单端电路，该电路包括源跟随级、共源级和隔直电容，电路输入端为INP和INN，输入差分信号，输出端为OUT，输出单路信号；INP接入源跟随级，INN接入共源级，源跟随级与共源级的输出经过隔直电容后合为一路，实现单端输出；源跟随级输出信号的相位与输入信号的相位相同，共源级输出信号的相位与输入信号的相位相反。本发明具有相位误差小，增益误差小，工作带宽宽，且不使用电感，电路版图面积小等优点。

Description

一种双端转单端电路
技术领域
本发明涉及一种双端转单端电路，属于微电子与固体电子学的射频与模拟集成电路设计领域。
背景技术
近年来无线通信技术发展迅速，智能手机、平板电脑等便携式终端逐渐成为了人们日常生活中不可或缺的工具，低功耗、高集成度的无线收发机设计变得非常重要。双端转单端电路是无线收发机中必不可少的一部分，在混频器、放大器、倍频器等中均有应用。
衡量双端转单端电路性能的指标包括以下：(1)相位误差，指的是正端输入信号到输出端的相位与负端输入信号到输出端的相位之间的差值；(2)增益误差，指的是正端输入信号到输出端的增益与负端输入信号到输出端的增益之间的差值；(3)工作带宽，指的是相位误差和增益误差均很小的频率范围带宽。相位误差大、增益误差大，会使输出信号产生AM-AM失真以及AM-PM失真，影响电路的性能。
常用的双端转单端电路分有无源双端转单端电路和有源双端转单端电路。
无源双端转单端电路可通过无源巴伦实现，但其缺点在于，带宽窄，损耗较大，且面积大，对于高集成度芯片有很大的局限性。
有源双端转单端电路常见的有以下几种实现方式。
文献“Arasu M A，Zheng Y J，Yeoh W G.A 3to 9-GHz dual-band up-converterfor a DS-UWB transmitter in 0.18-μm CMOS[C].Radio Frequency IntegratedCircuits,IEEE Symposium,2007:pp.497-500.”(参考文献1)介绍了一种基于差分放大器的双端转单端电路。此电路的性能主要由共模抑制决定，共模抑制好则相位误差及增益误差小；共模抑制差则相位误差及增益误差大。此电路中使用一个变压器与寄生电容谐振实现共模抑制，使用一个电感调节相位误差。由于此结构无法实现宽带的共模抑制，导致此双端转单端电路工作带宽窄。且此结构使用了变压器和电感，导致芯片面积大。
文献“Shih H Y,Wang C W.A highly-integrated 3-8GHz ultra-wideband RFtransmitter with digital-assisted carrier leakage calibration and automatictransmit power control[J].Very Large Scale Integration Systems,IEEETransactions on,2012,20(8):1357-1367.”(参考文献2)利用宽带buffer实现差分输入单端输出，信号Vin+通过源级跟随器输出，输出信号相位与输入信号相同，信号Vin-通过共源放大器输出，输出信号相位与输入信号反相，实现双端转单端。此电路使用峰化电感拓宽工作带宽，同时中和寄生电容，减小因寄生效应带来的相移。此电路的缺点在于，电感拓宽工作带宽的能力有限，应用于宽带或多模系统中时，会产生较大的相位误差与增益误差。此结构也使用了电感，芯片面积较大。
文献“Ferndahl M,Vickes H O.The combiner matrix balun,a transistorbased differential to single-ended module for broadband applications[C].International Microwave Symposium,IEEE MTT-S,2011:1-4.”(参考文献3)在晶体管之间使用分布式传输线实现双端转单端功能。缺点在于相位误差较大，最大相位误差达到20度。此结构使用了大量的传输线，导致芯片面积较大。
综上所述，传统的双端转单端电路中，主要存在相位误差大，增益误差大，工作带宽窄，芯片面积大等问题。
发明内容
发明目的：针对现有技术的不足，本发明目的在于提供一种双端转单端电路，该电路具有相位误差、增益误差小，工作带宽宽，电路版图面积小等优点。
技术方案：为实现上述发明目的，本发明采用如下技术方案：
一种双端转单端电路，包括源跟随级、共源级和隔直电容，所述电路输入端为INP和INN，输入差分信号，输出端为OUT，输出单路信号；INP接入源跟随级，INN接入共源级，源跟随级与共源级的输出经过隔直电容后合为一路，实现单端输出；所述源跟随级包括PMOS晶体管M2和NMOS晶体管M4，所述共源级包括PMOS晶体管M1和NMOS晶体管M3；PMOS晶体管M2的源级和PMOS晶体管M1的漏极相连，PMOS晶体管M2的漏极接地，衬底接电源VDD，NMOS晶体管M4的源级和NMOS晶体管M3的漏极相连，NMOS晶体管M4的衬底接地，漏极接电源VDD；PMOS晶体管M1的源级和衬底接电源VDD，NMOS晶体管M3的源级和衬底接地。
进一步地，所述电路还包括相位细调级，所述相位细调级串联于INP与源跟随级之间或INN与共源级之间，使相位领先的一路信号产生相移，以减小两路信号之间的相位差。
优选地，所述隔直电容包括第一电容C1和第二电容C2，所述第一电容C1的一端接所述PMOS晶体管M1的漏极，另一端接OUT，所述第二电容C2的一端接所述NMOS晶体管M4的源级，另一端接OUT。
进一步地，所述电路还包括输入偏置网络，所述输入偏置网络与所述源跟随级和共源级的输入端相连，用于提供源跟随级和共源级工作所需的偏置电压。
优选地，所述输入偏置网络包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第三电容C3、第四电容C4、第五电容C5、第六电容C6，所述第一电阻R1的一端与所述PMOS晶体管M1的栅极相连，另一端接偏置电压，所述第二电阻R2一端接所述PMOS晶体管M2的栅极，另一端接偏置电压，所述第三电阻R3一端接所述NMOS晶体管M3的栅极，另一端接偏置电压，所述第四电阻R4一端接所述NMOS晶体管M4的栅极，另一端接偏置电压；所述第三电容C3的一端接输入信号INN，另一端接所述PMOS晶体管M1的栅极，所述第四电容C4的一端接输入信号INP，另一端接所述PMOS晶体管M2的栅极，所述第五电容C5的一端接输入信号INN，另一端接所述NMOS晶体管M3的栅极，所述第六电容C6的一端接输入信号INP，另一端接所述NMOS晶体管M4的栅极。
优选地，所述相位细调级包括第五电阻R5和第六电阻R6，所述第五电阻R5位于输入端INP与所述PMOS晶体管M2的栅极之间的线路上，所述第六电阻R6位于输入端INP与所述NMOS晶体管M4的栅极之间的线路上；或者，所述第五电阻R5位于输入端INN与所述PMOS晶体管M1的栅极之间的线路上，所述第六电阻R6位于输入端INN与所述NMOS晶体管M3的栅极之间的线路上。
工作原理：本发明所述的双端转单端电路，差分信号由INN、INP输入(记为差分信号INP和INN)，分别经过共源级及源跟随级，经隔直电容，将两路信号汇合成一路信号，在OUT端输出。差分信号INN和INP的相位相反，信号INN经过共源级后，输出信号与输入信号相位相反；信号INP经过源跟随级后，输出信号与输入信号同相，因此在输出端，两路信号变为同相并合成为一路信号。输入端INN到输出端OUT的延时与输入端INP到输出端OUT的延时，在较宽的频带内，能够保持一致，所以INN与INP到输出端OUT的相位误差较小。此外，共源级的增益及源跟随级的增益，在较宽的频带内，能够保持一致，从而保证INN与INP到输出端OUT的增益误差较小。
有益效果：与现有技术相比，本发明的一种的双端转单端电路，解决了传统双端转单端电路相位误差大、增益误差大、工作带宽窄、电路面积大等问题，利用源跟随级、共源级和隔直电容，在确保增益误差小的同时减小相位误差，且不使用电感，电路面积大大减小。本发明结构具有新颖性和通用性。
附图说明
图1是本发明双端转单端电路示意图。
图2是本发明实施例1的电路结构图。
图3是本发明实施例2的电路结构图。
具体实施方式
下面结合具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求项要求所限定的范围。
如图1所示，本发明公开的一种双端转单端电路，包括源跟随级、共源级和隔直电容，电路输入端INP和INN输入差分信号，输出端OUT输出单路信号；INP接入源跟随级，INN接入共源级，源跟随级与共源级的输出经过隔直电容后合为一路，实现单端输出；源跟随级输出信号的相位与输入信号的相位相同，共源级输出信号的相位与输入信号的相位相反。在输入信号未进行偏置时，电路还包括输入偏置网络，输入偏置网络与源跟随级和共源级的输入端相连，用于提供源跟随级和共源级工作所需的偏置电压。
实施例1
如图2所示，本实施例公开的一种双端转单端电路。输入端INP和INN输入差分信号，输出端OUT输出单路信号。INN接第三电容C3的一端，C3的另一端接第一电阻R1的一端以及PMOS晶体管M1的栅极，第一电阻R1的另一端接偏置电压BIAS1，PMOS晶体管M1的源级接VDD，漏极与PMOS晶体管M2的源级相连，PMOS晶体管M1的衬底接VDD。INP接第四电容C4的一端，C4的另一端接第二电阻R2的一端和PMOS晶体管M2的栅极，第二电阻R2的另一端接偏置BIAS2，PMOS晶体管M2的漏极接地，M2的衬底接VDD。INN接第五电容C5的一端，C5的另一端接第三电阻R3的一端以及NMOS晶体管M3的栅极，第三电阻R3的另一端接偏置电压BIAS3，NMOS晶体管M3的源级接地(GND)，NMOS晶体管M3的漏极与NMOS晶体管M4的源级相连，NMOS晶体管M3的衬底接GND。INP接第六电容C6的一端，C6的另一端接第四电阻R4的一端和NMOS晶体管M4的栅极，第四电阻R4的另一端接偏置电压BIAS4，NMOS晶体管M4的漏极接电源VDD，NMOS晶体管M4的衬底接GND。PMOS晶体管M1的漏极接第一电容C1的一端，第一电容C1的另一端接输出OUT，NMOS晶体管M4的源级接第二电容C2，第二电容C2的另一端接输出OUT。
实施例2
如图3所示，本实施例公开的一种性能优化的双端转单端电路。在实施例1基础上，增加相位细调级，相位细调级为电阻，利用电阻与寄生电容使相位领先的一路信号产生的相移，能够进一步减小两路信号的相位误差。调节C3、C4、C5、C6的电容比值，可以将进一步减小增益误差。本实施例中，INN接第三电容C3的一端，第三电容C3的另一端接第一电阻R1的一端以及PMOS晶体管M1的栅极，第一电阻R1的另一端接偏置电压BIAS1，PMOS晶体管M1的源级接VDD，漏极与PMOS晶体管M2的源级相连，PMOS晶体管M1的衬底接VDD。INP接第四电容C4的一端，第四电容C4的另一端接第五电阻R5的一端，第五电阻R5的另一端接第二电阻R2的一端以及PMOS晶体管M2的栅极，第二电阻R2的另一端接BIAS2，PMOS晶体管M2的漏极接地，PMOS晶体管M2的衬底接VDD。INN接第五电容C5的一端，第五电容C5的另一端接第三电阻R3的一端以及NMOS晶体管M3的栅极，第三电阻R3的另一端接偏置电压BIAS3，NMOS晶体管M3的源级接GND，漏极与NMOS晶体管M4的源级相连，NMOS晶体管M3的衬底接GND。INP接第六电容C6的一端，第六电容C6的另一端接第六电阻R6的一端，第六电阻R6的另一端接第四电阻R4的一端以及NMOS晶体管M4的栅极，第四电阻R4的另一端接BIAS4，NMOS晶体管M4的漏极接VDD，NMOS晶体管M4的衬底接GND。PMOS晶体管M1的漏极接第一电容C1的一端，第一电容C1的另一端接输出OUT，NMOS晶体管M4的源级接第二电容C2，第二电容C2的另一端接输出OUT。
本发明实施例公开的双端转单端电路中，输入端INN到输出端OUT的延时与输入端INP到输出端OUT的延时，在较宽的频带内，能够保持一致，相位误差较小。此外，共源级的增益及源跟随级的增益，在较宽的频带内，能够保持一致，从而保证两路信号增益误差较小。并且电路中没有采用体积较大的器件，有效减小了电路版图的面积，便于集成。

Claims (7)

1.一种双端转单端电路，其特征在于：包括源跟随级、共源级和隔直电容，所述电路输入端为INP和INN，输入差分信号，输出端为OUT，输出单路信号；INP接入源跟随级，INN接入共源级，源跟随级与共源级的输出经过隔直电容后合为一路，实现单端输出；所述源跟随级包括PMOS晶体管M2和NMOS晶体管M4，所述共源级包括PMOS晶体管M1和NMOS晶体管M3；PMOS晶体管M2的源级和PMOS晶体管M1的漏极相连，PMOS晶体管M2的漏极接地，衬底接电源VDD，NMOS晶体管M4的源级和NMOS晶体管M3的漏极相连，NMOS晶体管M4的衬底接地，漏极接电源VDD；PMOS晶体管M1的源级和衬底接电源VDD，NMOS晶体管M3的源级和衬底接地。
2.根据权利要求1所述的一种双端转单端电路，其特征在于：所述电路还包括相位细调级，所述相位细调级串联于INP与源跟随级之间或INN与共源级之间，使相位领先的一路信号产生相移，以减小两路信号之间的相位差。
3.根据权利要求1或2所述的一种双端转单端电路，其特征在于：所述隔直电容包括第一电容C1和第二电容C2，所述第一电容C1的一端接所述PMOS晶体管M1的漏极，另一端接OUT，所述第二电容C2的一端接所述NMOS晶体管M4的源级，另一端接OUT。
4.根据权利要求1或2所述的一种双端转单端电路，其特征在于：所述电路还包括输入偏置网络，所述输入偏置网络与所述源跟随级和共源级的输入端相连，用于提供源跟随级和共源级工作所需的偏置电压。
5.根据权利要求4所述的一种双端转单端电路，其特征在于：所述输入偏置网络包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第三电容C3、第四电容C4、第五电容C5、第六电容C6，所述第一电阻R1的一端与所述PMOS晶体管M1的栅极相连，另一端接偏置电压，所述第二电阻R2一端接所述PMOS晶体管M2的栅极，另一端接偏置电压，所述第三电阻R3一端接所述NMOS晶体管M3的栅极，另一端接偏置电压，所述第四电阻R4一端接所述NMOS晶体管M4的栅极，另一端接偏置电压；所述第三电容C3的一端接输入信号INN，另一端接所述PMOS晶体管M1的栅极，所述第四电容C4的一端接输入信号INP，另一端接所述PMOS晶体管M2的栅极，所述第五电容C5的一端接输入信号INN，另一端接所述NMOS晶体管M3的栅极，所述第六电容C6的一端接输入信号INP，另一端接所述NMOS晶体管M4的栅极。
6.根据权利要求2所述的一种双端转单端电路，其特征在于：所述相位细调级包括第五电阻R5和第六电阻R6，所述第五电阻R5位于输入端INP与所述PMOS晶体管M2的栅极之间的线路上，所述第六电阻R6位于输入端INP与所述NMOS晶体管M4的栅极之间的线路上。
7.根据权利要求2所述的一种双端转单端电路，其特征在于：所述相位细调级包括第五电阻R5和第六电阻R6，所述第五电阻R5位于输入端INN与所述PMOS晶体管M1的栅极之间的线路上，所述第六电阻R6位于输入端INN与所述NMOS晶体管M3的栅极之间的线路上。
CN201711057773.3A 2017-11-01 2017-11-01 一种双端转单端电路 Pending CN107872220A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711057773.3A CN107872220A (zh) 2017-11-01 2017-11-01 一种双端转单端电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711057773.3A CN107872220A (zh) 2017-11-01 2017-11-01 一种双端转单端电路

Publications (1)

Publication Number Publication Date
CN107872220A true CN107872220A (zh) 2018-04-03

Family

ID=61752869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711057773.3A Pending CN107872220A (zh) 2017-11-01 2017-11-01 一种双端转单端电路

Country Status (1)

Country Link
CN (1) CN107872220A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113098480A (zh) * 2021-04-02 2021-07-09 南方科技大学 双端转单端电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951583B1 (ko) * 2008-10-24 2010-04-09 주식회사 파이칩스 차동-단일단 변환기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951583B1 (ko) * 2008-10-24 2010-04-09 주식회사 파이칩스 차동-단일단 변환기

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M. ANNAMALAI ARASU等: "A 3 to 9-GHz Dual-band Up-Converter for a DS-UWB Transmitter in 0.18-μm CMOS", 《2007 IEEE RADIO FREQUENCY INTEGRATED CIRCUITS (RFIC) SYMPOSIUM》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113098480A (zh) * 2021-04-02 2021-07-09 南方科技大学 双端转单端电路

Similar Documents

Publication Publication Date Title
CN107332517B (zh) 一种基于增益补偿技术的高线性宽带堆叠低噪声放大器
CN101741316B (zh) 一种增益可变的宽带射频低噪声放大器
CN103117711A (zh) 一种单片集成的射频高增益低噪声放大器
CN110729974A (zh) 超宽带高增益低噪声放大器
CN109873625B (zh) 一种适用于毫米波相控阵系统的有源开关结构
CN102868377A (zh) 一种基于可控有源电感的全3g cmos差分低噪声放大器
CN112702029B (zh) 片上集成检波功能的cmos功率放大器芯片
CN107196611A (zh) 宽带单端转差分低噪声放大器
WO2023082939A1 (zh) 超宽带通信标准的低噪声放大器和射频芯片
CN103117712A (zh) 一种cmos高增益宽带低噪声放大器
CN111478671B (zh) 一种应用于Sub-GHz频段的新型低噪声放大器
CN202772848U (zh) 一种基于可控有源电感的全3g cmos差分低噪声放大器
US10097223B2 (en) Low power supply voltage double-conversion radio frequency receiving front end
CN105375886B (zh) 基于传输线耦合效应电压反馈中性化的毫米波频段放大器
CN110708025A (zh) 利用二极管补偿电容的功率放大器
CN102332877A (zh) 一种带有片上有源Balun的差分CMOS多模低噪声放大器
CN105720938A (zh) 一种dB线性超宽带可变增益放大器
Suh et al. A D-band multiplier-based OOK transceiver with supplementary transistor modeling in 65-nm bulk CMOS technology
CN103916084A (zh) 一种增益可调的低噪声放大器电路
CN107872220A (zh) 一种双端转单端电路
Ruan et al. A 2.4 GHz SOI CMOS Power Amplifier for New Generation Bluetooth Application
CN106936399B (zh) 一种低功耗高增益高线性度宽带低噪声放大器
Wang et al. A CMOS 2-11 GHz Continuous Variable Gain UWB LNA
CN114499425A (zh) 一种基于中和电容的高稳定性差分共源放大器
CN112737532A (zh) 一种新型高增益精度低附加相移的可变增益放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180403

RJ01 Rejection of invention patent application after publication