CN104167171A - 一种像素电路和显示装置 - Google Patents

一种像素电路和显示装置 Download PDF

Info

Publication number
CN104167171A
CN104167171A CN201410342198.1A CN201410342198A CN104167171A CN 104167171 A CN104167171 A CN 104167171A CN 201410342198 A CN201410342198 A CN 201410342198A CN 104167171 A CN104167171 A CN 104167171A
Authority
CN
China
Prior art keywords
sub
switch element
connects
signal
pixel circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410342198.1A
Other languages
English (en)
Other versions
CN104167171B (zh
Inventor
杨盛际
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410342198.1A priority Critical patent/CN104167171B/zh
Priority to PCT/CN2014/089763 priority patent/WO2016008232A1/zh
Priority to US14/777,942 priority patent/US10147362B2/en
Publication of CN104167171A publication Critical patent/CN104167171A/zh
Application granted granted Critical
Publication of CN104167171B publication Critical patent/CN104167171B/zh
Priority to US16/179,239 priority patent/US10943545B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明的实施例提供一种像素电路和显示装置，涉及显示技术领域，能够缩减显示装置中用于像素电路的信号线路数目，降低集成电路成本，同时提高显示装置的像素密度。该像素电路，包括三个子像素电路，和一个供电电路，所述三个子像素电路共用数据线；所述供电电路连接第一电平端、第一信号控制线和所述子像素电路，用于在所述第一信号控制线的信号控制下通过所述第一电平端向所述子像素电路提供第一电平；所述子像素电路连接所述供电电路和所述数据线，用于在所述供电电路提供的第一电平和所述数据线的数据信号控制下显示灰阶。本发明的实施例用于显示器制造。

Description

一种像素电路和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种像素电路和显示装置。
背景技术
有机发光显示器(Organic Light-Emitting Diode，OLED)是当今平板显示器研究领域的热点之一，与液晶显示器相比，OLED具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。目前，在手机、PDA(Personal Digital Assistant，掌上电脑)、数码相机等显示领域OLED已经开始取代传统的液晶显示屏(Liquid Crystal Display，LCD)。像素驱动电路设计是OLED显示器核心技术内容，具有重要的研究意义。
与TFT(Thin Film Transistor，薄膜场效应晶体管)-LCD利用稳定的电压控制亮度不同，OLED属于电流驱动，需要稳定的电流来控制发光。
现有技术中，一个像素电路一般对应于一个子像素，每个像素电路都至少包含一条数据线、一条提供工作电压的电压线和多条扫描信号线，这样就导致相应的制作工艺较为复杂，并且不利于缩小像素间距。
发明内容
本发明的目的是缩减显示装置中用于像素电路的信号线路数目，降低集成电路成本，同时提高显示装置的像素密度。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种像素电路，包括三个子像素电路，和一个供电电路，所述三个子像素电路共用数据线；
所述供电电路连接第一电平端、第一信号控制线和所述子像素电路，所述供电电路用于在所述第一信号控制线的信号控制下通过所述第一电平端向所述子像素电路提供第一电平；
所述子像素电路连接所述供电电路和所述数据线，用于在所述供电电路提供的第一电平和所述数据线的数据信号控制下显示灰阶。
可选的，所述供电电路包括，第一开关单元，所述第一开关单元的控制端连接所述第一信号控制线，所述第一开关单元的第一端连接所述第一电平端，所述第一开关单元的第二端连接所述三个子像素电路，用于在所述第一信号控制线的信号控制下向三个子像素电路提供第一电平端的第一电平。
可选的，所述供电电路包括，第一开关单元，第二开关单元和第三开关单元；
所述第一开关单元的控制端连接所述第一信号控制线，所述第一开关单元的第一端连接所述第一电平端，所述第一开关单元的第二端连接三个子像素电路中的第一子像素电路，用于在所述第一信号控制线的信号控制下向第一子像素电路提供第一电平端的第一电平。
所述第二开关单元的控制端连接所述第一信号控制线，所述第二开关单元的第一端连接所述第一电平端，所述第二开关单元的第二端连接三个子像素电路中的第二子像素电路，用于在所述第一信号控制线的信号控制下向第二子像素电路提供第一电平端的第一电平。
所述第三开关单元的控制端连接所述第一信号控制线，所述第三开关单元的第一端连接所述第一电平端，所述第三开关单元的第二端连接三个子像素电路中的第三子像素电路，用于在所述第一信号控制线的信号控制下向第三子像素电路提供第一电平端的第一电平。
可选的，每个所述子像素电路包括：四个开关单元、驱动单元、储能单元和电致发光单元；
其中，第四开关单元的控制端输入第一扫描信号，第四开关单元的第一端连接第二电平端；第四开关单元的第二端连接储能单元的第一极；用于在所述第一扫描信号的控制下将所述第二电平端的信号写入所述储能单元的第一极；
第五开关单元的控制端输入第三扫描信号，第五开关单元的第一端连接所述数据线；用于在所述第三扫描信号的控制下将数据线的信号在所述第五开关单元的第二端输出；
第六开关单元的控制端输入第二扫描信号，第六开关单元的第一端连接所述储能单元的第一极；所述第六开关单元的第二端连接所述第五开关单元的第二端，用于在所述第二扫描信号的控制下将所述数据线的信号写入所述储能单元的第一极以耦合抬升所述储能单元第二极的电平；
驱动单元的控制端连接所述第六开关单元的第二端，驱动单元的输入端连接储能单元的第二极，用于输出驱动电流；
第七开关单元的控制端输入第四扫描信号，所述第七开关单元的第一端连接所述驱动单元的输出端，用于在所述第四扫描信号的控制下控制所述驱动电流输入所述电致发光单元的第一极；
所述电致发光单元的第一极连接所述驱动单元的输出端，所述电致发光单元的第二极连接所述第二电平端，用于在所述驱动电流的控制下显示灰阶；
所述储能单元的第二极连接所述供电电路，用于储存所述数据线的信号和驱动单元的阈值电压。
可选的，所述三个子像素电路中，第一子像素电路、第二子像素电路和第二子像素电路共用一条第一扫描线向所述第四开关单元的控制端输入第一扫描信号。
可选的，所述第一子像素电路的第五开关单元的控制端连接所述第一扫描线，所述第一子像素电路的第一扫描信号和第三扫描信号时序相同。
可选的，所述三个子像素电路中，第一子像素电路、第二子像素电路和第二子像素电路共用一条第二扫描线向所述第六开关单元的控制端和所述第七开关单元的控制端输入扫描信号，其中所述第二扫描信号和第四扫描信号时序相同。
可选的，所述三个子像素电路中，所述第三子像素电路的第五开关单元的控制端连接所述第二扫描线，所述第三子像素电路中输入第五开关单元控制端的第三扫描信号和输入第六开关单元控制端的第二扫描信号时序相同。
可选的，所述子像素电路还连接第二信号控制线和所述第一电平端，其中，每个所述子像素电路包括：四个开关单元、驱动单元、储能单元和电致发光单元；
其中，储能单元的第一极连接所述第一电平端，用于将第一电平端的第一电平写入储能单元的第一极；
第八开关单元的控制端连接所述第二信号控制线，第八开关单元的第一端连接所述储能单元的第二极，第八开关单元的第二端连接第二电平端；用于在第二信号控制线的信号控制下将第二电平端的第二电平写入所述储能单元的第二极；
第九开关单元的控制端输入第二扫描信号，第九开关单元的第一端连接所述数据线，所述第九开关单元的第二端连接所述驱动单元的输出端，用于在所述第二扫描信号的控制下将所述数据线的信号写入所述驱动单元的输出端；
第十开关单元的控制端输入第一扫描信号，第十开关单元的第一端连接储能单元的第二极，第十开关单元的第二极连接所述驱动单元的输入端和所述供电电路，用于将数据线的信号和所述驱动单元的阈值电压写入所述储能单元的第二极；
驱动单元的控制端连接所述第十开关单元的第一端，用于在输出端输出驱动电流；
第十一开关单元的控制端连接所述第一信号控制线，所述第十一开关单元的第一端连接所述驱动单元的输出端，用于在所述第一信号控制线的信号控制下控制所述驱动电流输入所述电致发光单元的第一极；
所述电致发光单元的第一极连接所述第十一开关单元的第二端，所述电致发光单元的第二极连接所述第二电平端，用于在所述驱动电流的控制下显示灰阶。
可选的，同一个所述子像素电路中，第九开关单元的控制端和所述第十开关单元的控制端共用一条扫描线，其中所述第一扫描信号和第二扫描信号时序相同。
可选的，所述子像素电路还连接第二信号控制线和第三信号控制线，其中，每个所述子像素电路包括：四个开关单元、驱动单元、储能单元和电致发光单元；
其中，第十二开关单元的控制端输入第一扫描信号，第十二开关单元的第一端连接所述数据线，第十二开关单元的第二端连接所述储能单元的第一极，用于在所述第一扫描信号的控制下将所述数据线的信号写入所述储能单元的第一极；
第十三开关单元的控制端连接所述第二信号控制线，所述第十三开关单元的第一端连接所述第十二开关单元的第二端，所述第十三开关单元的第二端连接第二电平端，用于在所述第二信号控制线的信号控制下将所述第二电平端的第二电平写入所述储能单元的第一极；
第十四开关单元的控制端连接第二信号控制线，所述第十四开关单元的第一端连接所述储能单元的第二极，用于在第二信号控制线的控制下将第一电平和驱动单元的阈值电压写入所述储能单元的第二极；
所述驱动单元的输入端连接所述供电电路，所述驱动单元的控制端连接所述储能单元的第二极，所述驱动单元的输出端连接所述第十四开关单元的第二端，用于在输出端输出驱动电流；
第十五开关单元的控制端连接第三信号控制线，所述第十五开关单元的第一端连接所述驱动单元的输出端，用于在所述第三信号控制线的控制下控制所述驱动电流输入所述电致发光单元的第一极；
所述电致发光单元的第一极连接所述第十五开关单元的第二端，所述电致发光单元的第二极连接所述第二电平端，用于在所述驱动电流的控制下显示灰阶。
可选的，开关单元和驱动单元为薄膜场效应晶体管，各个开关单元的控制端为薄膜场效应晶体管的栅极，各个开关单元的第一端为薄膜场效应晶体管的源极，各个开关单元的第二端为薄膜场效应晶体管的漏极，所述驱动单元的输入端为薄膜场效应晶体管的源极，所述驱动单元的控制端为薄膜场效应晶体管的栅极，所述驱动单元的输出端为薄膜场效应晶体管的漏极。
可选的，所述储能单元为电容。
可选的，所述电致发光单元为有机发光二极管。
一方面，提供一种显示装置，包括上述任一像素电路。
可选的，所述像素电路的三个子像素电路位于同一像素内。
可选的，所述三个子像素电路位于数据线的同一侧。
可选的，所述像素电路的三个子像素电路位于相邻的两个像素内，其中所述三个子像素中相邻的第一子像素和第二子像素位于第一像素内，第三子像素位于第二像素内；
或者，其中所述三个子像素中第一子像素位于第一像素内，相邻的第二子像素和第三子像素位于第二像素内，其中第一像素和第二像素相邻。
可选的，数据线位于所述第一像素和第二像素之间。
本发明的实施例提供的像素电路和显示装置，通过将相邻的三个子像素共用一条数据线，同时通过一个第一电平端向三个子像素提供工作电压，因此能够缩减显示装置中用于像素电路的信号线路数目，降低集成电路成本，同时提高显示装置的像素密度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种像素电路的结构示意图；
图2为本发明另一实施例提供的一种像素电路的结构示意图；
图3为本发明如图2提供的像素电路中关键信号的时序图；
图4为本发明如图2提供的像素电路中w1时序的电流流向示意图；
图5为本发明如图2提供的像素电路中w2时序的电流流向示意图；
图6为本发明如图2提供的像素电路中w3时序的电流流向示意图；
图7为本发明如图2提供的像素电路中w4时序的电流流向示意图；
图8为本发明如图2提供的像素电路中w5时序的电流流向示意图；
图9为本发明又一实施例提供的一种像素电路的结构示意图；
图10为本发明再一实施例提供的一种像素电路的结构示意图；
图11为本发明如图10提供的像素电路中关键信号的时序图；
图12为本发明如图10提供的像素电路中w1时序的电流流向示意图；
图13为本发明如图10提供的像素电路中w2时序的电流流向示意图；
图14为本发明如图10提供的像素电路中w3时序的电流流向示意图；
图15为本发明如图10提供的像素电路中w4时序的电流流向示意图；
图16为本发明如图10提供的像素电路中w5时序的电流流向示意图；
图17为本发明另一实施例提供的一种像素电路的结构示意图；
图18为本发明又一实施例提供的一种像素电路的结构示意图；
图19为本发明如图18提供的像素电路中关键信号的时序图；
图20为本发明如图18提供的像素电路中w1时序的电流流向示意图；
图21为本发明如图18提供的像素电路中w2时序的电流流向示意图；
图22为本发明如图18提供的像素电路中w3时序的电流流向示意图；
图23为本发明如图18提供的像素电路中w4时序的电流流向示意图；
图24为本发明如图18提供的像素电路中w5时序的电流流向示意图；
图25为本发明再一实施例提供的一种像素电路的结构示意图；
图26为本发明实施例提供的显示装置中像素电路与像素的一种位置关系的示意图；
图27为本发明实施例提供的显示装置中像素电路与像素的一种位置关系的示意图；
图28为本发明实施例提供的显示装置中像素电路与像素的一种位置关系的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的开关晶体管和驱动晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外本发明实施例所采用的开关晶体管包括P型开关晶体管和N型开关晶体管两种，其中，P型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型开关晶体管为在栅极为高电平时导通，在栅极为低电平时截止；驱动晶体管包括P型和N型，其中P型驱动晶体管在栅极电压为低电平(栅极电压小于源极电压)，且栅极源极的压差的绝对值大于阈值电压时处于放大状态或饱和状态；其中N型驱动晶体管的栅极电压为高电平(栅极电压大于源极电压)，且栅极源极的压差的绝对值大于阈值电压时处于放大状态或饱和状态。
本发明实施例提供了一种像素电路，如图1所示，包括：三个子像素电路(P1、P2和P3)，和一个供电电路VL，所述三个子像素电路共用数据线Data；
所述供电电路VL连接第一电平端VA、第一信号控制线EM1和所述子像素电路(P1、P2和P3)，所述供电电路VL用于在所述第一信号控制线EM1的信号控制下通过所述第一电平端VA向所述子像素电路(P1、P2和P3)提供第一电平；
所述子像素电路(P1、P2和P3)连接所述供电电路VL和所述数据线Data，用于在所述供电电路VL提供的第一电平和所述数据线Data的数据信号控制下显示灰阶。
本发明的实施例提供的像素电路，通过将相邻的三个子像素共用一条数据线，同时通过一个第一电平端向三个子像素提供工作电压，因此能够缩减显示装置中用于像素电路的信号线路数目，降低集成电路成本，同时提高显示装置的像素密度。
实施例一：
参照图2所示，本发明的实施例提供一种像素电路，具体包括：包括三个子像素电路(P1、P2和P3)，和一个供电电路VL，所述三个子像素电路共用数据线Data；
其中所述供电电路包括，第一开关单元T11，第二开关单元T21和第三开关单元T31；
T11的控制端连接所述第一信号控制线EM1，T11的第一端连接所述第一电平端VA，T11的第二端连接三个子像素电路中的第一子像素电路P1，用于在所述第一信号控制线EM1的信号控制下向第一子像素电路P1提供第一电平端VA的第一电平。
T21的控制端连接所述第一信号控制线EM1，T21的第一端连接所述第一电平端VA，T21的第二端连接三个子像素电路中的第二子像素电路P2，用于在所述第一信号控制线EM1的信号控制下向第二子像素电路P2提供第一电平端VA的第一电平。
T31的控制端连接所述第一信号控制线EM1，所述T31的第一端连接所述第一电平端VA，T31的第二端连接三个子像素电路中的第三子像素电路P3，用于在所述第一信号控制线EM1的信号控制下向第三子像素电路P3提供第一电平端VA的第一电平。
进一步的，每个所述子像素电路(P1、P2、P3)包括：四个开关单元、驱动单元、储能单元和电致发光单元；其中为了区分,在P1中包括：四个开关单元依次为第四开关单元T12、第五开关单元T13、第六开关单元T14、第七开关单元T15，驱动单元为D16、储能单元为C1、电致发光单元为O1；在P2中包括：四个开关单元依次为第四开关单元T22、第五开关单元T23、第六开关单元T24、第七开关单元T25、驱动单元为D26、储能单元为C2、电致发光单元为O2；在P3中包括：四个开关单元依次为第四开关单元T32、第五开关单元T33、第六开关单元T34、第七开关单元T35，驱动单元为D36、储能单元为C3、电致发光单元为O3；
以下仅以P1中的各器件的连接关系为例进行描述，P2、P3的器件连接关系参考P1不再赘述。
其中，T12的控制端输入第一扫描信号S1，T12的第一端连接第二电平端VB；T12的第二端连接储能单元C1的第一极；用于在所述第一扫描信号S1的控制下将所述第二电平端VB的信号写入所述储能单元C1的第一极；
T13的控制端输入第三扫描信号S3，T13的第一端连接所述数据线Data；用于在所述第三扫描信号S3的控制下将数据线Data的信号在所述T13的第二端输出；
T14的控制端输入第二扫描信号S2，T14的第一端连接所述储能单元C1的第一极，T14的第二端连接所述T13的第二端；用于在所述第二扫描信号S2的控制下将所述数据线Data的信号写入所述储能单元C1的第一极以耦合抬升所述储能单元C1第二极的电平；
驱动单元D16的控制端连接T14的第二端，驱动单元D16的输入端连接储能单元C1的第二极，用于输出驱动电流；
T15的控制端输入第四扫描信号S4，T15的第一端连接所述驱动单元D16的输出端，用于在所述第四扫描信号S4的控制下控制所述驱动电流输入所述电致发光单元O1的第一极；
所述电致发光单元O1的第一极连接所述驱动单元D16的输出端，所述电致发光单元O1的第二极连接所述第二电平端VB，用于在所述驱动电流的控制下显示灰阶；
所述储能单元C1的第二极连接所述供电电路VL，用于储存所述数据线Data的信号和驱动单元D16的阈值电压。
可选的，所述三个子像素电路中，第一子像素电路P1、第二子像素电路P2和第二子像素电路P3共用一条第一扫描线Scan1向所述第四开关单元(T12、T22和T32)的控制端输入第一扫描信号S1。由于三个子像素单元共用一条扫描线在一定程度上可以减少像素电路的信号线路数目，降低集成电路成本。
进一步的，所述第一子像素电路P1的第五开关单元T13的控制端连接所述第一扫描线Scan1，所述第一子像素电路P1的第一扫描信号S1和第三扫描信号S3时序相同。由于共用第一扫描线Scan1可以减少像素电路的信号线路数目，降低集成电路成本。
可选的，所述三个子像素电路中，第一子像素电路P1、第二子像素电路P2和第三子像素电路共用一条第二扫描线Scan2分别向所述第六开关单元(T14、T24和T34)的控制端和所述第七开关单元(T15、T25和T35)的控制端输入扫描信号S2和S4，其中所述第二扫描信号S2和第四扫描信号S4时序相同。由于三个子像素单元共用一条扫描线在一定程度上可以减少像素电路的信号线路数目，降低集成电路成本。
所述三个子像素电路中，所述第三子像素电路P3的第五开关单元T33的控制端连接所述第二扫描线Scan2，由于第二扫描线Scan2同时连接T33和T34的控制端，因此所述第三子像素电路P3中输入T33控制端的第三扫描信号S3和输入T34控制端的第二扫描信号S2时序相同。由于共用第二扫描线Scan2可以减少像素电路的信号线路数目，降低集成电路成本。
以第一电平为高电平VDD、第二电平为通过接地提供的低电平VSS为例，结合图3所示的信号时序图，对图2提供的像素电路的工作原理进行说明。其中，各个开关单元以薄膜场效应晶体管(简称开关晶体管或TFT)为例，驱动单元以驱动型薄膜场效应晶体管(简称驱动晶体管或DTFT)为例，储能单元以电容为例，电致发光单元为有机发光二极管OLED为例进行说明。图2中还示出第一扫描线Scan1，第二扫描线Scan2和第三扫描线Scan3，其中第三扫描线Scan3用于向P2中的T23提供第三扫描信号S3，开关晶体管T14、T24、T34以N型开关晶体管为例，其余各个开关单元均以P型开关晶体管为例进行说明，图3所示的信号时序图可分为五个阶段，分别表示为重置阶段W1，第一放电阶段W2、第二放电阶段W3、第三放电阶段W4，发光阶段W5。
重置阶段W1，Scan1,Scan3，EM1均为低电平，除了T14、T24、T34、T23截止，其余TFT均导通，电容C1的第一极b1点与电容C2的第一极b2点，以及C3的第一极b3点都同时接地，三点电势为0V，第二极a1与a2及a3共三点都接入高电压VDD，由于T13和T33导通，D16的栅极d1与D36的栅极d3接入数据线的信号Vdata，电势为V1，参照图4示出了W1阶段的电流流向示意图。
放电阶段W2，Scan1、Scan2和Scan3均为低电平，EM1为高电位，TFT导通情况是：T12、T22、T32、T13、T23、T33、T15、T25、T35导通，其他TFT截止，电容C1、C2和C3放电，图5中示出电容C1、C2和C3在各个子像素单元中的路径放电，直至a1点电势为V1+Vth1，a2点电势为V1+Vth2，a3点电势为V1+Vth3。此放电过程，电流仍然不会通过电致发光单元(O1、O2和O3)D。D16的栅极d1、D26的栅极d2和D36的栅极d3点接入数据线信号Vdata，电势为V1。
第二放电阶段W3，Scan1转换为高电平，C1两端的电势差为V1+Vth1；Scan2和Scan3持续为低电屏，EM1为高电平，TFT导通情况为：T23、T33、T15、T25、T35导通，其余TFT均截止，此时数据线的信号Vdata的电压为V2。第二子像素P2和第三子像素P3中的C2和C3继续放电(图6中示出了放电电流的路径)，电容C2的a2端电势变为V2+Vth2，电容C3的a3端电势变为V2+Vth3，并为下面的阶段作准备。
第三放电阶段W4，此阶段，Scan1和Scan2都为高电平，Scan3为低电平，TFT导通情况为：T33、T15、T25、T35导通，其余TFT均截止。第三像素中的C3继续放电(图7中示出了放电电流的路径)，此时数据线的信号Vdata的电压为V3,所以电容C3的a3端电势变为V3+Vth3，并为下面的发光阶段作准备。
发光阶段W5，电致发光单元(O1、O2和O3)正式发光阶段，EM1为低电平，Scan1和Scan2、Scan3都为高电平，TFT导通情况为：T11、T21、T31、T14、T24、T34导通，其余TFT截止。三个电容C1的a1端、C2的a2端和C3的a3端接入第一电压端VA的高电平VDD，而电容C1的b1端、C2的b2端和C3的b3端浮接，均要保持原来的压差，因此会发生等压跳变，d1点电势为VDD-V1-Vth1，d2点电势为VDD-V2-Vth2，d3点电势为VDD-V3-Vth3，图8中示出了该阶段电路中电流的流向路径。
根据饱和电流公式，流入O1的电流IOLED，由以下公式据算：
IOLED＝K(VGS-Vth1)2＝K[VDD-(VDD-V1-Vth1)-Vth1]2＝K·V12
其中，Vth1为驱动晶体管D16的阈值电压，上述Vth2为驱动晶体管D26的阈值电压，上述Vth3为驱动晶体管D36的阈值电压
同理可以得到，流入O2的电流为IOLED＝K·V22，流入O3的电流为IOLED＝K·V32；VGS为驱动晶体管栅极和源极之间的电压，Cox为工艺常数，W为TFT沟道宽度，L为薄膜晶体管的沟道长度，W、L都为可选择性设计的常数。
由上式中可以看到此时工作电流IOLED已经不受驱动晶体管阈值电压的影响，只与数据线Data电压(V1、V2和V3)有关。彻底解决了驱动晶体管由于工艺制程及长时间的操作造成阈值电压(Vth)漂移的问题，消除其对IOLED的影响，保证OLED的正常工作。
进一步的，所述供电电路VL可以仅包括一个开关单元，第一开关单元T11，T11的控制端连接所述第一信号控制线EM1，T11的第一端连接所述第一电平端VA，T11的第二端连接所述三个子像素电路，用于在所述第一信号控制线EM1的信号控制下向三个子像素电路提供第一电平端VA的第一电平。如图9所示，供电电路VL此时仅包括一个TFT，进一步的降低电路布线复杂度，降低集成电路成本。以这种方式来压缩补偿的TFT器件个数，这样可大幅缩减子像素大小并降低IC成本，从而获得更高的画质品质。
本发明的实施例提供的像素电路，通过将相邻的三个子像素共用一条数据线，同时通过一个第一电平端向三个子像素提供工作电压，因此能够缩减显示装置中用于像素电路的信号线路数目，降低集成电路成本，同时提高显示装置的像素密度；同时流经电致发光单元的工作电流不受对应的驱动晶体管的阈值电压的影响，彻底解决了由于驱动晶体管的阈值电压漂移导致显示亮度不均的问题。
实施例二：
参照图10所示，本发明的实施例提供一种像素电路，具体包括：包括三个子像素电路(P1、P2和P3)，和一个供电电路VL，所述三个子像素电路共用数据线Data；
其中，所述供电电路包括，第一开关单元T11，第二开关单元T21和第三开关单元T31；
T11的控制端连接所述第一信号控制线EM1，T11的第一端连接所述第一电平端VA，T11的第二端连接三个子像素电路中的第一子像素电路P1，用于在所述第一信号控制线EM1的信号控制下向第一子像素电路P1提供第一电平端的第一电平。
T21的控制端连接所述第一信号控制线EM1，T21的第一端连接所述第一电平端VA，T21的第二端连接三个子像素电路中的第二子像素电路P2，用于在所述第一信号控制线EM1的信号控制下向第二子像素电路P2提供第一电平端VA的第一电平。
T31的控制端连接所述第一信号控制线EM1，所述T31的第一端连接所述第一电平端VA，T31的第二端连接三个子像素电路中的第三子像素电路P3，用于在所述第一信号控制线EM1的信号控制下向第三子像素电路P3提供第一电平端VA的第一电平。
进一步的，所述子像素电路(P1、P2、P3)还连接第二信号控制线EM2和所述第一电平端VA，其中，每个所述子像素电路(P1、P2、P3)包括：四个开关单元、驱动单元、储能单元和电致发光单元；其中为了区分在P1中包括：四个开关单元依次为第八开关单元T12、第九开关单元T13、第十开关单元T14、第十一开关单元T15，驱动单元为D16、储能单元为C1、电致发光单元为O1；在P2中包括：四个开关单元依次为第八开关单元T22、第九开关单元T23、第十开关单元T24、第十一开关单元T25、驱动单元为D26、储能单元为C2、电致发光单元为O2；在P3中包括：四个开关单元依次为第八开关单元T32、第九开关单元T33、第十开关单元T34、第十一开关单元T35，驱动单元为D36、储能单元为C3、电致发光单元为O3；
以下仅以P1中的各器件的连接关系为例进行描述，P2、P3的器件连接关系参考P1不再赘述。
其中，储能单元C1的第一极a1连接所述第一电平端VA，用于将第一电平端VA的第一电平写入储能单元C1的第一极a1；
T12的控制端连接所述第二信号控制线EM2，T12的第一端连接所述储能单元C1的第二极b1，T12的第二端连接第二电平端VB；用于在第二信号控制线EM2的信号控制下将第二电平端VB的第二电平写入所述储能单元C1的第二极b1；
T13的控制端输入第二扫描信号S2，T13的第一端连接所述数据线Data，所述T13的第二端连接所述T15的输出端，用于在所述第二扫描信号S2的控制下将所述数据线Data的信号写入所述T15的输出端；
T14的控制端输入第一扫描信号S1，T14的第一端连接储能单元C1的第二极b1，T14的第二极连接所述T15的输入端和所述供电电路VL，用于将数据线Data的信号和T15的阈值电压写入储能单元C1的第二极b2；
D16的控制端连接所述T14的第一端，用于在输出端输出驱动电流；
T15的控制端连接所述第一信号控制线EM1，T15的第一端连接所述D16的输出端，用于在所述第一信号控制线EM1的信号控制下控制所述驱动电流输入所述电致发光单元O1的第一极；
所述电致发光单元O1的第一极连接所述T15的第二端，所述电致发光单元O1的第二极连接所述第二电平端VB，用于在所述驱动电流的控制下显示灰阶。
可选的，同一个所述子像素电路中，第九开关单元(T13、T23或T33)的控制端和所述第十开关单元(T14、T24或T34)的控制端共用一条扫描线，其中所述第一扫描信号S1和第二扫描信号S2时序相同。如图10所示，P1中T13的控制端和T14的控制端连接第一扫描线Scan1，P2中T23的控制端和T24的控制端连接第二扫描线Scan2，P3中T33的控制端和T34的控制端连接第三扫描线Scan3，由于共用扫描线可以减少像素电路的信号线路数目，降低集成电路成本。
以第一电平为高电平VDD、第二电平为接地低电平VSS为例，结合图11所示的信号时序图，对图10提供的像素电路的工作原理进行说明。其中，各个开关单元以薄膜场效应晶体管(简称开关晶体管或TFT)为例，驱动单元以驱动型薄膜场效应晶体管(简称驱动晶体管或DTFT)为例，储能单元以电容为例，电致发光单元为有机发光二极管OLED为例进行说明。图11中还示出第一扫描线Scan1，第二扫描线Scan2和第三扫描线Scan3的时序信号，以各个开关单元均以P型开关晶体管为例进行说明，图11所示的信号时序图可分为五个阶段，分别表示为重置阶段W1，第一放电阶段W2、第二放电阶段W3、第三放电阶段W4，发光阶段W5。
重置阶段W1，EM1、Scan1、Scan2和Scan3为高电平，EM2为低电平；各TFT的导通情况是：T12、T22、T32导通，其余TFT均截止，电容C1的第二极b1点与电容C2的第二极b2点，以及C3的第二极b3点都同时接地，三点电势为0V，第二极a1与a2及a3共三点都接入高电压VDD，参照图12示出了W1阶段的电流流向示意图。
放电阶段W2，Scan1为低电平，Scan2、Scan3、EM1和EM2均为高电位，数据线的电平为V1，TFT导通情况是：T13、T14导通，其余TFT均截止，电容C1放电，图13中示出C1在子像素单元P1中的路径放电，直至b1点电势为V1-Vth1，其中a1点电势为VDD。
第二放电阶段W3，Scan2为低电平，Scan1、Scan3、EM1和EM2均为高电位，数据线的电平为V2，TFT导通情况是：T23、T24导通，其余TFT均截止，电容C2放电，图14中示出C2在子像素单元P2中的路径放电，直至b2点电势为V2-Vth2，其中a2点电势为VDD。
第三放电阶段W4，Scan3为低电平，Scan1、Scan2、EM1和EM2均为高电位，数据线的电平为V3，TFT导通情况是：T33、T34导通，其余TFT均截止，电容C3放电，图15中示出C3在子像素单元P3中的路径放电，直至b3点电势为V3-Vth3，其中a3点电势为VDD。
发光阶段W5，电致发光单元(O1、O2和O3)正式发光阶段，EM1为低电平，Scan1、Scan2、Scan3和EM2都为低电平，TFT导通情况为：T11、T21、T31、T15、T25、T35导通，其余TFT截止。三个电容C1的a1端、C2的a2端和C3的a3端接入第一电压端VA的高电平VDD，而电容C1、C2和C3均保持原来的压差，D16的栅极a1点电势为V1-Vth1，a2点电势为V2-Vth2，a3点电势为V3-Vth3，图16中示出了该阶段电路中电流的流向路径。
根据饱和电流公式，流入O1的电流IOLED，由以下公式据算：
IOLED＝K(VGS-Vth1)2＝K[VDD-(V1-Vth1)-Vth1]2＝K·(VDD-V1)2
其中，Vth1为驱动晶体管D16的阈值电压，上述Vth2为驱动晶体管D26的阈值电压，上述Vth3为驱动晶体管D36的阈值电压
同理可以得到，流入O2的电流为IOLED＝K·(VDD-V2)2，流入O3的电流为IOLED＝K·(VDD-V3)2；VGS为驱动晶体管栅极和源极之间的电压，μ、Cox为工艺常数，W为TFT沟道宽度，L为薄膜晶体管的沟道长度，W、L都为可选择性设计的常数。
由上式中可以看到此时工作电流IOLED已经不受驱动晶体管阈值电压的影响，只与数据线Data电压(V1、V2和V3)有关。彻底解决了驱动晶体管由于工艺制程及长时间的操作造成阈值电压(Vth)漂移的问题，消除其对IOLED的影响，保证OLED的正常工作。
进一步的，所述供电电路VL可以仅包括一个开关单元，第一开关单元T11，T11的控制端连接所述第一信号控制线EM1，T11的第一端连接所述第一电平端VA，T11的第二端连接所述三个子像素电路，用于在所述第一信号控制线EM1的信号控制下向三个子像素电路提供第一电平端VA的第一电平。如图17所示，供电电路VL此时仅包括一个TFT，进一步的降低电路布线复杂度，降低集成电路成本。以这种方式来压缩补偿的TFT器件个数，这样可大幅缩减子像素大小并降低IC成本，从而获得更高的画质品质。
本发明的实施例提供的像素电路，通过将相邻的三个子像素共用一条数据线，同时通过一个第一电平端向三个子像素提供工作电压，因此能够缩减显示装置中用于像素电路的信号线路数目，降低集成电路成本，同时提高显示装置的像素密度；同时流经电致发光单元的工作电流不受对应的驱动晶体管的阈值电压的影响，彻底解决了由于驱动晶体管的阈值电压漂移导致显示亮度不均的问题。
实施例三：
参照图18所示，本发明的实施例提供一种像素电路，具体包括：包括三个子像素电路(P1、P2和P3)，和一个供电电路VL，所述三个子像素电路共用数据线Data；
其中，所述供电电路VL包括，第一开关单元T11，第二开关单元T21和第三开关单元T31；
T11的控制端连接所述第一信号控制线EM1，T11的第一端连接所述第一电平端VA，T11的第二端连接三个子像素电路中的第一子像素电路P1，供电电路VL用于在所述第一信号控制线EM1的信号控制下向第一子像素电路P1提供第一电平端VA的第一电平。
T21的控制端连接所述第一信号控制线EM1，T21的第一端连接所述第一电平端，T21的第二端连接三个子像素电路中的第二子像素电路P2，用于在所述第一信号控制线EM1的信号控制下向第二子像素电路P2提供第一电平端VA的第一电平。
T31的控制端连接所述第一信号控制线EM1，所述T31的第一端连接所述第一电平端VA，T31的第二端连接三个子像素电路中的第三子像素电路P3，用于在所述第一信号控制线EM1的信号控制下向第三子像素电路P3提供第一电平端VA的第一电平。
进一步的，所述子像素电路(P1、P2、P3)还连接第二信号控制线EM2和第三信号控制线EM3，其中，每个所述子像素电路(P1、P2、P3)包括：四个开关单元、驱动单元、储能单元和电致发光单元；其中为了区分在P1中包括：四个开关单元依次为第十二开关单元T12、第十三开关单元T13、第十四开关单元T14、第十五开关单元T15，驱动单元为D16、储能单元为C1、电致发光单元为O1；在P2中包括：四个开关单元依次为第十二开关单元T22、第十三开关单元T23、第十四开关单元T24、第十五开关单元T25、驱动单元为D26、储能单元为C2、电致发光单元为O2；在P3中包括：四个开关单元依次为第十二开关单元T32、第十三开关单元T33、第十四开关单元T34、第十五开关单元T35，驱动单元为D36、储能单元为C3、电致发光单元为O3；
以下仅以P1中的各器件的连接关系为例进行描述，P2、P3的器件连接关系参考P1不再赘述。
其中，T12的控制端输入第一扫描信号S1，T12的第一端连接所述数据线Data，T12的第二端连接所述C1的第一极a1，用于在所述第一扫描信号的控制下将所述数据线的信号写入所述C1的第一极a1；
T13的控制端连接所述第二信号控制线EM2，所述T13的第一端连接所述T12的第二端，所述T13的第二端连接第二电平端VB，用于在所述第二信号控制线EM2的信号控制下将所述第二电平端VB的第二电平写入所述C1的第一极a1；
T14的控制端连接第二信号控制线EM2，所述T14的第一端连接所述C1的第二极b1，用于在第二信号控制线EM2的信号控制下将第一电平和D16的阈值电压写入所述C1的第二极b1；
所述D16的输入端连接所述供电电路VL，所述D16的控制端连接所述C1的第二极b1，所述D16的输出端连接所述T14的第二端，用于在输出端输出驱动电流；
T15的控制端连接第三信号控制线EM3，所述T15的第一端连接所述D16的输出端，用于在所述第三信号控制线EM3的信号控制下控制所述驱动电流输入所述电致发光单元O1的第一极；
所述电致发光单元O1的第一极连接所述T15的第二端，所述电致发光单元O1的第二极连接所述第二电平端VB，用于在所述驱动电流的控制下显示灰阶。
以第一电平为高电平VDD、第二电平为接地低电平VSS为例，结合图19所示的信号时序图，对图18提供的像素电路的工作原理进行说明。其中，各个开关单元以薄膜场效应晶体管(简称开关晶体管或TFT)为例，驱动单元以驱动型薄膜场效应晶体管(简称驱动晶体管或DTFT)为例，储能单元以电容为例，电致发光单元为有机发光二极管OLED为例进行说明。图19中示出EM1，EM2，EM3，第一扫描线Scan1，第二扫描线Scan2和第三扫描线Scan3的时序信号，其中第一扫描线Scan向P1的T12提供第一扫描信号；第二扫描线Scan2用于向P2的T22提供第一扫描信号；第三扫描线Scan3用于向P3的T32提供第一扫描信号；以各个开关单元均以P型开关晶体管为例进行说明，图18所示的信号时序图可分为五个阶段，分别表示为充电阶段W1，第一像素补偿阶段W2、第二像素补偿阶段W3、第三像素补偿阶段W4，发光阶段W5。
充电阶段W1，Scan1、Scan2、Scan3、EM3为高电平，EM1、EM2为低电平；各TFT的导通情况是：T12、T22、T32、T15、T25和T35截止，其余TFT均导通，电容C1、C2和C3沿图20所示的电流流向放电，直至b1点电势为VDD-Vth1，b2点电势为VDD-Vth2，b3点电势为VDD-Vth3，此放电过程，电流不会通过O1、O2和O3。a1、a2和a3点接地，电势都为0V。
第一像素补偿阶段W2，Scan1为低电平，Scan2、Scan3、EM1、EM2和EM3均为高电位，数据线的电平为V1，TFT导通情况是：T12导通，其余TFT均截止，此时a1点电势由原来的0V→V1，而b1点为浮接状态，因此要维持a1、b1两点原来的压差(VDD-Vth1)，D16的栅极b1点电势会发生等压跳变，b1点电势跳变为VDD–Vth1+V1，图21中示出第一像素补偿阶段电路流动路径。
第二像素补偿阶段W3，Scan2为低电平，Scan1、Scan3、EM1、EM2和EM3均为高电位，数据线的电平为V2，TFT导通情况是：T22导通，其余TFT均截止，此时a2点电势由原来的0V→V2，而b2点为浮接状态，因此要维持a2、b2两点原来的压差(VDD-Vth2)，D26的栅极b2点电势会发生等压跳变，b2点电势跳变为VDD–Vth2+V2，图22中示出第二像素补偿阶段电路流动路径。
第三像素补偿阶段W4，Scan3为低电平，Scan1、Scan2、EM1、EM2和EM3均为高电位，数据线的电平为V3，TFT导通情况是：T32导通，其余TFT均截止，此时a3点电势由原来的0V→V3，而b3点为浮接状态，因此要维持a3、b3两点原来的压差(VDD-Vth3)，D36的栅极b3点电势会发生等压跳变，b3点电势跳变为VDD–Vth3+V3，图23中示出第三像素补偿阶段电路流动路径。
发光阶段W5，电致发光单元(O1、O2和O3)正式发光阶段，EM1、EM3为低电平，Scan1、Scan2、Scan3和EM2都为高电平，TFT导通情况为：T11、T21、T31、T15、T25、T35导通，其余TFT截止。
三个像素接入第一电压端VA的高电平VDD，而电容C1、C2和C3均保持原来的压差，b1点电势为VDD-Vth1+V1，b2点电势为VDD-Vth2+V2，b3点电势为VDD-Vth3+V3，图24中示出了该阶段电路中电流的流向路径。
根据饱和电流公式，流入O1的电流IOLED，由以下公式据算：
IOLED＝K(VGS-Vth1)2＝K[VDD-(VDD-V1-Vth1)-Vth1]2＝K·V12
其中，Vth1为驱动晶体管D16的阈值电压，上述Vth2为驱动晶体管D26的阈值电压，上述Vth3为驱动晶体管D36的阈值电压
同理可以得到，流入O2的电流为IOLED＝K·V22，流入O3的电流为IOLED＝K·V32；VGS为驱动晶体管栅极和源极之间的电压，Cox为工艺常数，W为TFT沟道宽度，L为薄膜晶体管的沟道长度，W、L都为可选择性设计的常数。
由上式中可以看到此时工作电流IOLED已经不受驱动晶体管阈值电压的影响，只与数据线Data电压(V1、V2和V3)有关。彻底解决了驱动晶体管由于工艺制程及长时间的操作造成阈值电压(Vth)漂移的问题，消除其对IOLED的影响，保证OLED的正常工作。
进一步的，所述供电电路VL可以仅包括一个开关单元，第一开关单元T11，T11的控制端连接所述第一信号控制线EM1，T11的第一端连接所述第一电平端VA，T11的第二端连接所述三个子像素电路，用于在所述第一信号控制线EM1的信号控制下向三个子像素电路提供第一电平端VA的第一电平。如图25所示，供电电路VL此时仅包括一个TFT，进一步的降低电路布线复杂度，降低集成电路成本。以这种方式来压缩补偿的TFT器件个数，这样可大幅缩减子像素大小并降低IC成本，从而获得更高的画质品质。
本发明的实施例提供的像素电路，通过将相邻的三个子像素共用一条数据线，同时通过一个第一电平端向三个子像素提供工作电压，因此能够缩减显示装置中用于像素电路的信号线路数目，降低集成电路成本，同时提高显示装置的像素密度；同时流经电致发光单元的工作电流不受对应的驱动晶体管的阈值电压的影响，彻底解决了由于驱动晶体管的阈值电压漂移导致显示亮度不均的问题。
本发明的实施例提供一种显示装置，包括上述任一像素电路。
可选的，所述三个子像素位于数据线的同一侧。参照图26所示，子像素电路P1、子像素电路P2、子像素电路P3、位于数据线Data的同一侧，即位于两条数据线Data之间，其中P1、P2和P3构成一个像素电路。
可选的，参照图27所示，像素电路的三个子像素电路位于相邻的两个像素内，其中所述三个子像素中相邻的第一子像素和第二子像素位于第一像素内，第三子像素位于第二像素内；如图27所示，子像素电路P1和子像素电路P2位于第一像素内；子像素电路P3位于第二像素内；
可选的，参照图28所示，其中所述三个子像素中第一子像素位于第一像素内，相邻的第二子像素和第三子像素位于第二像素内，其中第一像素和第二像素相邻，如图28所示，子像素电路P1位于第一像素内；子像素电路P2和子像素电路P3位于第二像素内；其中参照图27和28所示，数据线Data位于第一像素和第二像素之间。这样能够使得元器件在相应的基板上的分布更加均匀，以上图26、27、28中还示出了与数据线Data交叉的栅线Gata。
显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (19)

1.一种像素电路，其特征在于，包括三个子像素电路，和一个供电电路，所述三个子像素电路共用数据线；
所述供电电路连接第一电平端、第一信号控制线和所述子像素电路，所述供电电路用于在所述第一信号控制线的信号控制下通过所述第一电平端向所述子像素电路提供第一电平；
所述子像素电路连接所述供电电路和所述数据线，用于在所述供电电路提供的第一电平和所述数据线的数据信号控制下显示灰阶。
2.根据权利要求1所述的像素电路，其特征在于，所述供电电路包括，第一开关单元，所述第一开关单元的控制端连接所述第一信号控制线，所述第一开关单元的第一端连接所述第一电平端，所述第一开关单元的第二端连接所述三个子像素电路，用于在所述第一信号控制线的信号控制下向三个子像素电路提供第一电平端的第一电平。
3.根据权利要求1所述的像素电路，其特征在于，所述供电电路包括，第一开关单元，第二开关单元和第三开关单元；
所述第一开关单元的控制端连接所述第一信号控制线，所述第一开关单元的第一端连接所述第一电平端，所述第一开关单元的第二端连接三个子像素电路中的第一子像素电路，用于在所述第一信号控制线的信号控制下向第一子像素电路提供第一电平端的第一电平；
所述第二开关单元的控制端连接所述第一信号控制线，所述第二开关单元的第一端连接所述第一电平端，所述第二开关单元的第二端连接三个子像素电路中的第二子像素电路，用于在所述第一信号控制线的信号控制下向第二子像素电路提供第一电平端的第一电平；
所述第三开关单元的控制端连接所述第一信号控制线，所述第三开关单元的第一端连接所述第一电平端，所述第三开关单元的第二端连接三个子像素电路中的第三子像素电路，用于在所述第一信号控制线的信号控制下向第三子像素电路提供第一电平端的第一电平。
4.根据权利要求1所述的像素电路，其特征在于，每个所述子像素电路包括：四个开关单元、驱动单元、储能单元和电致发光单元；
其中，第四开关单元的控制端输入第一扫描信号，第四开关单元的第一端连接第二电平端；第四开关单元的第二端连接储能单元的第一极；用于在所述第一扫描信号的控制下将所述第二电平端的信号写入所述储能单元的第一极；
第五开关单元的控制端输入第三扫描信号，第五开关单元的第一端连接所述数据线；用于在所述第三扫描信号的控制下将数据线的信号在所述第五开关单元的第二端输出；
第六开关单元的控制端输入第二扫描信号，第六开关单元的第一端连接所述储能单元的第一极；所述第六开关单元的第二端连接所述第五开关单元的第二端，用于在所述第二扫描信号的控制下将所述数据线的信号写入所述储能单元的第一极以耦合抬升所述储能单元第二极的电平；
驱动单元的控制端连接所述第六开关单元的第二端，驱动单元的输入端连接储能单元的第二极，用于输出驱动电流；
第七开关单元的控制端输入第四扫描信号，所述第七开关单元的第一端连接所述驱动单元的输出端，用于在所述第四扫描信号的控制下控制所述驱动电流输入所述电致发光单元的第一极；
所述电致发光单元的第一极连接所述驱动单元的输出端，所述电致发光单元的第二极连接所述第二电平端，用于在所述驱动电流的控制下显示灰阶；
所述储能单元的第二极连接所述供电电路，用于储存所述数据线的信号和驱动单元的阈值电压。
5.根据权利要求4所述的像素电路，其特征在于，所述三个子像素电路中，第一子像素电路、第二子像素电路和第二子像素电路共用一条第一扫描线向所述第四开关单元的控制端输入第一扫描信号。
6.根据权利要求5所述的像素电路，其特征在于，所述第一子像素电路的第五开关单元的控制端连接所述第一扫描线，所述第一子像素电路的第一扫描信号和第三扫描信号时序相同。
7.根据权利要求4所述的像素电路，其特征在于，所述三个子像素电路中，第一子像素电路、第二子像素电路和第三子像素电路共用一条第二扫描线向所述第六开关单元的控制端和所述第七开关单元的控制端输入扫描信号，其中所述第二扫描信号和第四扫描信号时序相同。
8.根据权利要求7所述的像素电路，其特征在于，所述三个子像素电路中，所述第三子像素电路的第五开关单元的控制端连接所述第二扫描线，所述第三子像素电路中输入第五开关单元控制端的第三扫描信号和输入第六开关单元控制端的第二扫描信号时序相同。
9.根据权利要求1所述的像素电路，其特征在于，所述子像素电路还连接第二信号控制线和所述第一电平端，其中，每个所述子像素电路包括：四个开关单元、驱动单元、储能单元和电致发光单元；
其中，储能单元的第一极连接所述第一电平端，用于将第一电平端的第一电平写入储能单元的第一极；
第八开关单元的控制端连接所述第二信号控制线，第八开关单元的第一端连接所述储能单元的第二极，第八开关单元的第二端连接第二电平端；用于在第二信号控制线的信号控制下将第二电平端的第二电平写入所述储能单元的第二极；
第九开关单元的控制端输入第二扫描信号，第九开关单元的第一端连接所述数据线，所述第九开关单元的第二端连接所述驱动单元的输出端，用于在所述第二扫描信号的控制下将所述数据线的信号写入所述驱动单元的输出端；
第十开关单元的控制端输入第一扫描信号，第十开关单元的第一端连接储能单元的第二极，第十开关单元的第二极连接所述驱动单元的输入端和所述供电电路，用于将数据线的信号和所述驱动单元的阈值电压写入所述储能单元的第二极；
驱动单元的控制端连接所述第十开关单元的第一端，用于在输出端输出驱动电流；
第十一开关单元的控制端连接所述第一信号控制线，所述第十一开关单元的第一端连接所述驱动单元的输出端，用于在所述第一信号控制线的信号控制下控制所述驱动电流输入所述电致发光单元的第一极；
所述电致发光单元的第一极连接所述第十一开关单元的第二端，所述电致发光单元的第二极连接所述第二电平端，用于在所述驱动电流的控制下显示灰阶。
10.根据权利要求9所述的像素电路，其特征在于，同一个所述子像素电路中，第九开关单元的控制端和所述第十开关单元的控制端共用一条扫描线，其中所述第一扫描信号和第二扫描信号时序相同。
11.根据权利要求1所述的像素电路，其特征在于，所述子像素电路还连接第二信号控制线和第三信号控制线，其中，每个所述子像素电路包括：四个开关单元、驱动单元、储能单元和电致发光单元；
其中，第十二开关单元的控制端输入第一扫描信号，第十二开关单元的第一端连接所述数据线，第十二开关单元的第二端连接所述储能单元的第一极，用于在所述第一扫描信号的控制下将所述数据线的信号写入所述储能单元的第一极；
第十三开关单元的控制端连接所述第二信号控制线，所述第十三开关单元的第一端连接所述第十二开关单元的第二端，所述第十三开关单元的第二端连接第二电平端，用于在所述第二信号控制线的信号控制下将所述第二电平端的第二电平写入所述储能单元的第一极；
第十四开关单元的控制端连接第二信号控制线，所述第十四开关单元的第一端连接所述储能单元的第二极，用于在第二信号控制线的信号控制下将第一电平和驱动单元的阈值电压写入所述储能单元的第二极；
所述驱动单元的输入端连接所述供电电路，所述驱动单元的控制端连接所述储能单元的第二极，所述驱动单元的输出端连接所述第十四开关单元的第二端，用于在输出端输出驱动电流；
第十五开关单元的控制端连接第三信号控制线，所述第十五开关单元的第一端连接所述驱动单元的输出端，用于在所述第三信号控制线的信号控制下控制所述驱动电流输入所述电致发光单元的第一极；
所述电致发光单元的第一极连接所述第十五开关单元的第二端，所述电致发光单元的第二极连接所述第二电平端，用于在所述驱动电流的控制下显示灰阶。
12.根据权利要求2-11任一项所述的像素电路，其特征在于，开关单元和驱动单元为薄膜场效应晶体管，各个开关单元的控制端为薄膜场效应晶体管的栅极，各个开关单元的第一端为薄膜场效应晶体管的源极，各个开关单元的第二端为薄膜场效应晶体管的漏极，所述驱动单元的输入端为薄膜场效应晶体管的源极，所述驱动单元的控制端为薄膜场效应晶体管的栅极，所述驱动单元的输出端为薄膜场效应晶体管的漏极。
13.根据权利要求2-11任一项所述的像素电路，其特征在于，所述储能单元为电容。
14.根据权利要求2-11任一项所述的像素电路，其特征在于，所述电致发光单元为有机发光二极管。
15.一种显示装置，其特征在于，包括如权利要求1-14任一项所述的像素电路。
16.根据权利要求15所述的显示装置，其特征在于，所述像素电路的三个子像素电路位于同一像素内。
17.根据权利要求16所述的显示装置，其特征在于，所述三个子像素电路位于数据线的同一侧。
18.根据权利要求15所述的显示装置，其特征在于，所述像素电路的三个子像素电路位于相邻的两个像素内，其中所述三个子像素中相邻的第一子像素和第二子像素位于第一像素内，第三子像素位于第二像素内；
或者，其中所述三个子像素中第一子像素位于第一像素内，相邻的第二子像素和第三子像素位于第二像素内，其中第一像素和第二像素相邻。
19.根据权利要求18所述的显示装置，其特征在于，数据线位于所述第一像素和第二像素之间。
CN201410342198.1A 2014-07-17 2014-07-17 一种像素电路和显示装置 Active CN104167171B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410342198.1A CN104167171B (zh) 2014-07-17 2014-07-17 一种像素电路和显示装置
PCT/CN2014/089763 WO2016008232A1 (zh) 2014-07-17 2014-10-29 像素电路和显示装置
US14/777,942 US10147362B2 (en) 2014-07-17 2014-10-29 Pixel circuit and display apparatus
US16/179,239 US10943545B2 (en) 2014-07-17 2018-11-02 Pixel circuit and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410342198.1A CN104167171B (zh) 2014-07-17 2014-07-17 一种像素电路和显示装置

Publications (2)

Publication Number Publication Date
CN104167171A true CN104167171A (zh) 2014-11-26
CN104167171B CN104167171B (zh) 2016-08-03

Family

ID=51910955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410342198.1A Active CN104167171B (zh) 2014-07-17 2014-07-17 一种像素电路和显示装置

Country Status (3)

Country Link
US (2) US10147362B2 (zh)
CN (1) CN104167171B (zh)
WO (1) WO2016008232A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782309A (zh) * 2017-02-23 2017-05-31 京东方科技集团股份有限公司 像素驱动电路、像素驱动电路的驱动方法及显示装置
JP2018503124A (ja) * 2014-12-30 2018-02-01 クンシャン ゴー−ビシオノクス オプト−エレクトロニクス カンパニー リミテッドＫｕｎｓｈａｎ Ｇｏ−Ｖｉｓｉｏｎｏｘ Ｏｐｔｏ−Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．， Ｌｔｄ． ピクセル回路およびその駆動方法、アクティブマトリクス有機ｌｅｄディスプレイ
CN109427266A (zh) * 2017-09-01 2019-03-05 创王光电股份有限公司 显示器系统
CN110599963A (zh) * 2019-09-25 2019-12-20 京东方科技集团股份有限公司 像素驱动电路、阵列基板、显示装置及像素驱动方法
CN111063301A (zh) * 2020-01-09 2020-04-24 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置
TWI699748B (zh) * 2019-01-31 2020-07-21 友達光電股份有限公司 顯示裝置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102522534B1 (ko) * 2016-07-29 2023-04-18 엘지디스플레이 주식회사 유기발광 표시장치와 그 구동방법
CN109523954B (zh) * 2018-12-24 2020-12-22 合肥鑫晟光电科技有限公司 像素单元、显示面板、驱动方法以及补偿控制方法
KR20200105598A (ko) * 2019-02-28 2020-09-08 삼성디스플레이 주식회사 표시 장치
CN112767873B (zh) * 2019-11-01 2022-03-22 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示面板、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499470A (zh) * 2002-10-29 2004-05-26 东北先锋电子股份有限公司 有源型发光显示面板驱动装置
CN1741109A (zh) * 2004-08-25 2006-03-01 三星Sdi株式会社 信号分离电路、使用其的发光显示器及其驱动方法
US20060221662A1 (en) * 2005-03-16 2006-10-05 Samsung Electronics Co., Ltd. Display device and driving method thereof
CN101329836A (zh) * 2007-06-21 2008-12-24 三星Sdi株式会社 有机发光二极管显示装置
CN102176303A (zh) * 1999-11-30 2011-09-07 株式会社半导体能源研究所 电子器件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004084168A1 (en) * 2003-03-12 2004-09-30 Koninklijke Philips Electronics N.V. Light emissive active matrix display devices with optical feedback effective on the timing, to counteract ageing
JP4062179B2 (ja) * 2003-06-04 2008-03-19 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
KR100592636B1 (ko) * 2004-10-08 2006-06-26 삼성에스디아이 주식회사 발광표시장치
JP4987310B2 (ja) * 2005-01-31 2012-07-25 株式会社ジャパンディスプレイセントラル 表示装置、アレイ基板、及び表示装置の駆動方法
KR100761077B1 (ko) * 2005-05-12 2007-09-21 삼성에스디아이 주식회사 유기 전계발광 표시장치
KR101748857B1 (ko) * 2010-10-28 2017-06-20 삼성디스플레이 주식회사 유기전계발광 표시장치
JP5795893B2 (ja) * 2011-07-07 2015-10-14 株式会社Ｊｏｌｅｄ 表示装置、表示素子、及び、電子機器
US8928650B2 (en) * 2012-04-20 2015-01-06 Optoelectronics Technology Co., Ltd Display panel and 3D display device
TWI481937B (zh) * 2012-08-27 2015-04-21 Au Optronics Corp 顯示面板
CN102982766A (zh) 2012-12-10 2013-03-20 友达光电股份有限公司 一种像素补偿电路
KR101992405B1 (ko) * 2012-12-13 2019-06-25 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
WO2014125752A1 (ja) * 2013-02-15 2014-08-21 シャープ株式会社 表示装置およびその駆動方法
CN103218972B (zh) * 2013-04-15 2015-08-05 京东方科技集团股份有限公司 像素电路、像素电路驱动方法及显示装置
KR20140140271A (ko) * 2013-05-29 2014-12-09 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20140141373A (ko) * 2013-05-31 2014-12-10 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
US9773443B2 (en) * 2013-06-06 2017-09-26 Intel Corporation Thin film transistor display backplane and pixel circuit therefor
CN103472644B (zh) * 2013-09-25 2015-11-25 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN203689881U (zh) * 2013-12-27 2014-07-02 合肥京东方光电科技有限公司 像素驱动电路、阵列基板和显示装置
CN103927978A (zh) 2013-12-31 2014-07-16 厦门天马微电子有限公司 Amoled显示面板及有机发光显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102176303A (zh) * 1999-11-30 2011-09-07 株式会社半导体能源研究所 电子器件
CN1499470A (zh) * 2002-10-29 2004-05-26 东北先锋电子股份有限公司 有源型发光显示面板驱动装置
CN1741109A (zh) * 2004-08-25 2006-03-01 三星Sdi株式会社 信号分离电路、使用其的发光显示器及其驱动方法
US20060221662A1 (en) * 2005-03-16 2006-10-05 Samsung Electronics Co., Ltd. Display device and driving method thereof
CN101329836A (zh) * 2007-06-21 2008-12-24 三星Sdi株式会社 有机发光二极管显示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018503124A (ja) * 2014-12-30 2018-02-01 クンシャン ゴー−ビシオノクス オプト−エレクトロニクス カンパニー リミテッドＫｕｎｓｈａｎ Ｇｏ−Ｖｉｓｉｏｎｏｘ Ｏｐｔｏ−Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．， Ｌｔｄ． ピクセル回路およびその駆動方法、アクティブマトリクス有機ｌｅｄディスプレイ
US10354596B2 (en) 2014-12-30 2019-07-16 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Pixel circuit and drive method therefor, and active matrix organic light-emitting display
CN106782309A (zh) * 2017-02-23 2017-05-31 京东方科技集团股份有限公司 像素驱动电路、像素驱动电路的驱动方法及显示装置
WO2018153096A1 (zh) * 2017-02-23 2018-08-30 京东方科技集团股份有限公司 像素驱动电路、像素驱动电路的驱动方法及显示装置
CN109427266A (zh) * 2017-09-01 2019-03-05 创王光电股份有限公司 显示器系统
TWI699748B (zh) * 2019-01-31 2020-07-21 友達光電股份有限公司 顯示裝置
CN110599963A (zh) * 2019-09-25 2019-12-20 京东方科技集团股份有限公司 像素驱动电路、阵列基板、显示装置及像素驱动方法
CN111063301A (zh) * 2020-01-09 2020-04-24 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置
WO2021139774A1 (zh) * 2020-01-09 2021-07-15 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置
US11862085B2 (en) 2020-01-09 2024-01-02 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit and driving method therefor, array substrate and display apparatus
CN111063301B (zh) * 2020-01-09 2024-04-12 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置

Also Published As

Publication number Publication date
US20190073963A1 (en) 2019-03-07
WO2016008232A1 (zh) 2016-01-21
US10147362B2 (en) 2018-12-04
US20160163267A1 (en) 2016-06-09
CN104167171B (zh) 2016-08-03
US10943545B2 (en) 2021-03-09

Similar Documents

Publication Publication Date Title
CN104167171B (zh) 一种像素电路和显示装置
US10643563B2 (en) Display device
US10997936B2 (en) Shift register unit, gate drive circuit and display device
US9886898B2 (en) Pixel driving circuit, driving method for pixel driving circuit and display device
CN104700783B (zh) 像素驱动电路的驱动方法
US8698852B2 (en) Display device and method for driving the same
CN104036731B (zh) 像素电路和显示装置
CN104157236A (zh) 一种移位寄存器及栅极驱动电路
CN104217677A (zh) 触控显示电路及显示装置
CN103474024A (zh) 一种像素电路及显示器
CN104318898A (zh) 像素电路、驱动方法和显示装置
CN104658480A (zh) 像素电路及其驱动方法、显示装置
CN104050919B (zh) 像素电路和显示装置
CN105632403A (zh) 一种像素电路、驱动方法、显示面板及显示装置
CN203480810U (zh) 一种像素电路及显示器
CN104078004A (zh) 像素电路和显示装置
CN204117568U (zh) 像素电路和显示装置
CN104167170B (zh) 像素电路及其驱动方法和显示装置
CN111243543B (zh) Goa电路、tft基板、显示装置及电子设备
US20140253531A1 (en) Gate driver and display driver circuit
CN203932065U (zh) 像素电路和显示装置
CN203480808U (zh) 一种像素电路及显示器
CN203882586U (zh) 像素电路和显示装置
US10672351B2 (en) Pixel circuit
US20240135875A1 (en) Pixel Circuit and Driving Method Therefor, and Display Panel

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant