CN104160620A - 自由飞d类功率放大器 - Google Patents

Abstract

在放大器中，第一启动信号(EN[1])被断言以便启用第一驱动器(206-1)，其中第一驱动器具有第一输出端(N-1)和第一寄生电容。第二启动信号(EN[2])被断言以便启用第二驱动器(206-2)，其中第二驱动器具有第二输出端(N-2)和第二寄生电容。在第二驱动器启用时第一输出端和第二输出端通过开关网络(208)耦合在一起。来自互补第一射频(RF)和第二射频信号的脉冲被施加到第一驱动器，其中在来自第一RF信号和第二RF信号的连续脉冲之间具有第一组自由飞间隔，并且来自互补第三RF信号和第四RF信号的脉冲被施加到第二驱动器，其中在来自第三RF信号和第四RF信号的连续脉冲之间具有第二组自由飞间隔。开关网络何时启动的时序和连续脉冲之间的自由飞间隔的时序都被选择以改善放大器的功率效率。

Description

自由飞D类功率放大器

技术领域

本发明一般涉及D类放大器，并且更具体地涉及自由飞D类功率放大器(PA)。

背景技术

转到图1，可见能够幅度调制的常规D类PA 100的实例。该PA100一般包括驱动器102-1到102-N(其通常是反相器)、电容器CI1到CIN，以及匹配网络104。在操作中，预定数目的电容器(即，电容器CI1到CIn)切换，同时剩余电容器(即，电容器CI(n+1)到CIN)维持“断开”。这生成了有效电容CIEFF和有效电源电压VEFF(即，VEFF＝VDD*(n/N))，有效电容CIEFF是切换的电容器的总和(即，CIEFF＝CI1+…+CIn)。在图2中可见具有反相器106的功能等效电路，该功能等效电路代表驱动器102-1到102-N并包括有效电容CIEFF和有效电源电压VEFF。这允许输出射频(RF)信号RFOUT从输入RF信号RFIN(其能够被进行幅度调制)生成以便被施加到负载RL。

然而，该配置的问题是切换损耗是有效电容CIEFF和频率的函数。这些损耗能够非常显著，从而对于许多应用是禁止的，并且效率能够非常低。具体地，PA 100的效率可仅达到约54％。因此需要改善的D类放大器。

一些其他传统电路是：Yoo等人，“A Switched-Capacitor PowerAmplifier for EER/Polar Transmitters”，IEEE Intl,Solid-StateCircuits Conference Digest of Technical Papers(IEEE国际固态电路会议技术论文文摘(ISSCC))2011，2011年2月20-24日，428-430页；美国专利号6,882,829；美国专利号7,509,102；美国专利号7,733,187；以及美国专利号7,831,227。

发明内容

实施例提供一种设备，其包括具有第一输入端、第一输出端和第一寄生电容的第一驱动器，其中第一输入端经配置以接收互补第一射频(RF)信号和第二射频信号，并且其中在来自第一RF信号和第二RF信号的连续脉冲之间具有第一组自由飞间隔；具有第二输入端、第二输出端和第二寄生电容的第二驱动器，其中第二输入端经配置以接收互补第三RF信号和第四RF信号，并且其中在来自第三RF信号和第四RF信号的连续脉冲之间具有第二组自由飞间隔；开关网络，其耦合到第一输出端和第二输出端，并且经配置以在第二驱动器启用时将第一输出端和第二输出端耦合在一起；耦合到第一输出端的第一输出电容器；耦合到第二输出端的第二输出电容器；以及耦合到第一输出电容器和第二输出电容器的匹配网络。

开关网络可进一步包括在第一输出端和第二输出端之间耦合的开关。

该设备可进一步包括：第一启动电路，其耦合到第一驱动器并接收第一RF信号和第二RF信号；第二启动电路，其耦合到第一驱动器并接收第三RF信号和第四RF信号；以及控制器，其耦合到第一启动电路和第二启动电路以便提供第一启动信号和第二启动信号，并且经耦合以控制开关。

第一驱动器可进一步包括：PMOS晶体管，其在其栅极耦合到第一启动电路并在其漏极耦合到第一输出电容器；以及NMOS晶体管，其在其栅极耦合到第一启动电路并在其漏极耦合到第一输出电容器。

第一启动电路可进一步包括：第一逻辑电路，其耦合到PMOS晶体管的栅极和控制器；以及第二逻辑电路，其耦合到NMOS晶体管的栅极和控制器。

第一逻辑电路和第二逻辑电路可进一步包括与门。

在一些实施例中，第一RF信号和第三RF信号是基本相同的信号，并且其中第二RF信号和第四RF信号是基本相同的信号。

还提供一种方法。该方法包括断言第一启动信号以便启用第一驱动器，其中第一驱动器具有第一输出端和第一寄生电容；断言第二启动信号以便启用第二驱动器，其中第二驱动器具有第二输出端和第二寄生电容；在第二驱动器启用时将第一输出端和第二输出端耦合在一起；将来自互补第一RF信号和第二RF信号的脉冲施加到第一驱动器，其中在来自第一RF信号和第二RF信号的连续脉冲之间具有第一组自由飞间隔；以及将来自互补第三RF信号和第四RF信号的脉冲施加到第二驱动器，其中在来自第三RF信号和第四RF信号的连续脉冲之间具有第二组自由飞间隔。

断言第一启动信号的步骤可进一步包括：将第一启动信号提供到第一逻辑电路和第二逻辑电路；由第一逻辑电路接收第一RF信号；以及由第二逻辑电路接收第二RF信号。

断言第二启动信号的步骤可进一步包括：将第二启动信号提供到第三和第四逻辑电路；由第三逻辑电路接收第三RF信号；以及由第四逻辑电路接收第四RF信号。

第一、第二、第三和第四逻辑电路可进一步包括与门。

在一些实施例中，设备包括控制器，其经配置以通过从多个启动信号断言一组启动信号来选择输出功率级；多个启动电路，其中每个启动电路耦合到控制器以便接收启动信号中的至少一个，并且其中每个启动电路经配置以接收互补第一RF信号和第二RF信号，并且其中对于每组在来自第一RF信号和第二RF信号的连续脉冲之间具有自由飞间隔；多个驱动器，其中每个驱动器具有输入端、输出端和寄生电容，其中每个驱动器的输入端耦合到启动电路中的至少一个；开关网络，其耦合到每个驱动器的输出端并且耦合到控制器，其中至少部分基于经断言以选择输出功率级的该组启动信号将驱动器的输出端耦合在一起；多个输出电容器，其中每个输出电容器耦合到驱动器中的至少一个的输出端；以及匹配网络，其耦合到每个输出电容器。

多个驱动器可按顺序布置，并且其中开关网络进一步包括多个开关，其中每个开关在按顺序的连续驱动器的输出端之间耦合。

每个启动电路可进一步包括：第一逻辑电路，其耦合到控制器以便接收启动信号中的至少一个并且接收第一RF信号；以及第二逻辑电路，其耦合到控制器以便接收启动信号中的至少一个并且接收第二RF信号。

每个驱动器可进一步包括：PMOS晶体管，其在其栅极耦合到其相应启动电路的第一逻辑电路并在其漏极耦合到其相应输出电容器；以及NMOS晶体管，其在其栅极耦合到其相应启动电路的第二逻辑门并在其漏极耦合到其相应输出电容器。

第一逻辑电路和第二逻辑电路可进一步包括与门。

每个开关可进一步包括传输门。

每个开关可进一步包括微机电系统(MEMS)开关、继电器或CMOS开关。

附图说明

图1是能够幅度调制的常规D类PA的实例的示意图；

图2是图1的PA的功能等效电路的示意图；

图3是根据本发明的PA的实例的示意图；

图4是用于图3的PA的启动电路和驱动器的实例的示意图；

图5是图3的开关网络的实例的示意图；

图6是图3的PA的功能等效电路的实例的示意图；

图7-10是为图3的PA的实例示出漏极效率的示意图；以及

图11是为图1和3的PA的实例比较效率的示意图。

具体实施方式

转到图3-5，可见根据一个实施例的D类PA 200的实例。如图所示，PA 200一般由启动电路202-1到202-R、控制器204、驱动器206-1到206-R、开关网络208、输出电容器CO-1到CO-N(其能够例如每个都具有近似相同的电容)，以及匹配网络104构成。驱动器206-1到206-R一般由晶体管Q1和Q2(其通常分别是PMOS和NMOS晶体管)构成，其分别具有寄生电容CP1和CP2，并且其分别经由启动电路202-1到202-R的逻辑电路302和304(即，与门或其他功能等效逻辑电路)接收RF输入信号RFINU和RFIND。开关网络或桥接开关208一般包括开关S-2到S-R(其能够例如是传输门并示作传输门)，其每个都在驱动器206-1到206-R的连续或相邻输出端之间耦合，并由来自控制器204的信号CNTL[2：R]控制。而且，匹配网络104可包括电感器、电容器和电阻器。微机电系统(MEMS)开关、继电器或其他CMOS开关也可用作开关S-2到S-R。

在操作中，RF输出信号RFOUT被生成并施加到负载RL。通常，PA 200具有若干输出功率级，该输出功率级由控制器通过用启动信号EN[1：R]激活和停用驱动器202-1到202-R来选择。每个启动电路202-1到202-R通常在其输入端接收输入RF信号RFINU和RFIND，并且基于期望的输出级，激活相应数目的启动电路202-1到202-R，允许RF信号RFINU和RFIND传递到相应驱动器206-1到206-R。这些信号RFINU和RFIND一般是能够激活驱动器206-1到206-R内的晶体管Q1和Q2的互补脉宽调制(PWM)输入信号，但对于PA 200，这些信号不彼此“相邻”，意味着这些信号从时序角度真正互补。在信号RFINU和RFIND的连续脉冲之间具有自由飞或停滞时间间隔，意味着在晶体管Q1和Q2的连续激活之间具有间隔。因为由于其晶体管Q1或Q2“导通”引起寄生电容CP1和CP2中的一个被充电，所以寄生电容器CP1或CP2在该自由飞间隔期间在其放电时产生失真，这具有减小间隔的效果。这由其自身导致改善低效。

为了更优改善效率超过仅使用自由飞间隔，能够调谐PA 200的寄生电容。通常，这能够通过根据期望功率级激活开关S-2到S-R完成。例如，对于功率级2，启动信号EN[1]和EN[2]被断言以便激活启动电路202-1和202-2，并且控制信号CNTL[2]经断言以激活或闭合开关S-2。作为另一实例，对于功率级4，启动信号EN[1]和EN[4]将被断言以便激活启动电路202-1和202-4，并且控制信号CNTL[2]到CNTL[4]将经断言以激活或闭合开关S-2、S-3和S-4。在开关网络208中的这些开关S-2到S-R根据期望功率级被激活时，寄生电容增大，允许期望的(即，理论上最优的)电压出现。因此，这提供漏极效率的显著改善，尤其在低于最大值或上限的功率输出级。

作为实例，在图6中具有PA 200的功能等效电路的实例。对于该电路，晶体管Q3和Q4代表驱动器206-1到206-n，其已对应于期望功率级(表示为“n”)被激活或启用。如图所示，电容器CO-1到CO-n彼此并联耦合，提供总输出电容N*CO。另外，因为驱动器206-(n+1)到206-R停用，因此电容器CO-(n+1)到CO-R耦合在匹配网络104和大地之间。功率级n的总寄生电容也是n2*CP(如通过开关网络208提供)以便提供适当的RF匹配。

为说明效率改善，能够假设(作为例子)PA 200采用四个驱动器(即，206-1到206-4)、四个启动电路(即，202-1到202-4)和三个开关(即，S-2到S-4)以便具有四个输出级。在该例子中，对于最低输出级(即功率级1)，激活启动电路202-1以便提供约8mW的输出功率。用于功率级1的驱动器206-1的漏极电压在图7中可见具有约50％的漏极效率。对于功率级2(其中激活启动电路202-1和202-2与开关S-2)，输出功率是约35mW并且漏极效率(其在图8中可见)是约78％。相似地，对于功率级3和4，漏极效率对于(分别地)约89mW和约170mW的输出功率级是约86％和91％(分别地并且其在图9和10中示出)。该效率改善显著高于比较的4级PA 100，这在图11中可见。

本发明涉及领域的技术人员将认识到可在所要求发明的保护范围内对所描述的实施例做修改，而且许多其他实施例是可能的。

Claims (12)

1.一种设备，其包括：

第一驱动器，其具有第一输入端、第一输出端和第一寄生电容，其中所述第一输入端经配置以接收互补的第一射频信号和第二射频信号，并且其中在来自所述第一射频信号和所述第二射频信号的连续脉冲之间具有第一组自由飞间隔；

第二驱动器，其具有第二输入端、第二输出端和第二寄生电容，其中所述第二输入端经配置以接收互补的第三射频信号和第四射频信号，并且其中在来自所述第三射频信号和所述第四射频信号的连续脉冲之间具有第二组自由飞间隔；

开关网络，其耦合到所述第一输出端和所述第二输出端，并且经配置以在所述第二驱动器启用时将所述第一输出端和所述第二输出端耦合在一起；

第一输出电容器，其耦合到所述第一输出端；

第二输出电容器，其耦合到所述第二输出端；以及

匹配网络，其耦合到所述第一输出电容器和所述第二输出电容器。

2.根据权利要求1所述的设备，其中所述开关网络进一步包括耦合在所述第一输出端和所述第二输出端之间的开关。

3.根据权利要求2所述的设备，其中所述设备进一步包括：

第一启动电路，其耦合到所述第一驱动器并接收所述第一射频信号和所述第二射频信号；

第二启动电路，其耦合到所述第一驱动器并接收所述第三射频信号和所述第四射频信号；

控制器，其耦合到所述第一启动电路和所述第二启动电路以便提供第一启动信号和第二启动信号，并且经耦合以控制所述开关。

4.根据权利要求3所述的设备，其中所述第一驱动器进一步包括：

PMOS晶体管，其在其栅极耦合到所述第一启动电路并在其漏极耦合到所述第一输出电容器；以及

NMOS晶体管，其在其栅极耦合到所述第一启动电路并在其漏极耦合到所述第一输出电容器。

5.根据权利要求4所述的设备，其中所述第一启动电路进一步包括：

第一逻辑电路，其耦合到所述PMOS晶体管的所述栅极和所述控制器；以及

第二逻辑电路，其耦合到所述NMOS晶体管的所述栅极和所述控制器。

6.根据权利要求5所述的设备，其中所述第一逻辑电路和所述第二逻辑电路进一步包括与门。

7.根据权利要求6所述的设备，其中所述第一射频信号和所述第三射频信号是基本相同的信号，并且其中所述第二射频信号和所述第四射频信号是基本相同的信号。

8.一种方法，其包括：

断言第一启动信号以便启用第一驱动器，其中所述第一驱动器具有第一输出端和第一寄生电容；

断言第二启动信号以便启用第二驱动器，其中所述第二驱动器具有第二输出端和第二寄生电容；

在所述第二驱动器启用时将所述第一输出端和所述第二输出端耦合在一起，将来自互补的第一射频信号和第二射频信号的脉冲施加到所述第一驱动器，其中在来自所述第一射频信号和所述第二射频信号的连续脉冲之间具有第一组自由飞间隔；以及

将来自互补的第三射频信号和第四射频信号的脉冲施加到所述第二驱动器，其中在来自所述第三射频信号和所述第四射频信号的连续脉冲之间具有第二组自由飞间隔。

9.根据权利要求8所述的方法，其中断言所述第一启动信号的步骤进一步包括：

将所述第一启动信号提供到第一逻辑电路和第二逻辑电路；

由所述第一逻辑电路接收所述第一射频信号；以及

由所述第二逻辑电路接收所述第二射频信号。

10.根据权利要求9所述的方法，其中断言所述第二启动信号的步骤进一步包括：

将所述第二启动信号提供到第三逻辑电路和第四逻辑电路；

由所述第三逻辑电路接收所述第三射频信号；以及

由所述第四逻辑电路接收所述第四射频信号。

11.根据权利要求10所述的方法，其中所述第一、第二、第三和第四逻辑电路进一步包括与门。

12.根据权利要求11所述的方法，其中所述第一射频信号和所述第三射频信号是基本相同的信号，并且其中所述第二射频信号和所述第四射频信号是基本相同的信号。