KR101013153B1

KR101013153B1 - 단일 인덕터 직류 전압 변환 회로

Info

Publication number: KR101013153B1
Application number: KR1020090054126A
Authority: KR
Inventors: 소슬이; 소명진; 안태지
Original assignee: 주식회사 룩센테크놀러지
Priority date: 2009-06-18
Filing date: 2009-06-18
Publication date: 2011-02-10
Also published as: KR20100135988A

Abstract

인덕터와 제1 및 제2 커패시터 및 다수의 스위치들을 포함하는 직류 전압 변환 회로가 제공된다. 제1 커패시터의 일단에 나타난 전압이 제1 출력 전압으로서 출력되고, 상기 제2 커패시터의 일단에 나타난 전압이 제2 출력 전압으로 출력된다. 이때 다수의 스위치들은, 제1 시구간 동안 입력 전원으로부터 인덕터에 에너지를 제공받아 저장하고 제2 시구간 동안 인덕터에 저장된 에너지 중 일부를 제1 커패시터로 전달하며 제3 시구간동안 인덕터에 저장된 에너지 중 일부를 제2 커패시터로 전달하도록 결선된다.

Description

단일 인덕터 직류 전압 변환 회로{SINGLE INDUCTOR DC VOLTAGE CONVERTING CIRCUIT}

본 발명은 직류 전압 변환 회로에 관한 것으로, 더욱 상세하게는, 단일 인덕터를 이용하여 서로 다른 극성을 가진 전압을 생성하는 직류 전압 변환 회로에 관한 것이다.

일반적으로 직류 전압을 다른 크기의 직류 전압으로 변환하기 위해서 고속 스위칭을 이용한 스위칭 방식의 직류 변환기가 많이 이용된다. 스위칭 방식의 직류 변환기는 전압을 낮추는 벅 변환기(buck converter)와, 전압을 높이는 부스트 변환기(boost converter)로 구분할 수 있다.

도 1a 및 도 1b는 각각 벅 스위칭 변환기와 부스트 스위칭 변환기를 예시한 회로도이다. 도 1a를 참조하면, 스위치(S1a)가 온(on) 되어 있을 때에는 출력(Vout1a)은 커패시터(C1a) 양단에 걸리는 전압이고, 스위치(S1a)가 오프(off) 되어 있을 때에는 출력(Vout1)은 입력(Vin)에서 인덕터(L1a)가 차지하는 전압만큼 떨어진 레벨의 전압이다. 스위치(S1a)가 고속으로 스위칭되면, 출력(Vout1a)은 입력(Vin1a)보다 언제나 낮은 레벨을 가지며, 인덕터(L1a)와 커패시터(C1a)에 의해 평활되어 직류 전압으로 출력된다.

도 1b를 참조하면, 스위치(S1b)가 온 상태인 동안 인덕터(L1b)가 자화되고 커패시터(C1b)도 충전된다. 스위치(S1b)가 오프되면, 자화되었던 인덕터(L1b)가 에너지원으로 부하에 전력을 공급한다. 스위치(S1b)의 온/오프가 반복되어 정상 상태에 이르면, 출력(Vout1b)은 입력 전압(Vin1)에 인덕터(L1b) 양단의 전압이 더해져서 입력보다 언제나 높은 레벨을 가지며, 인덕터(L1b)와 커패시터(C1b)에 의해 평활되어 직류 전압으로 출력된다.

종래에 서로 다른 레벨을 가진 전압, 특히 극성이 다른 둘 이상의 전압을 동시에 얻기 위해서는, 이러한 직류 전압 변환기들을 두 개 이상 사용하여야 한다. 종래의 직류 전압 변환기는 각자 하나씩의 인덕터를 가지기 때문에 여러 개의 변환기를 구성하려면 인덕터를 변환기 수만큼 형성해야 한다. 인덕터를 칩 상에서 구현하는 것은 면적을 대단히 많이 차지하기 때문에 이를 복수 개 만들어야 한다는 것은 바람직하지 않다. 만약 용량이 작은 인덕터를 채택한다면 칩 면적을 다소 적게 차지할 수 있겠으나, 이를 위해서는 스위칭 주파수를 높이고 노이즈를 효과적으로 제거할 수 있어야 하고, 이는 일반적으로 복잡한 제어 회로를 필요로 한다.

본 발명이 해결하고자 하는 과제는 칩 면적을 적게 차지하고 제어 회로의 복잡함을 증가시키지 않으면서 서로 다른 레벨 내지 극성을 가진 복수의 전압을 발생시키는 데에 있다.

이러한 과제를 해결하기 위해 본 발명의 일 실시예에 따른 직류 전압 변환 회로는 인덕터와 제1 및 제2 커패시터 및 다수의 스위치들을 포함하며,

상기 제1 커패시터의 일단에 나타난 전압이 제1 출력 전압으로서 출력되고, 상기 제2 커패시터의 일단에 나타난 전압이 제2 출력 전압으로 출력되고,

상기 다수의 스위치들은, 제1 시구간 동안 입력 전원으로부터 상기 인덕터에 에너지를 제공받아 저장하고 제2 시구간 동안 상기 인덕터에 저장된 에너지 중 일부를 상기 제1 커패시터로 전달하며 제3 시구간동안 상기 인덕터에 저장된 에너지 중 일부를 상기 제2 커패시터로 전달하도록 결선되며, 또한 상기 제1 및 제2 출력 전압이 실질적으로 직류 전압으로 나타나도록 고속으로 스위칭할 수 있다.

바람직하게는, 상기 다수의 스위치들은

상기 제2 시구간 동안 상기 인덕터가 상기 입력 전원과 연결되도록 스위칭되며, 상기 제1 출력 전압이 실질적으로 상기 입력 전원의 전압에 상기 인덕터의 전압을 더한 값으로 출력될 수 있다.

바람직하게는, 상기 다수의 스위치들은

상기 제3 시구간 동안 상기 인덕터가 상기 입력 전원과 분리되도록 스위칭될 수 있다.

바람직하게는, 상기 제1 및 2 커패시터의 각 타단은 접지 전압에 연결될 수 있다.

본 발명의 다른 실시예에 따른 직류 전압 변환 회로는 인덕터와 다수의 커패시터들 및 다수의 스위치들을 포함하며,

상기 다수의 커패시터들 중 각 커패시터의 일단에 나타난 각각의 전압이 출력 전압들로서 출력되고,

상기 다수의 스위치들은, 서로 중복되지 않는 다수의 시구간들 중 첫 시구간에 입력 전원으로부터 공급되어 상기 인덕터에 저장된 에너지 중 일부를 상기 다수의 시구간들 중 상기 첫 시구간을 제외한 매 시구간 동안마다 상기 다수의 커패시터들 중 한 커패시터에 전달하도록 결선되며, 또한 상기 출력 전압들이 직류 전압으로 나타나도록 고속으로 스위칭할 수 있다.

바람직하게는, 상기 다수의 스위치들은,

상기 첫 시구간을 제외한 나머지 시구간들 중 적어도 한 시구간 동안 상기 인덕터가 상기 입력 전원과 연결되도록 스위칭될 수 있으며, 상기 적어도 한 시구간 동안 에너지를 전달받는 적어도 하나의 커패시터의 일단에서 출력되는 출력 전압은 실질적으로 상기 입력 전원의 전압에 상기 인덕터의 전압을 더한 값으로 출력될 수 있다.

바람직하게는, 상기 다수의 커패시터들의 각 타단은 접지 전압에 연결될 수 있다.

본 발명의 또 다른 실시예에 따른 직류 전압 변환 회로는

제1 및 제2 시구간 동안 입력 전원과 인덕터의 일단 사이를 연결하는 제1 스위치;

상기 제2 시구간 동안 상기 인덕터의 타단과 제1 커패시터의 일단 사이를 연결하는 제2 스위치;

상기 제1 시구간 및 제3 시구간 동안 상기 인덕터의 타단과 접지 전압 사이를 연결하는 제3 스위치; 및

상기 제3 시구간 동안 상기 인덕터의 일단과 제2 커패시터의 일단 사이를 연결하는 제4 스위치를 포함하며,

상기 제1 커패시터의 일단에서 제1 출력 전압이 출력되고, 상기 제2 커패시터의 일단에서 제2 출력 전압이 출력되며, 상기 제1 및 제2 커패시터의 타단은 접지 전압에 연결되도록 연결되고,

상기 제1 내지 제4 스위치들은 상기 제1 및 제2 출력 전압이 실질적으로 직류 전압으로 나타나도록 고속으로 스위칭할 수 있다.

본 발명의 실시예들에 따르면, 하나의 인덕터를 가진 직류 전압 변환 회로를 가지고, 하나의 입력 전압로부터 서로 다른 레벨을 가진 직류 전압들을 생성할 수 있으며, 특히 다른 극성을 가진 직류 전압들을 생성할 수 있다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하 게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 2는 본 발명의 일 실시예에 따른 단일 인덕터 전압 변환기를 나타내는 회로도이다.

도 2를 참조하면, 단일 인덕터 전압 변환기는 하나의 인덕터(L)와 두 개의 커패시터(C1, C2)를 포함하고, 네 개의 스위치 즉 제1 내지 제4 스위치(S1, S2, S3, S4)를 포함한다.

본질적으로, 본 발명은 제1 시구간에서 상기 인덕터(L)에 입력 전원으로부터 자기 에너지를 공급받아 저장하고, 제2 시구간에서는 상기 인덕터(L)로부터 제1 커패시터(C1)에 에너지를 전달하면서 제1 커패시터(C1) 양단에 나타난 전압을 제1 출력 전압(Vout1)으로서 출력하며, 제3 시구간에서는 상기 인덕터(L)로부터 제2 커패시터(C2)에 에너지를 전달하면서 제2 커패시터(C2)의 양단에 나타난 전압을 제2 출력 전압(Vout2)으로 출력시키고, 제1 내지 제3 시구간을 반복함으로써 두 가지 레벨을 가지는 출력을 동시에 발생시키는 회로 및 그 방법이다.

이때, 제2 시구간 동안에, 제1 시구간에 이어 상기 인덕터(L)에 입력 전원으로부터 에너지를 계속 공급받고 저장하는 경우에는 제1 출력 전압은 입력보다 더 높은 레벨이 될 수 있을 것이고, 반면에 제2 시구간 동안 입력 전원으로부터 상기 인덕터(L)로 에너지 공급이 끊길 경우에는 제1 출력 전압은 입력보다 더 낮은 레벨이 될 수 있다.

나아가, 제1 및 제2 커패시터(C1, C2)의 각각의 일단에서 출력 전압이 출력 되고, 각각의 타단이 접지(GND)에 접속된 경우에는, 제1 출력 전압은 양의 극성을 갖고 제2 출력 전압은 음의 극성을 갖도록 할 수 있다.

더 나아가, 추가적인 커패시터와 스위치들을 이용하고, 추가적인 시구간 동안 상기 인덕터(L)로부터 추가 커패시터로 에너지를 전달하면서 추가된 커패시터의 양단 전압을 추가적인 출력 전압으로 출력시킨다면 세 개 이상의 직류 출력 전압을 얻을 수도 있다.

구체적으로, 도 2의 실시예에서는, 인덕터(L)의 일단은 제1 노드(N1)에 접속되고, 인덕터의 타단은 제2 노드(N2)에 접속된다. 제1 노드(N1)와 입력(Vin) 사이에는 제1 스위치(S1)가 있다. 제2 노드(N1)와 제1 출력(Vout1) 사이에는 제2 스위치(S2)가 있다. 제2 노드(N2)와 접지(GND) 사이에는 제3 스위치(S3)가 있다. 제1 노드(N1)와 제2 출력(Vout2) 사이에 제4 스위치(S4)가 있다. 제1 출력(Vout1)과 접지(GND) 사이에는 제1 커패시터(C1)가 있고, 제2 출력(Vout2)과 접지(GND) 사이에는 제2 커패시터(C2)가 있다.

각각의 스위치들에는 스위치의 온/오프를 제어하는 제어 신호들(ph1, ph2, ph3, ph4)이 인가된다. 이 제어 신호들(ph1 내지 ph4)은 외부에서 제공되며, 크게 세 시구간으로 이루어진 제어 단계들을 반복한다. 이 제어 단계들은 추후에 상세하게 설명된다.

본 발명에 따른 단일 인덕터 전압 변환기는 입력 전압(Vin)을 인가받아, 입력 전압(Vin)의 레벨보다 높아진 전압으로서 바람직하게는 양의 극성을 가진(positive) 제1 전압(Vout1)과, 입력 전압(Vin)의 레벨보다 낮아진 전압으로서 바람직하게는 음의 극성을 가진(negative) 제2 전압(Vout2)을 생성할 수 있다.

도 2의 회로를 간단히 설명하면, 정상 상태에서, 제1 출력(Vout1)은 인덕터(L)의 양단에 걸린 전압에 입력 전압(Vin)이 더해져서 입력 전압(Vin)보다 높은 전압으로, 즉 포지티브 전압으로 출력된다. 제2 출력(Vout2)은 정상 상태에서, 접지 전압보다 제2 커패시터(C2)에 걸리는 전압만큼 낮은 전압으로, 즉 네가티브 전압으로 출력된다. 이렇게 하여 하나의 변환기 회로를 가지고 극성이 서로 다른 두 개의 전압을 동시에 출력시킬 수 있다.

각각의 출력은 인덕터(L)와 커패시터들(C1, C2)에 의해 제공되는 필터링 효과에 따라 적절하게 평활되어 출력될 수 있다. 실시예에 따라서는 각각의 출력(Vout1, Vout2)과 부하 사이에 저주파 통과 필터를 추가함으로써 스위치들의 스위칭에 의해 발생하는 리플을 감소 내지 제거할 수 있다.

도 3은 본 발명의 일 실시예에 따라 도 2의 스위치에 인가하는 제어 신호들을 설명하는 표이다.

도 3과 도 2를 참조하면, 스위치들의 제어는 세 시구간으로 이루어진다. 제1 시구간(phase 1)에서는 제1 스위치(S1)가 온, 제2 스위치(S2)가 오프, 제3 스위치(S3)가 온, 제4 스위치(S4)는 오프로 된다. 이 상태에서, 전류 경로(Path1)는 입력(Vin)에서 인덕터(L)를 거쳐 접지(GND)에 이르는 경로로 형성되며, 전류에 의해 인덕터(L)가 자화된다. 제1 커패시터(C1)에 충전된 전압은 제1 출력(Vout1)으로 출력되고, 제2 커패시터(C2)에 충전된 전압이 제2 출력(Vout2)으로 출력된다.

제2 시구간(phase 2)에서는 제1 스위치(S1)는 온, 제2 스위치(S2)가 온이 되 고, 제3 스위치(S3)는 오프, 제4 스위치(S4)도 오프로 된다. 이 상태에서, 전류 경로(Path2)는 입력(Vin)에서 인덕터(L)와 제1 커패시터(C1)를 거쳐 접지(GND)에 이르는 경로로 형성되며, 인덕터(L)를 자화시키던 전류가 이제는 제1 커패시터(C1)를 흐르면서 제1 커패시터(C1)를 충전시킨다. 동작 초기에는 제1 커패시터(C1)가 아직 충분히 충전되지 않은 상태이기 때문에 제1 출력(Vout1)이 낮게 나타날 수 있지만, 동작 단계들이 충분히 반복되어 정상 상태가 되면 제1 커패시터(C1)의 양단은 입력(Vin)의 전압에 인덕터(L) 양단의 전압이 더해진 값으로 입력(Vin)의 전압보다 크게 나타난다. 한편, 이 시구간에서 제2 출력(Vout2)은 제2 커패시터(C2)에 충전된 전압이다.

제3 시구간(phase 3)에서는 제1 스위치(S1)는 오프, 제2 스위치(S2)도 오프가 되고, 반면에 제3 스위치(S3)는 온, 제4 스위치(S4)도 온이 된다. 이 상태에서, 전류 경로(Path3)는 입력(Vin)과는 단절되고, 자화된 인덕터(L)로부터 제3 스위치(S3), 제2 커패시터(C2) 및 제4 스위치(S4)를 거치는(즉, 시계 방향) 폐 회로로서 구성된다. 인덕터(L)에 축적된 자기장 에너지는 인덕터(L)에서 제3 스위치(S3), 제2 커패시터(C2), 제4 스위치(S4)로 흐르는 전류에 의해 제2 커패시터(C2)의 전기장 에너지로 변환되고, 제2 커패시터(C2)가 충전된다. 이때, 제2 커패시터(C2)에는 전류가 제3 스위치(S3) 쪽에서 공급되기 때문에, 제2 커패시터(C2)의 양 말단 중 제4 스위치(S4)와 접속된 말단 쪽의 전압, 즉 제2 출력(Vout2)이 다른 쪽 전압보다 더 낮으며, 제3 스위치(S3)와 접속된 말단 쪽은 접지(GND) 전압이기 때문에, 제2 출력(Vout2)은 음의 극성을 갖게 된다. 한편, 이 시구간에서 제1 출력(Vout1)은 제1 커패시터(C1)의 전압이다.

상기 제1 시구간 내지 제3 시구간은 고속으로 반복되며, 정상 상태에 이르면 제1 출력(Vout1)은 입력(Vin)보다 높은 전압으로 출력되고, 제2 출력(Vout2)은 입력(Vin)보다 낮고 극성은 네가티브인 전압으로 출력된다.

제1 시구간 내지 제3 시구간의 지속 시간은 어느 크기의 출력을 원하는지에 따라 적절하게 정해질 수 있다. 예를 들어, 제1 출력(Vout1) 또는 제2 출력(Vout2)의 레벨을 높게 얻으려면, 제1 시구간의 지속 시간을 늘리고, 제2 또는 제3 시구간의 지속 시간은 줄여 얻을 수 있을 것이다.

도 4는 본 발명의 일 실시예에 따라 MOSFET을 이용하여 구현한 단일 인덕터 전압 변환기를 나타내는 회로도이다.

도 4를 참조하면, 도 4의 회로는 도 3의 회로와 본질적으로 동일한 구성을 가지며, 다만 도 3의 스위치들(S1 내지 S4)을 각각 PMOS(M1, M2)와 NMOS(M3, M4)로 구현한 것임을 알 수 있다. 실시예에 따라, 스위치는 적절한 다른 형태로도 구현될 수 있다.

도 5는 본 발명의 일 실시예에 따라 도 3의 MOSFET에 인가하는 제어 신호들을 설명하는 파형도이다.

도 4와 도 5를 함께 참조하면, 제1 내지 제4 트랜지스터들(M1 내지 M4)의 제어는 제1 내지 제4 제어 신호들(ph1 내지 ph4)에 의해 세 단계로 이루어진다. 제1 시구간(phase 1)에서는 제1 내지 제4 제어 신호들(ph1, ph2, ph3, ph4)은 각각 로우(low), 하이(high), 하이, 로우의 레벨을 가지고, 제1 내지 제4 트랜지스터들(M1, M2, M3, M4)은 각각 온, 오프, 온, 오프로 된다. 이 상태에서, 전류 경로는 입력(Vin)에서 인덕터(L)를 거쳐 접지(GND)에 이르는 경로로 형성되며, 전류에 의해 인덕터(L)가 자화된다. 제1 커패시터(C1)에 충전된 전압은 제1 출력(Vout1)으로 출력되고, 제2 커패시터(C2)에 충전된 전압이 제2 출력(Vout2)으로 출력된다.

제2 시구간(phase 2)에서는 제1 내지 제4 제어 신호들(ph1, ph2, ph3, ph4)은 각각 로우, 로우, 로우, 로우의 레벨을 가지고, 제1 내지 제4 트랜지스터들(M1, M2, M3, M4)은 각각 온, 온, 오프, 오프로 된다. 이 상태에서, 전류 경로는 입력(Vin)에서 인덕터(L)와 제1 커패시터(C1)를 거쳐 접지(GND)에 이르는 경로로 형성되며, 인덕터(L)를 자화시키던 전류가 이제는 제1 커패시터(C1)를 흐르면서 제1 커패시터(C1)를 충전시킨다. 회로가 정상 상태에 이르면, 제1 커패시터(C1)의 양단은 입력(Vin)의 전압에 인덕터(L) 양단의 전압이 더해진 값으로 입력(Vin)의 전압보다 크게 나타난다. 한편, 이 시구간에서 제2 출력(Vout2)은 제2 커패시터(C2)에 충전된 전압이다.

제3 시구간(phase 3)에서는 제1 내지 제4 제어 신호들(ph1, ph2, ph3, ph4)은 각각 하이, 하이, 하이, 하이의 레벨을 가지고, 제1 내지 제4 트랜지스터들(M1, M2, M3, M4)은 각각 오프, 오프, 온, 온으로 된다. 이 상태에서, 전류 경로는 입력(Vin)과는 단절되고, 자화된 인덕터(L)로부터 제3 스위치(S3), 제2 커패시터(C2) 및 제4 스위치(S4)를 거치는 폐 회로로서 구성된다. 인덕터(L)에 축적된 자기장 에너지는 인덕터(L)에서 제3 스위치(S3), 제2 커패시터(C2), 제4 스위치(S4)로 흐 르는 전류에 의해 제2 커패시터(C2)의 전기장 에너지로 변환되고, 제2 커패시터(C2)가 충전된다. 제2 출력(Vout2)은 접지(GND)보다 낮게 나타나므로 음의 극성을 갖게 된다. 이 시구간에서 제1 출력(Vout1)은 제1 커패시터(C1)의 전압이다.

제1 내지 제4 제어 신호들의 펄스 주기는 제1 내지 제3 시구간의 반복 주기이고, 각 제어 신호들의 듀티(pulse duty)는 어느 크기의 출력을 원하는지에 따라 적절하게 정해질 수 있다. 예를 들어, 제1 출력(Vout1) 및 제2 출력의 레벨을 높게 얻으려면, 제2 및 제3 제어 신호의 듀티를 늘리고, 제1 및 제4 제어 신호의 듀티를 줄여 얻을 수 있을 것이다.

실제 트랜지스터들로 구현할 경우에, 트랜지스터의 스위칭 동작이 순간적으로 일어나지 않기 때문에, 각 시구간의 전환 시점에서 원치 않는 단락 조건이 발생할 수 있다. 예를 들어, 제1 시구간에서 제2 시구간로 전환되는 시점에, 제어 신호의 타이밍에 따라 제2 트랜지스터(M2)와 제3 트랜지스터가 짧은 시간 동안 둘 다 통전 상태에 놓일 수 있다. 이 경우에 제1 트랜지스터(C1)에 충전된 전하가 순간적으로 방전되면서 회로 소자를 파괴하거나, 적어도 원하는 전압이 생성되지 않을 것이다.

따라서, 이를 방지하기 위해, 실시예에 따라, 상기 트랜지스터들은 스위칭 전환 시점에 소정의 데드 타임(dead time)을 갖도록 제어될 수 있다.

예를 들어, 제1 시구간에서 제2 시구간으로 전환 시점에서, 제2 제어 신호가 그 전환 시점보다 소정의 데드 타임만큼 늦게 로우로(즉, 약간 늦게 오프에서 온으로) 전환되거나, 또는 제3 제어 신호가 그 전환 시점보다 소정의 데드 타임만큼 먼저 로우로(좀더 일찍 온에서 오프로) 전환되게 할 수 있다. 또한, 제2 시구간에서 제3 시구간으로 전환 시점에서, 제1 제어 신호 및 제2 제어 신호가 그 전환 시점보다 소정의 데드 타임만큼 먼저 하이로(즉, 좀더 일찍 오프로) 전환되거나, 또는 제3 제어 신호 및 제4 제어 신호가 그 전환 시점보다 소정의 데드 타임만큼 늦게 하이로(즉, 좀더 늦게 온으로) 전환되게 할 수 있다. 나아가, 제3 시구간에서 다시 제1 시구간으로 전환될 시점에서, 제1 제어 신호가 그 전환 시점보다 소정의 데드 타임만큼 늦게 로우로(즉, 약간 늦게 온으로) 전환되거나, 또는 제4 제어 신호가 그 전환 시점보다 소정의 데드 타임만큼 먼저 로우로(좀더 일찍 오프로) 전환되게 할 수 있고, 또한 제3 제어 신호가 전환 시점 전후로 소정의 데드 타임 동안 로우로 되었다가 다시 하이로(즉, 잠깐 동안 오프) 될 수 있다.

이렇게 시구간의 전환 시점에 스위치들에 데드 타임을 줌으로써, 원치 않는 전류 경로가 생기지 않도록 트랜지스터들을 제어할 수 있다.

도 6은 도 4의 회로 및 도 5의 제어 신호 파형으로 예시한 본 발명의 일 실시예에 따른 단일 인덕터 전압 변환기를 시뮬레이션한 결과로서 얻은 출력 파형을 예시한 것이다.

시뮬레이션은, 인덕터가 2.2 uH, 커패시터는 각각 20 uF이고, 입력(Vin)은 5 V, 스위칭 시구간들의 주기는 1 usec의 조건으로 이루어졌다. 제1 시구간은 약 0.5 usec 동안 지속되고, 제2 및 제3 시구간이 각각 약 0.25 usec 동안 이어진다. 데드 타임은 제1 시구간의 끝에서는 제3 제어 신호에, 제2 시구간의 끝에서는 제1 및 제2 제어 신호에, 나아가 제3 시구간의 끝에서는, 제3 및 제4 제어 신호에 주어진다.

이러한 조건 하에서 도 4의 회로가 시뮬레이션되었을 경우에, 제1 출력(Vout1)이 0에서 점차 증가하여 동작을 시작한 지 0.5 msec 내에 약 +6V로 수렴하고, 제2 출력(Vout2)이 0에서 시작하여 점차 낮아져서 0.5 msec 이내에 약 -6V로 수렴하는 것을 볼 수 있다.

이렇게 본 발명의 실시예들은 단일 인덕터를 가진 하나의 회로로써 극성이 서로 다른 두 개의 직류 전압을 출력할 수 있다.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명이 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이와 균등하거나 또는 등가적인 변형 모두는 본 발명 사상의 범주에 속한다 할 것이다.

도 1a 및 도 1b는 각각 벅 스위칭 변환기와 부스트 스위칭 변환기를 예시한 회로도이다.

Claims

인덕터와 제1 및 제2 커패시터 및 다수의 스위치들을 포함하는 직류 전압 변환 회로에 있어서,

상기 제1 커패시터의 일단에 나타난 전압이 제1 출력 전압으로서 출력되고, 상기 제2 커패시터의 일단에 나타난 전압이 제2 출력 전압으로 출력되고,

상기 다수의 스위치들은, 제1 시구간 동안 입력 전원으로부터 상기 인덕터에 에너지를 제공받아 저장하고 제2 시구간 동안 상기 인덕터에 저장된 에너지 중 일부를 상기 제1 커패시터로 전달하며 제3 시구간동안 상기 인덕터에 저장된 에너지 중 일부를 상기 제2 커패시터로 전달하도록 결선되고, 상기 제2 시구간 동안 상기 인덕터가 상기 입력 전원과 연결되도록 스위칭되며, 상기 제1 출력 전압이 실질적으로 상기 입력 전원의 전압에 상기 인덕터의 전압을 더한 값으로 출력되는 것을 특징으로 하는 직류 전압 변환 회로.
삭제
청구항 1에 있어서, 상기 다수의 스위치들은

상기 제3 시구간 동안 상기 인덕터가 상기 입력 전원과 분리되도록 스위칭되 는 것을 특징으로 하는 직류 전압 변환 회로.
청구항 1에 있어서, 상기 제1 및 2 커패시터의 각 타단은 접지 전압에 연결되는 것을 특징으로 하는 직류 전압 변환 회로.
인덕터와 다수의 커패시터들 및 다수의 스위치들을 포함하는 직류 전압 변환 회로에 있어서,

상기 다수의 커패시터들 중 각 커패시터의 일단에 나타난 각각의 전압이 출력 전압들로서 출력되고,

상기 다수의 스위치들은, 서로 중복되지 않는 다수의 시구간들 중 첫 시구간에 입력 전원으로부터 공급되어 상기 인덕터에 저장된 에너지 중 일부를 상기 다수의 시구간들 중 상기 첫 시구간을 제외한 매 시구간 동안마다 상기 다수의 커패시터들 중 한 커패시터에 전달하도록 결선되며, 또한 상기 출력 전압들이 직류 전압으로 나타나도록 고속으로 스위칭하는 것을 특징으로 하는 직류 전압 변환 회로.
청구항 5에 있어서, 상기 다수의 스위치들은,

상기 첫 시구간을 제외한 나머지 시구간들 중 적어도 한 시구간 동안 상기 인덕터가 상기 입력 전원과 연결되도록 스위칭되며, 상기 적어도 한 시구간 동안 에너지를 전달받는 적어도 하나의 커패시터의 일단에서 출력되는 출력 전압은 실질적으로 상기 입력 전원의 전압에 상기 인덕터의 전압을 더한 값으로 출력되는 것을 특징으로 하는 직류 전압 변환 회로.
청구항 5에 있어서, 상기 다수의 커패시터들의 각 타단은 접지 전압에 연결되는 것을 특징으로 하는 직류 전압 변환 회로.
제1 및 제2 시구간 동안 입력 전원과 인덕터의 일단 사이를 연결하는 제1 스위치;

상기 제2 시구간 동안 상기 인덕터의 타단과 제1 커패시터의 일단 사이를 연결하는 제2 스위치;

상기 제1 시구간 및 제3 시구간 동안 상기 인덕터의 타단과 접지 전압 사이를 연결하는 제3 스위치; 및

상기 제3 시구간 동안 상기 인덕터의 일단과 제2 커패시터의 일단 사이를 연결하는 제4 스위치를 포함하며,

상기 제1 커패시터의 일단에서 제1 출력 전압이 출력되고, 상기 제2 커패시터의 일단에서 제2 출력 전압이 출력되며, 상기 제1 및 제2 커패시터의 타단은 접지 전압에 연결되도록 연결되고,

상기 제1 내지 제4 스위치들은 상기 제1 및 제2 출력 전압이 실질적으로 직류 전압으로 나타나도록 고속으로 스위칭하는 것을 특징으로 하는 직류 전압 변환 회로.