JP2009296478A - 増幅回路 - Google Patents

Abstract

【課題】複数の増幅部を並列接続して効率よく動作させることが可能な増幅回路を提供する。
【解決手段】同一構成の増幅部ＡＲ，ＡＬにおいて、対応する内部ノード（例えば、出力段のトランジスタのゲートが接続される内部ノードｐｇ，ｎｇ）間をスイッチ（Ｓ２，Ｓ３）を介して接続できるように構成する。増幅部ＡＲ，ＡＬをステレオ・モードで動作させる時は、スイッチＳ２，Ｓ３をオフに設定する。モノラル・モードで動作させる時は、スイッチＳ２，Ｓ３をオンに設定し、２つの入力端子ＩＮＲ，ＩＮＬを接続してモノラルのオーディオ信号Ａを入力すると共に、２つの出力端子ＯＵＴＲ，ＯＵＴＬを接続してモノラルのオーディオ出力信号を取り出す。
【選択図】図１

Description

本発明は、増幅回路、特に複数の増幅部を並列接続して動作させることが可能な増幅回路に関するものである。

図２は、下記特許文献１に記載された従来のステレオ受信機の構成図である。
このステレオ受信機は、小型のスピーカを内蔵した携帯ラジオ等で、スピーカを使用するときはモノラル出力となり、イヤホンを使用するときはステレオ出力となるように切り替えることができるものである。

このステレオ受信機は、ＦＭ放送電波を受信してステレオコンポジット信号を復調するチューナ（ＴＵＮＥ）１を備え、このチューナ１の出力側にステレオコンポジット信号を右チャネルと左チャネルのオーディオ信号Ｒ，Ｌに分離する復調回路（ＭＰＸ）２が接続されている。オーディオ信号Ｒ，Ｌは、それぞれアンプ３Ｒ，３Ｌに与えられるようになっている。

アンプ３Ｒ，３Ｌは、同じ回路構成で、例えばアンプ３Ｒに示すように、最終段は出力トランジスタＱ１，Ｑ２によるプッシュプル回路となっており、そのコレクタが出力端子ＴＲに接続されている。アンプ３Ｒの出力端子ＴＲは、保護抵抗４Ｒを介してイヤホンジャック５の右チャネルの接点に接続され、アンプ３Ｌの出力端子ＴＬは、保護抵抗４Ｌを介してイヤホンジャック５の左チャネルの接点に接続されている。

アンプ３Ｌの出力端子ＴＬは、更にスピーカ６、スイッチ７ＡおよびコンデンサＣ１を介して共通電位に接続されている。一方、アンプ３Ｒの出力端子ＴＲは、更にスイッチ７Ｂを介してローパスフィルタ８に接続されている。なお、これらのスイッチ７Ａ，７Ｂは、連動してオン・オフされるものである。

ローパスフィルタ８は、スイッチ７Ｂがオンになってアンプ３Ｒの出力端子ＴＲの電位が与えられたときに、チューナ１から出力されて復調回路２に与えられる高域の周波数成分を減衰させるものである。このローパスフィルタ８は、例えば、スイッチ用のトランジスタＱ３、このトランジスタＱ３を通して高周波成分を共通電位に流すキャパシタＣ２、およびバイアス用の抵抗Ｒ１，Ｒ２、キャパシタＣ３で構成されている。

このステレオ受信機においてイヤホンを使用してステレオ放送を受信する場合、スイッチ７Ａ，７Ｂをオフにする。これにより、スピーカ６はアンプ３Ｌから切り離される。また、トランジスタＱ３はオフ状態となってローパスフィルタ８の動作が停止され、チューナ１から出力されるステレオコンポジット信号がそのまま復調回路２に与えられ、右チャネルと左チャネルのオーディオ信号Ｒ，Ｌが生成されて、それぞれアンプ３Ｒ，３Ｌに与えられる。オーディオ信号Ｒ，Ｌは、それぞれアンプ３Ｒ，３Ｌで電力増幅され、保護抵抗４Ｒ，４Ｌを介してイヤホンジャック５に出力される。これにより、イヤホンジャック５にイヤホンを差し込むことにより、ステレオ放送を聴取することができる。

一方、スピーカ６を使用して放送を受信する場合、スイッチ７Ａ，７Ｂをオンにする。これにより、スピーカ６はアンプ３Ｌの出力端子ＴＬに接続される。また、アンプ３Ｒの出力端子ＴＲの電位がローパスフィルタ８に与えられ、トランジスタＱ３がオン状態となり、チューナ１から出力されるステレオコンポジット信号の内の高周波成分が除去されて復調回路２に与えられる。これにより、復調回路２では、モノラル信号と判定して右チャネルと左チャネルのオーディオ信号Ｒ，Ｌの分離を行わずに、オーディオ信号Ｒ，Ｌの和信号（Ｒ＋Ｌ）をアンプ３Ｒ，３Ｌに出力する。これにより、モノラルのオーディオ信号（Ｒ＋Ｌ）がアンプ３Ｌで電力増幅され、スピーカ６から出力される。

特開平６−１１３３９３号公報

しかしながら、前記ステレオ受信機では、スピーカ６を使用してモノラルのオーディオ信号を出力する場合、アンプ３Ｌのみが使用され、アンプ３Ｒはスピーカ６の出力には関係しない。このため、スピーカ６から大きな出力が得られないという課題があった。また、例えばスピーカ６を使用するときに、単にアンプ３Ｒ，３Ｌの入力側と出力側をそれぞれ接続しただけでは、これらのアンプ３Ｒ，３Ｌを構成する素子のばらつきによって出力端子ＴＲ，ＴＬ間に電位差が発生し、アンプ３Ｒ，３Ｌ間に電流が流れる。このため、効率よく２つのアンプを並行動作させることができない。なお、スピーカに対して重負荷駆動用の第３のアンプを設けることも考えられるが、回路規模が大きくなり実用的ではない。

本発明は、軽負荷駆動用の複数の増幅部を並列接続して、重負荷駆動用の増幅器として効率よく動作させることが可能な増幅回路を提供することを目的としている。

本発明の増幅回路は、増幅段と、該増幅段の内部ノードの信号に応じて出力信号を出力する出力段とで構成される増幅部を複数有し、動作モードに応じて前記複数の増幅段の前記内部ノード同士を接続するスイッチ手段とを備えたことを特徴としている。

本発明では、複数の増幅部の増幅段の内部ノード同士を動作モードに応じて接続するスイッチ手段を有している。これにより、出力間に生ずる電位差を低減することが可能になり、例えば、ステレオイヤホン等に対応する軽負荷駆動用の２つの増幅部を並列接続して、モノラルスピーカ等の重負荷駆動用の増幅部として効率よく動作させることができるという効果がある。

この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。

図１は、本発明の実施例１を示す増幅回路の構成図である。図１に示す増幅回路は１つの半導体チップ内に形成されている。

この増幅回路は、例えばステレオ信号を増幅するときは、右チャネルと左チャネルの２系統の電力増幅回路として動作し、モノラル信号を増幅するときは並列に接続されて１つの電力増幅回路として動作するもので、２つの増幅部ＡＲ，ＡＬを備えている。これら２つの増幅部ＡＲ，ＡＬの構成は同じものとしている。

増幅部ＡＲ，ＡＬは、差動型の増幅器で、入力信号の増幅を行う増幅段と増幅段からの信号に応じた出力信号を出力する出力段とで構成される。

まず、増幅段について説明する。相補的な入力信号が与えられる２つの入力ノードｉｎ，ｉｐ、増幅した出力信号が出力される出力ノードｏｔ、及び正負の電源が供給される電源ノードｖｄ，ｖｓに加えて、出力段のトランジスタのゲートが接続される２つの内部ノードｐｇ，ｎｇを有している。

入力ノードｉｎは反転入力信号が与えられるもので、この入力ノードｉｎにＰチャネルＭＯＳトランジスタ(以下、「ＰＭＯＳ」という)１１のゲートが接続されている。また、入力ノードｉｐは非反転入力信号が与えられるもので、この入力ノードｉｐにＰＭＯＳ１２のゲートが接続されている。ＰＭＯＳ１１，１２のソースは、ＰＭＯＳ１３を介して電源ノードｖｄに接続されている。なお、ＰＭＯＳ１３のゲートには、図示しないバイアス回路からバイアス電圧ＶＢＰが与えられている。

ＰＭＯＳ１１，１２のドレインは、カスコード回路１４に接続されると共に、それぞれＮチャネルＭＯＳトランジスタ(以下、「ＮＭＯＳ」という)１５，１６を介して電源ノードｖｓに接続されている。なお、カスコード回路１４は、信号を増幅して出力段のトランジスタにＢ級増幅用の適切なバイアス電圧を重畳して与えるために、トランジスタを縦続接続した回路である。また、ＮＭＯＳ１５，１６のゲートには、図示しないバイアス回路からバイアス電圧ＶＢＮが与えられている。

カスコード回路１４は、更にＰＭＯＳ１７を介して電源ノードｖｄに接続されると共に、ＰＭＯＳ１８を介して電源ノードｖｄに接続されている。また、ＰＭＯＳ１７，１８のゲートは、このＰＭＯＳ１７のドレインに接続されている。

次に、出力段について説明する。増幅部ＡＲ，ＡＬは、プッシュプル回路を構成する出力段のＰＭＯＳ１９とＮＭＯＳ２０を有している。ＰＭＯＳ１９のソースとドレインは、それぞれ電源ノードｖｄと出力ノードｏｔに接続され、ゲートがＰＭＯＳ１８のドレインと内部ノードｐｇに接続されている。また、ＮＭＯＳ２０のソースとドレインは、それぞれ電源ノードｖｐと出力ノードｏｔに接続され、ゲートがＮＭＯＳ１６のドレインと内部ノードｎｇに接続されている。

この増幅回路は、ステレオ信号増幅時には右チャネルのオーディオ信号Ｒが入力され、モノラル信号増幅時にはモノラルのオーディオ信号Ａが入力される入力端子ＩＮＲと、ステレオ信号増幅時に左チャネルのオーディオ信号Ｌが入力される入力端子ＩＮＬを備えている。

入力端子ＩＮＲは、入力用の抵抗ＲＲａを介して増幅部ＡＲの入力ノードｉｎに接続され、この入力ノードｉｎが帰還用の抵抗ＲＲｂを介してこの増幅部ＡＲの出力ノードｏｔに接続されている。また、増幅部ＡＲの出力ノードｏｔは、ステレオ信号増幅時には右チャネルのオーディオ出力信号が出力され、モノラル信号増幅時にはモノラルのオーディオ出力信号が出力される出力端子ＯＵＴＲに接続されている。

入力端子ＩＮＬは、抵抗ＲＬａを介して増幅部ＡＬの入力ノードｉｎに接続され、この入力ノードｉｎが抵抗ＲＬｂを介してこの増幅部ＡＬの出力ノードｏｔに接続されている。また、増幅部ＡＬの出力ノードｏｔは、ステレオ信号増幅時に左チャネルのオーディオ出力信号が出力される出力端子ＯＵＴＬに接続されている。なお、抵抗ＲＲａ，ＲＬａは、同一の抵抗値に設定され、抵抗ＲＲｂ，ＲＬｂも、同一の抵抗値に設定されている。また増幅部ＡＲ，ＡＬの入力ノードｉｐは、共通電位ＧＮＤに接続されている。

更にこの増幅回路は、動作モードを切り替えるための４個のスイッチＳ１〜Ｓ４を備えている。スイッチＳ１は、モノラル動作モード時に入力端子ＩＮＲ，ＩＮＬ間を接続し、ステレオ動作モード時にはこの入力端子ＩＮＲ，ＩＮＬ間を切り離すものである。スイッチＳ２は、モノラル動作モード時に増幅部ＡＲ，ＡＬの内部ノードｐｇ間を接続し、ステレオ動作モード時にはこの内部ノードｐｇ間を切り離すものである。スイッチＳ３は、モノラル動作モード時に増幅部ＡＲ，ＡＬの内部ノードｎｇ間を接続し、ステレオ動作モード時にはこの内部ノードｎｇ間を切り離すものである。スイッチＳ４は、モノラル動作モード時に出力端子ＯＵＴＲ，ＯＵＴＬ間を接続し、ステレオ動作モード時にはこの出力端子ＯＵＴＲ，ＯＵＹＬ間を切り離すものである。なお、これらのスイッチＳ１〜Ｓ４は、トランジスタで構成されるアナログスイッチを使用して制御信号によって一括して切り替えるように構成しても良い。

次に動作を説明する。
ステレオ動作モード時、スイッチＳ１〜Ｓ４はすべてオフ状態に設定され、増幅部ＡＲと増幅部ＡＬは、完全に切り離される。これにより、増幅部ＡＲでは、入力端子ＩＮＲに与えられる右チャネルのオーディオ信号Ｒが電力増幅部され、出力端子ＯＵＴＲから右チャネルのオーディオ出力信号が出力される。また、増幅部ＡＬでは、入力端子ＩＮＬに与えられる右チャネルのオーディオ信号Ｌが電力増幅部され、出力端子ＯＵＴＬから左チャネルのオーディオ出力信号が出力される。

モノラル動作モード時、スイッチＳ１〜Ｓ４はすべてオン状態に設定され、入力端子ＩＮＲ，ＩＮＰはスイッチＳ１によって接続されると共に、増幅部ＡＲと増幅部ＡＬの内部ノードｐｇ，ｎｇ及び出力ノードｏｔはスイッチＳ２〜Ｓ４で相互に接続される。これにより、入力端子ＩＮＲに与えられるモノラルのオーディオ信号Ａが、増幅部ＡＲと増幅部ＡＬでそれぞれ電力増幅され、出力端子ＯＵＴＬからモノラルのオーディオ出力信号が出力される。この時、増幅部ＡＲと増幅部ＡＬを構成する素子のばらつきにより、増幅部ＡＲと増幅部ＡＬの内部ノードｐｇ間と、この増幅部ＡＲと増幅部ＡＬの内部ノードｎｇ間にそれぞれ電位差が生ずるが、それぞれスイッチＳ２，Ｓ３を通して若干の電流が流れることにより、これらの電位差はなくなる。これにより、増幅部ＡＲの出力ノードｏｔと増幅部ＡＬの出力ノードｏｔの間に発生する電位差も低減し、スイッチＳ４でこれらの出力ノードｏｔ間を接続しても、増幅部ＡＲと増幅部ＡＬの間に流れる電流は殆どなくなる。

以上のように、この実施例１の増幅回路は、モノラル動作モード時に、２つの増幅部ＡＲ，ＡＬにおける出力段のトランジスタのゲート（内部ノードｐｇ，ｎｇ）を相互に接続して同電位にするためのスイッチＳ２，Ｓ３を有している。これにより、増幅部ＡＲ，ＡＬの出力信号の電位差が低減し、２つの増幅部ＡＲ，ＡＬを並列接続して効率よく動作させることができるという利点がある。

図３は、本発明の実施例２を示す増幅回路の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。

この増幅回路は、図１の増幅回路において、増幅部ＡＲの入力ノードｉｎと増幅部ＡＬの入力ノードｉｎとの間に、スイッチＳ１〜Ｓ４と同様にオン・オフ制御される第５のスイッチＳ５を設けたものであり、その他の構成は図１と同様である。

この増幅回路におけるステレオ動作モード時の動作は、スイッチＳ５がオフ状態に設定されるので、実施例１と同じである。

一方、モノラル動作モード時には、スイッチＳ５がオン状態に設定されるので、このスイッチＳ５を流れる僅かな電流によって、増幅部ＡＲと増幅部ＡＬの入力ノードｉｎ間の電位差がなくなる。これにより、増幅部ＡＲと増幅部ＡＬの内部ノードｐｇ間と、この増幅部ＡＲと増幅部ＡＬの内部ノードｎｇ間にそれぞれ生ずる電位差は、実施例１に比べて更に減少する。従って、それぞれスイッチＳ２，Ｓ３を通して流れる電流も、実施例１に比べて減少する。

以上のように、この実施例２の増幅回路は、実施例１の増幅回路に対して、モノラル動作モード時に、２つの増幅部ＡＲ，ＡＬにおける入力ノードｉｎを相互に接続して同電位にするためのスイッチＳ５を追加している。これにより、２つの増幅部ＡＲ，ＡＬを並列接続して更に効率よく動作させることができるという利点がある。

なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（ａ） 増幅部ＡＲ，ＡＬの回路構成は、例示したものに限定されない。例えば、増幅部ＡＲ，ＡＬは２つの入力ノードｉｎ，ｉｐを有する差動型の増幅器であるが、単一入力型の増幅器でも同様に適用可能である。
（ｂ） 内部ノードｐｇ，ｎｇの接続位置は、例示したものに限定されない。増幅部ＡＲ，ＡＬの出力信号の電位差低減に効果的な箇所であれば良い。
（ｃ） スイッチＳ１〜Ｓ５を制御信号で制御する場合、この制御信号は手動で設定（例えば、増幅回路が形成された半導体チップをパッケージした後に外部へ露出する外部端子を設け、この外部端子を、各スイッチに対する制御信号を入力するために複数設けて個別に設定したり、各スイッチ共通の制御信号を入力するために１つ設けて一括で設定するなど）しても良いし、例えば受信した放送信号からステレオ放送を示すサブキャリア等を検出して自動で制御するようにしても良い。また、実施例ではスイッチＳ１〜Ｓ５を、他の構成要素と同様に、半導体チップ内に形成することものを例として説明したが、例えば、スイッチＳ２，Ｓ３、さらにはＳ４を半導体チップ内に設け、スイッチＳ１やスイッチＳ４はそれぞれ半導体チップに設けられた入力端子ＩＮＲ，ＩＮＬ、出力端子ＯＵＴＲ，ＯＵＴＬをワイヤや配線で任意に接続できるようにしたり、入力端子ＩＮＲ，ＩＮＬ、出力端子ＯＵＴＲ，ＯＵＴＬに対応する外部端子同士をそれぞれ接続するようにしてもよい。
（ｄ） ステレオとモノラルに使い分けるように２つの増幅部ＡＲ，ＡＬを設けているが、３個以上の同一構成の増幅部を設け、対応する内部ノードを動作モードに応じて接続するように構成することができる。

本発明の実施例１を示す増幅回路の構成図である。 従来のステレオ受信機の構成図である。 本発明の実施例２を示す増幅回路の構成図である。

符号の説明

ＡＬ，ＡＲ 増幅部
ＩＮＬ，ＩＮＲ 入力端子
ＯＵＴＬ，ＯＵＴＲ 出力端子
Ｓ１〜Ｓ５ スイッチ
ｉｎ，ｉｐ 入力ノード
ｎｇ，ｐｇ 内部ノード
ｏｔ 出力ノード
１９ ＰＭＯＳ
２０ ＮＭＯＳ

Claims (6)

1. 増幅段と、該増幅段の内部ノードの信号に応じて出力信号を出力する出力段とで構成される増幅部を複数有し、動作モードに応じて前記複数の増幅段の前記内部ノード同士を接続するスイッチ手段とを備えたことを特徴とする増幅回路。
2. 前記内部ノードは、前記出力段を構成するトランジスタの制御電極に接続されることを特徴とする請求項１記載の増幅回路。
3. 前記増幅回路は、前記複数の増幅部のそれぞれに対して入力信号を入力する複数の入力端子と、前記複数の増幅部のそれぞれからの出力信号を出力する複数の出力端子と、前記動作モードに応じて前記複数の入力端子同士を接続する手段と、前記動作モードに応じて前記複数の出力端子同士を接続する手段と、を設けたことを特徴とする請求項１または請求項２記載の増幅回路。
4. 反転入力ノードと非反転入力ノードに入力される信号のレベル差を増幅して、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタで構成されるプッシュプル型の出力段の出力ノードから電力増幅した信号を出力する第１増幅部と、
   前記第１増幅部と同一構成の第２増幅部と、
   第１入力端子と前記第１増幅部の反転入力ノードの間に接続された第１抵抗と、
   前記第１増幅部の反転入力ノードと該第１増幅部の出力ノードの間に接続された第２抵抗と、
   第２入力端子と前記第２増幅部の反転入力ノードの間に接続された第３抵抗と、
   前記第２増幅部の反転入力ノードと該第２増幅部の出力ノードの間に接続された第４抵抗と、
   前記第１増幅部の出力ノードに接続された第１出力端子と、
   前記第２増幅部の出力ノードに接続された第２出力端子と、
   前記第１増幅部のＰチャネルＭＯＳトランジスタのゲートと前記第２増幅部のＰチャネルＭＯＳトランジスタのゲートの間に接続され、第１動作モードの時はオフ状態となり第２動作モードの時はオン状態となる第１スイッチと、
   前記第１増幅部のＮチャネルＭＯＳトランジスタのゲートと前記第２増幅部のＮチャネルＭＯＳトランジスタのゲートの間に接続され、第１動作モードの時はオフ状態となり第２動作モードの時はオン状態となる第２スイッチとを備え、
   前記第１及び第２増幅部の非反転入力ノードを共通電位に接続したことを特徴とする増幅回路。
5. 前記第１入力端子と前記第２入力端子の間に接続され、第１動作モードの時はオフ状態となり第２動作モードの時はオン状態となる第３スイッチと、
   前記第１出力端子と前記第２出力端子の間に接続され、第１動作モードの時はオフ状態となり第２動作モードの時はオン状態となる第４スイッチと、
   を設けたことを特徴とする請求項４記載の増幅回路。
6. 前記第１増幅部の反転入力ノードと前記１増幅部の反転入力ノードの間に接続され、第１動作モードの時はオフ状態となり第２動作モードの時はオン状態となる第５スイッチを設けたことを特徴とする請求項４または請求項５記載の増幅回路。

Images