JP2009253524A - 出力バッファー回路 - Google Patents
出力バッファー回路 Download PDFInfo
- Publication number
- JP2009253524A JP2009253524A JP2008097162A JP2008097162A JP2009253524A JP 2009253524 A JP2009253524 A JP 2009253524A JP 2008097162 A JP2008097162 A JP 2008097162A JP 2008097162 A JP2008097162 A JP 2008097162A JP 2009253524 A JP2009253524 A JP 2009253524A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input path
- output buffer
- input
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】第一駆動信号LINを伝達する第一入力経路4a、第二駆動信号RINを伝達する第二入力経路4b、第一入力経路4aと対応する第一出力バッファー6a及び第二入力経路4bと対応する第二出力バッファー6bを備える出力バッファー回路1において、入力経路切り替え手段8が、ステレオモード及びモノラルモードのうち、モノラルモードでは、第一入力経路4aと第一出力バッファー6a及び第二出力バッファー6bとを電気的に接続させ、出力経路切り替え手段10が、第一出力バッファー6a及び第二出力バッファー6bと、第一入力経路4a及び第一出力バッファー6aと対応する第一負荷2aとを、電気的に接続させる。
【選択図】図4
Description
出力バッファー回路のドライブ能力を増加させる方法としては、例えば、出力バッファー回路が備える出力バッファーの面積・体積・部品点数を増加させることにより、出力バッファー回路の出力インピーダンスを低インピーダンス化する方法がある。この場合、出力インピーダンスを低インピーダンス化した分に応じて、出力バッファー回路の出力電圧が増加するため、出力バッファー回路の最大出力電流が増加することとなる。
これらの方法は、出力バッファー回路の構成を、通常使用する出力バッファーに加え、制御信号によって選択・加算が可能な複数の出力バッファーを備える構成とする。そして、必要に応じて、通常使用する出力バッファーに加え、複数の出力バッファーを、制御信号により必要に応じて選択・加算する。これにより、出力バッファー回路のドライブ能力を可変させるものである。
したがって、ドライブ能力の増加と出力バッファーの面積・体積・部品点数との間において、トレードオフの関係が発生することとなる。特に、出力バッファー回路に要求される負荷が大きい場合には、基板上に配置するその他の回路素子と比較して、出力バッファーの面積が占める割合が大きくなるため、上述したトレードオフの関係が、より顕著に表れる。これは、ドライブ能力を増加させる要求に対して、出力バッファーの面積を増加させる場合、出力バッファー回路に要求される負荷の増加に応じて、出力バッファーの面積を増加させる必要があるためである。
本発明は、上記のような問題点に着目してなされたもので、出力バッファーの面積・体積・部品点数の増加を抑制するとともに、出力バッファー回路のドライブ能力を向上させることが可能な出力バッファー回路を提供することを課題とする。
前記入力経路の一つと当該入力経路に対応する前記出力バッファーとを電気的に接続させる第一入力経路接続モードと、前記入力経路の一つと当該入力経路に対応する前記出力バッファーを含む複数の出力バッファーとを電気的に接続させる第二入力経路接続モードと、を切り替える入力経路切り替え手段を備えることを特徴とするものである。
本発明によると、入力経路の一つと、当該入力経路に対応する出力バッファーを含む複数の出力バッファーとを電気的に接続させることにより、入力経路の一つが伝達する一種類の駆動信号を、複数の出力バッファーで増幅させることが可能となる。
前記出力経路切り替え手段は、前記入力経路切り替え手段が前記第一入力経路接続モードである場合に、前記出力バッファーと当該出力バッファーに対応する前記負荷とを電気的に接続させ、且つ前記入力経路切り替え手段が前記第二入力経路接続モードである場合に、当該第二入力経路接続モードにおいて前記入力経路の一つである複列接続入力経路と電気的に接続させた前記複数の出力バッファーと、前記複列接続入力経路に対応する前記負荷とを電気的に接続させることを特徴とするものである。
本発明によると、入力経路の一つと電気的に接続させた複数の出力バッファーと、入力経路の一つである複列接続入力経路に対応する負荷とを電気的に接続させることにより、複数の出力バッファーで増幅させた駆動信号を、複列接続入力経路に対応する負荷へ出力することが可能となる。
前記複数の出力バッファーは、前記第一入力経路と対応する第一出力バッファーと、前記第二入力経路と対応する第二出力バッファーと、を含み、
前記複数の負荷は、前記第一入力経路及び第一出力バッファーと対応する第一負荷と、前記第二入力経路及び第二出力バッファーと対応する第二負荷と、を含み、
前記入力経路切り替え手段は、前記第一入力経路接続モードにおいて、前記第一入力経路及び前記第一出力バッファー、前記第二入力経路及び前記第二出力バッファーをそれぞれ電気的に接続させ、且つ前記第二入力経路接続モードにおいて、前記第一入力経路と前記第一出力バッファー及び前記第二出力バッファーとを電気的に接続させ、
前記出力経路切り替え手段は、前記入力経路切り替え手段が前記第一入力経路接続モードである場合に、前記第一出力バッファー及び前記第一負荷、前記第二出力バッファー及び前記第二負荷をそれぞれ電気的に接続させ、且つ前記入力経路切り替え手段が前記第二入力経路接続モードである場合に、前記第一出力バッファー及び前記第二出力バッファーと前記第一負荷とを電気的に接続させることを特徴とするものである。
本発明によると、第一負荷及び第二負荷のうち、第一負荷のみを駆動させる場合に、第一出力バッファー及び第二出力バッファーにより増幅させた第一駆動信号によって、第一負荷を駆動させることが可能となる。
前記複数の出力バッファーは、前記第三入力経路と対応する第三出力バッファーと、前記第四入力経路と対応する第四出力バッファーと、をさらに含み、
前記入力経路切り替え手段は、前記第一入力経路接続モードにおいて、さらに、前記第三入力経路及び前記第三出力バッファー、前記第四入力経路及び前記第四出力バッファーをそれぞれ電気的に接続させ、且つ前記第二入力経路接続モードにおいて、さらに、前記第三入力経路と前記第三出力バッファー及び前記第四出力バッファーとを電気的に接続させ、
前記出力経路切り替え手段は、前記入力経路切り替え手段が前記第一入力経路接続モードである場合に、さらに、前記第三出力バッファー及び前記第一負荷、前記第四出力バッファー及び前記第二負荷をそれぞれ電気的に接続させ、且つ前記入力経路切り替え手段が前記第二入力経路接続モードである場合に、さらに、前記第三出力バッファー及び前記第四出力バッファーと前記第一負荷とを電気的に接続させることを特徴とするものである。
本発明によると、第一負荷及び第二負荷のうち、第一負荷のみを駆動させる場合に、第一出力バッファー及び第二出力バッファーにより増幅させた第一駆動信号に加え、第三出力バッファー及び第四出力バッファーにより増幅させた第三駆動信号によって、第一負荷を駆動させることが可能となる。
前記入力経路切り替え手段は、前記第一入力経路接続モードにおいて、同一の前記出力バッファーが備える前記制御部と前記出力部とを電気的に接続させ、且つ前記第二入力経路接続モードにおいて、前記制御部の一つと当該制御部に対応する前記出力部を含む複数の出力部とを電気的に接続させることを特徴とするものである。
本発明によると、制御部の一つと、当該制御部に対応する出力部を含む複数の出力部とを電気的に接続させることにより、制御部の一つが伝達する一種類の駆動信号を、複数の出力部で増幅させることが可能となる。
(第一実施形態)
まず、本発明の第一実施形態について、図面を参照しつつ説明する。
(構成)
まず、図1及び図2を参照して、本実施形態の構成を説明する。
図1及び図2は、本実施形態の出力バッファー回路1の構成を示す図である。
図1及び図2中に示すように、出力バッファー回路1は、ステレオスピーカーの再生回路であり、BTL(Balanced Transformaer−Less)接続により、図外の入力機器(マイクロフォン等)からの入力信号に応じて、第一負荷2a及び第二負荷2bを駆動させる回路である。なお、本実施形態では、第一負荷2a及び第二負荷2bを、スピーカーとした場合について説明する。また、第一負荷2a及び第二負荷2bのうち、第一負荷2aを、Lch(左チャンネル)のスピーカーとし、第二負荷2bを、Rch(右チャンネル)のスピーカーとした場合について説明する。
一般的に、信号の最大振幅は、それぞれ、出力バッファー回路1の電源電圧による制限を受ける。しかしながら、BTL接続により第一負荷2a及び第二負荷2bから音声を出力した場合は、プラスマイナスの平衡信号で第一負荷2a及び第二負荷2bを駆動するため、第一負荷2a及び第二負荷2bの端部で約2倍の最大振幅を得ることが可能となるという利点がある。また、第一負荷2a及び第二負荷2bの端部に至るまでの経路上で平衡信号に乗る同相ノイズは、第一負荷2a及び第二負荷2bの端部における差動信号に影響を与えないという利点もある。
出力バッファー回路1は、四系統の入力経路4a〜4dと、四個の出力バッファー6a〜6dと、入力経路切り替え手段8と、出力経路切り替え手段10とを備えている。
四系統の入力経路4a〜4dは、それぞれ、入力機器から入力された駆動信号を伝達する。なお、図中及び以下の説明では、入力経路4aを、「第一入力経路4a」、入力経路4bを、「第二入力経路4b」、入力経路4cを、「第三入力経路4c」、入力経路4dを、「第四入力経路4d」と記載して説明する。
四つの外部出力端子12a〜12dは、それぞれ、四個の出力バッファー6a〜6dと一対一に対応させて設けてある。なお、図中及び以下の説明では、外部出力端子12aを、「第一外部出力端子12a」、外部出力端子12bを、「第二外部出力端子12b」、外部出力端子12cを、「第三外部出力端子12c」、外部出力端子12dを、「第四外部出力端子12d」と記載して説明する。
また、第一外部出力端子12aは、第一負荷2aの正(+)極側と電気的に接続しており、第三外部出力端子12cは、第一負荷2aの負(−)極側と電気的に接続している。
ここで、第一負荷2aは、第一入力経路4a及び第一出力バッファー6aと、第三入力経路4c及び第三出力バッファー6cに対応している。また、第二負荷2bは、第二入力経路4b及び第二出力バッファー6bと、第四入力経路4d及び第四出力バッファー6dに対応している。
第一入力経路切り替え手段8aは、図外のモード切り替え部から入力される切り替え制御信号に応じて、第一入力経路4a及び第二入力経路4bと第二出力バッファー6bとの電気的な接続状態を、第一入力経路接続モードまたは第二入力経路接続モードに切り替える。
第二入力経路切り替え手段8bは、第一入力経路切り替え手段8aと同様、モード切り替え部から入力される切り替え制御信号に応じて、第三入力経路4c及び第四入力経路4dと第四出力バッファー6dとの電気的な接続状態を、第一入力経路接続モードまたは第二入力経路接続モードに切り替える。
具体的には、第一入力経路接続モードでは、第四入力経路4d及び第四出力バッファー6dを電気的に接続させ、第二入力経路接続モードでは、第三入力経路4c及び第四出力バッファー6dを電気的に接続させる。
出力経路切り替え手段10は、第一出力経路切り替え手段10aと、第二出力経路切り替え手段10bとを備えている。第一出力経路切り替え手段10a及び第二出力経路切り替え手段10bは、第一入力経路切り替え手段8a及び第二入力経路切り替え手段8bと同様、例えば、スイッチング素子により形成する。
具体的には、第一入力経路切り替え手段8aが第一入力経路接続モードである場合に、第二出力バッファー6b及び第二負荷2bを電気的に接続させ、第一入力経路切り替え手段8aが第二入力経路接続モードである場合に、第二出力バッファー6b及び第一負荷2aを電気的に接続させる。
具体的には、第二入力経路切り替え手段8bが第一入力経路接続モードである場合に、第四出力バッファー6d及び第二負荷2bを電気的に接続させ、第二入力経路切り替え手段8bが第二入力経路接続モードである場合に、第四出力バッファー6d及び第一負荷2aを電気的に接続させる。
次に、図1及び図2を参照しつつ、上記の構成を備えた出力バッファー回路1の動作について説明する。
まず、図1を参照して、ステレオモードとモノラルモードに共通する出力バッファー回路1の動作について説明する。
ステレオモード及びモノラルモードでは、第一入力経路4aが伝達する第一駆動信号を、第一出力バッファー6aへ入力するとともに、第三入力経路4cが伝達する第三駆動信号を、第三出力バッファー6cへ入力する。
次に、第一出力バッファー6aが増幅した第一駆動信号を、第一外部出力端子12aを介して第一負荷2aの正極側へ出力するとともに、第三出力バッファー6cが増幅した第三駆動信号を、第三外部出力端子12cを介して第一負荷2a負極側へ出力する。
以上により、ステレオモード及びモノラルモードでは、共に、第一駆動信号及び第三駆動信号を、それぞれ、第一出力バッファー6a及び第三出力バッファー6cで増幅し、第一負荷2aへ平衡出力する。
ステレオモードでは、モード切り替え部が、第一入力経路切り替え手段8a、第二入力経路切り替え手段8b、第一出力経路切り替え手段10a及び第二出力経路切り替え手段10bへ、第一切り替え制御信号を出力する。
第一切り替え制御信号の入力を受けた第一入力経路切り替え手段8aは、第二入力経路4b及び第二出力バッファー6bを電気的に接続させる。これにより、第二入力経路4bが伝達する第二駆動信号を、第二出力バッファー6bへ入力する。そして、第二出力バッファー6bは、入力された第二駆動信号を増幅する。
一方、第一切り替え制御信号の入力を受けた第一出力経路切り替え手段10aは、第二出力バッファー6b及び第二負荷2bを電気的に接続させる。これにより、第二出力バッファー6bが増幅した第二駆動信号を、第二外部出力端子12bを介して第二負荷2bの正極側へ出力する。
また、第一切り替え制御信号の入力を受けた第二出力経路切り替え手段10bは、第四出力バッファー6d及び第二負荷2bを電気的に接続させる。これにより、第四出力バッファー6dが増幅した第四駆動信号を、第四外部出力端子12dを介して第二負荷2bの負極側へ出力する。
したがって、ステレオモードでは、第一負荷2aに対し、一個の出力バッファー6が増幅した第一駆動信号及び第三駆動信号を平衡出力するとともに、第二負荷2bに対し、一個の出力バッファー6が増幅した第二駆動信号及び第四駆動信号を、平衡出力する。
モノラルモードでは、モード切り替え部が、第一入力経路切り替え手段8a、第二入力経路切り替え手段8b、第一出力経路切り替え手段10a及び第二出力経路切り替え手段10bへ、第二切り替え制御信号を出力する。
第二切り替え制御信号の入力を受けた第一入力経路切り替え手段8aは、第一入力経路4a及び第二出力バッファー6bを電気的に接続させる。これにより、第一入力経路4aが伝達する第一駆動信号を、第二出力バッファー6bへ入力する。そして、第二出力バッファー6bは、入力された第一駆動信号を増幅する。
一方、第二切り替え制御信号の入力を受けた第一出力経路切り替え手段10aは、第二出力バッファー6b及び第一負荷2aを電気的に接続させる。これにより、第二出力バッファー6bが増幅した第一駆動信号を、第二外部出力端子12bを介して第一負荷2aの正極側へ出力する。
以上により、モノラルモードでは、増幅した第一駆動信号及び第三駆動信号を第一負荷2aへ平衡出力する。これに加え、第一駆動信号及び第三駆動信号を、それぞれ、第二出力バッファー6b及び第四出力バッファー6dで増幅し、第一負荷2aへ平衡出力する。
これにより、モノラルモードでは、第一負荷2a、すなわち、Lchが再生する音声の出力が、ステレオモードと比較して、第二出力バッファー6bが増幅した第一駆動信号、及び第四出力バッファー6dが増幅した第三駆動信号に応じて増加する。
したがって、本実施形態の出力バッファー回路1では、モノラルモードにおいて、第一入力経路切り替え手段8aが、第一入力経路4aと第一出力バッファー6a及び第二出力バッファー6bとを電気的に接続させる。これに加え、第二入力経路切り替え手段8bが、第三入力経路4cと第三出力バッファー6c及び第四出力バッファー6dとを電気的に接続させる。
これにより、モノラルモードにおいて、対応する第二駆動信号の入力を受けない第二出力バッファー6bを用いて、第一駆動信号を増幅させることが可能となる。これに加え、対応する第四駆動信号の入力を受けない第四出力バッファー6dを用いて、第三駆動信号を増幅させることが可能となる。
また、本実施形態の出力バッファー回路1では、モノラルモードにおいて、第一出力経路切り替え手段10aが、第一出力バッファー6a及び第二出力バッファー6bと第一負荷2aの正極側とを電気的に接続させる。これに加え、第二出力経路切り替え手段10bが、第三出力バッファー6c及び第四出力バッファー6dと第一負荷2aの負極側とを電気的に接続させる。
その結果、第一負荷2aが再生する音声の出力を、ステレオモードと比較して、第二出力バッファー6bが増幅した第一駆動信号、及び第四出力バッファー6dが増幅した第三駆動信号に応じて増加させることが可能となる。
その結果、第一負荷2aに対し、共に増幅させた第一駆動信号及び第三駆動信号を、平行出力することが可能となるため、BTL接続の利点を、効率的に発揮することが可能となる。
なお、本実施形態の出力バッファー回路1では、出力バッファー回路1の構成を、入力機器と第一負荷2a及び第二負荷2b、すなわち、入力機器と二つの負荷2とを接続する回路としたが、これに限定するものではない。すなわち、出力バッファー回路1の構成を、入力機器と三つ以上の負荷2とを接続する構成としてもよい。同様に、出力バッファー回路1の構成を、五系統以上の入力経路4と、これらの入力経路4と一対一に対応して設けた五個以上の出力バッファー6を備える構成としてもよい。この場合、入力経路切り替え手段8は、上述したモノラルモードに相等する第二入力経路接続モードにおいて、入力経路4の一つと、この入力経路4に対応する出力バッファー6を含む複数の出力バッファー6とを、電気的に接続させる。また、出力経路切り替え手段10は、入力経路切り替え手段8が第二入力経路接続モードである場合に、入力経路切り替え手段8が入力経路4の一つと電気的に接続させた複数の出力バッファー6と、入力経路4の一つに対応する負荷2とを電気的に接続させる。
また、本実施形態の出力バッファー回路1では、入力経路切り替え手段8の構成を、第一入力経路切り替え手段8aと、第二入力経路切り替え手段8bとを備える構成としたが、これに限定するものではない。すなわち、例えば、入力経路切り替え手段8の構成を、一つのスイッチング素子により形成した構成としてもよい。出力経路切り替え手段10の構成に関しても、同様である。
次に、本発明の第二実施形態について、図面を参照しつつ説明する。
(構成)
まず、図3及び図4を参照して、本実施形態の構成を説明する。なお、上述した第一実施形態のものと同様の構成については、詳細な説明を省略する。
図3及び図4は、本実施形態の出力バッファー回路1の構成を示す図である。なお、図3は、ステレオモードにおける出力バッファー回路1の状態を示す図であり、図4は、モノラルモードにおける出力バッファー回路1の状態を示す図である。
図3及び図4中に示すように、本実施形態の出力バッファー回路1は、二系統の入力経路4a,4bと、二個の出力バッファー6a,6bと、入力経路切り替え手段8と、出力経路切り替え手段10とを備えている。
第一入力経路4aは、第一負荷2aを駆動させるための第一駆動信号(図中では、「LIN信号」と記載する)を伝達し、第二入力経路4bは、第二負荷2bを駆動させるための第二駆動信号(図中では、「RIN信号」と記載する)を伝達する。
二つの外部出力端子12a,12bは、それぞれ、二個の出力バッファー6a,6bと一対一に対応させて設けてある。なお、図中及び以下の説明では、外部出力端子12aを、「第一外部出力端子12a」、外部出力端子12bを、「第二外部出力端子12b」と記載して説明する。
ここで、第一負荷2aは、第一入力経路4a及び第一出力バッファー6aに対応している。また、第二負荷2bは、第二入力経路4b及び第二出力バッファー6bに対応している。
具体的には、第一入力経路接続モードでは、第二入力経路4b及び第二出力バッファー6bを電気的に接続させ、第二入力経路接続モードでは、第一入力経路4a及び第二出力バッファー6bを電気的に接続させる。
具体的には、入力経路切り替え手段8が第一入力経路接続モードである場合に、第二出力バッファー6b及び第二負荷2bを電気的に接続させ、入力経路切り替え手段8が第二入力経路接続モードである場合に、第二出力バッファー6b及び第一負荷2aを電気的に接続させる。
その他の構成は、上述した第一実施形態と同様である。
次に、図3及び図4を参照しつつ、上記の構成を備えた出力バッファー回路1の動作について説明する。なお、以下の説明では、上述した第一実施形態と異なる点を中心に記載する。
まず、図3を参照して、ステレオモードとモノラルモードに共通する出力バッファー回路1の動作について説明する。
ステレオモード及びモノラルモードでは、第一入力経路4aが伝達する第一駆動信号を、第一出力バッファー6aへ入力して、第一出力バッファー6aにより、入力された第一駆動信号を増幅する。
そして、第一出力バッファー6aが増幅した第一駆動信号を、第一外部出力端子12aを介して第一負荷2aへ出力する。
以上により、ステレオモード及びモノラルモードでは、共に、第一駆動信号を第一出力バッファー6aで増幅し、第一負荷2aへ出力する。
ステレオモードでは、モード切り替え部が、入力経路切り替え手段8及び出力経路切り替え手段10へ、第一切り替え制御信号を出力する。
第一切り替え制御信号の入力を受けた入力経路切り替え手段8は、第二入力経路4b及び第二出力バッファー6bを電気的に接続させる。これにより、第二入力経路4bが伝達する第二駆動信号を、第二出力バッファー6bへ入力する。そして、第二出力バッファー6bは、入力された第二駆動信号を増幅する。
以上により、ステレオモードでは、増幅した第一駆動信号を第一負荷2aへ出力するとともに、第二駆動信号を第二出力バッファー6bで増幅して、第二負荷2bへ出力する。
したがって、ステレオモードでは、第一負荷2aに対し、第一出力バッファー6a、すなわち、一個の出力バッファー6が増幅した第一駆動信号を出力する。また、第二負荷2bに対し、第二出力バッファー6b、すなわち、一個の出力バッファー6が増幅した第二駆動信号を出力する。
モノラルモードでは、モード切り替え部が、入力経路切り替え手段8及び出力経路切り替え手段10へ、第二切り替え制御信号を出力する。
第二切り替え制御信号の入力を受けた入力経路切り替え手段8は、第一入力経路4a及び第二出力バッファー6bを電気的に接続させる。これにより、第一入力経路4aが伝達する第一駆動信号を、第二出力バッファー6bへ入力する。そして、第二出力バッファー6bは、入力された第一駆動信号を増幅する。
以上により、モノラルモードでは、増幅した第一駆動信号を第一負荷2aへ出力する。これに加え、第一駆動信号を第二出力バッファー6bで増幅し、第一負荷2aへ出力する。
これにより、モノラルモードでは、第一負荷2a、すなわち、Lchが再生する音声の出力が、ステレオモードと比較して、第二出力バッファー6bが増幅した第一駆動信号に応じて増加する。
その他の動作は、上述した第一実施形態と同様である。
したがって、本実施形態の出力バッファー回路1では、モノラルモードにおいて、入力経路切り替え手段8が、第一入力経路4aと第一出力バッファー6a及び第二出力バッファー6bとを電気的に接続させる。
このため、第一入力経路4aが伝達する第一駆動信号を、第一出力バッファー6a及び第二出力バッファー6bで増幅させることが可能となり、モノラルモードにおいて、対応する第二駆動信号の入力を受けない第二出力バッファー6bを用いて、第一駆動信号を増幅させることが可能となる。
その結果、出力バッファー6の面積・体積・部品点数の増加を抑制するとともに、出力バッファー回路1のドライブ能力を向上させることが可能となる。
このため、第一出力バッファー6aにより増幅させた第一駆動信号に加え、第二出力バッファー6bにより増幅させた第一駆動信号によって、第一負荷2aを駆動させることが可能となる。
その結果、第一負荷2aが再生する音声の出力を、ステレオモードと比較して、第二出力バッファー6bが増幅した第一駆動信号に応じて増加させることが可能となる。
次に、本発明の第三実施形態について、図面を参照しつつ説明する。
(構成)
まず、図5及び図6を参照して、本実施形態の構成を説明する。なお、上述した第一実施形態のものと同様の構成については、詳細な説明を省略する。
図5及び図6は、本実施形態の出力バッファー回路1の構成を示す図である。なお、図5は、ステレオモードにおける出力バッファー回路1の状態を示す図であり、図6は、モノラルモードにおける出力バッファー回路1の状態を示す図である。
図5及び図6中に示すように、本実施形態の出力バッファー回路1は、二系統の入力経路4a,4bと、二個の出力バッファー6a,6bと、入力経路切り替え手段8と、出力経路切り替え手段10とを備えている。
二個の出力バッファー6a,6bは、それぞれ、二系統の入力経路4a,4bと一対一に対応させて設けてあり、入力された駆動信号を増幅して、二つの外部出力端子12a,12bから出力する。なお、図中及び以下の説明では、出力バッファー6aを、「第一出力バッファー6a」、出力バッファー6bを、「第二出力バッファー6b」と記載して説明する。
第一制御部16aは、例えば、Nチャンネル型トランジスタ及びPチャンネル型トランジスタを備えた正転増幅器である。また、第一制御部16aは、第一入力抵抗20aを介して、第一入力経路4aと電気的に接続している。これにより、第一制御部16aは、第一駆動信号が第一入力抵抗20aを通過して生成した第一基準駆動信号LNINと、第一基準電圧信号LPINの入力を受ける。
第二出力バッファー6bは、第二入力経路4bと対応しており、第二制御部16bと、第二制御部16bと一対一に対応する第二出力部18bとを備えている。
入力経路切り替え手段8は、第一入力経路切り替え手段8aと、第二入力経路切り替え手段8bとを備えている。第一入力経路切り替え手段8a及び第二入力経路切り替え手段8bは、例えば、スイッチング素子により形成する。
具体的には、第一入力経路接続モードでは、第二制御部16b及び第二Pチャンネル型トランジスタ22bを電気的に接続させ、第二入力経路接続モードでは、第一制御部16a及び第二Pチャンネル型トランジスタ22bを電気的に接続させる。
具体的には、第一入力経路接続モードでは、第二制御部16b及び第二Nチャンネル型トランジスタ24bを電気的に接続させ、第二入力経路接続モードでは、第一制御部16a及び第二Nチャンネル型トランジスタ24bを電気的に接続させる。
したがって、入力経路切り替え手段8は、第一入力経路接続モードでは、同一の出力バッファー6が備える制御部16と出力部18とを、それぞれ電気的に接続させる。また、第二入力経路接続モードでは、制御部16の一つと、この制御部16に対応する出力部18を含む複数の出力部18とを、電気的に接続させる。
また、帰還経路切り替え手段28は、入力経路切り替え手段8の状態に応じて、第二出力部18bの出力側及び第二制御部16bの入力側の電気的な接続状態を切り替える。
具体的には、入力経路切り替え手段8が第一入力経路接続モードである場合に、第二出力部18bの出力側及び第二制御部16bの入力側を電気的に接続させる。一方、入力経路切り替え手段8が第二入力経路接続モードである場合に、第二出力部18bの出力側及び第二制御部16bの入力側の電気的な接続を遮断する。
第一外部出力端子12aは、第一出力部18aと対応し、第一負荷2aと電気的に接続している。第二外部出力端子12bは、第二出力部18bと対応し、出力経路切り替え手段10を介して、第一負荷2aまたは第二負荷2bと電気的に接続している。
具体的には、入力経路切り替え手段8が第一入力経路接続モードである場合に、第二出力部18b及び第二負荷2bを電気的に接続させ、入力経路切り替え手段8が第二入力経路接続モードである場合に、第二出力部18b及び第一負荷2aを電気的に接続させる。
その他の構成は、上述した第一実施形態と同様である。
次に、図5及び図6を参照しつつ、上記の構成を備えた出力バッファー回路1の動作について説明する。なお、以下の説明では、上述した第一実施形態と異なる点を中心に記載する。
まず、図5を参照して、ステレオモードとモノラルモードに共通する出力バッファー回路1の動作について説明する。
ステレオモード及びモノラルモードでは、第一制御部16aから、第一N側制御信号VN_L及び第一P側制御信号VP_Lを、第一出力部18aへ入力して、第一出力部18aにより、入力された第一N側制御信号VN_L及び第一P側制御信号VP_Lを増幅する。
以上により、ステレオモード及びモノラルモードでは、共に、第一N側制御信号VN_L及び第一P側制御信号VP_Lを第一出力部18aで増幅し、第一負荷2aへ出力する。
ステレオモードでは、モード切り替え部が、第一入力経路切り替え手段8a、第二入力経路切り替え手段8b、帰還経路切り替え手段28及び出力経路切り替え手段10へ、第一切り替え制御信号を出力する。
第一切り替え制御信号の入力を受けた第一入力経路切り替え手段8aは、第二制御部16b及び第二Pチャンネル型トランジスタ22bを電気的に接続させる。
また、第一切り替え制御信号の入力を受けた第二入力経路切り替え手段8bは、第二制御部16b及び第二Nチャンネル型トランジスタ24bを電気的に接続させる。
以上により、ステレオモードでは、増幅した第一N側制御信号VN_L及び第一P側制御信号VP_Lを第一負荷2aへ出力するとともに、第二N側制御信号VN_R及び第二P側制御信号VP_Rを第二出力部18bで増幅して、第二負荷2bへ出力する。
したがって、ステレオモードでは、第一負荷2aに対し、第一出力部18a、すなわち、一個の出力部18が増幅した第一N側制御信号VN_L及び第一P側制御信号VP_Lを出力する。また、第二負荷2bに対し、第二出力部18b、すなわち、一個の出力部18が増幅した第二N側制御信号VN_R及び第二P側制御信号VP_Rを出力する。
モノラルモードでは、モード切り替え部が、第一入力経路切り替え手段8a、第二入力経路切り替え手段8b、帰還経路切り替え手段28及び出力経路切り替え手段10へ、第二切り替え制御信号を出力する。
第二切り替え制御信号の入力を受けた第一入力経路切り替え手段8aは、第一制御部16a及び第二Pチャンネル型トランジスタ22bを電気的に接続させる。
また、第二切り替え制御信号の入力を受けた第二入力経路切り替え手段8bは、第一制御部16a及び第二Nチャンネル型トランジスタ24bを電気的に接続させる。
以上により、モノラルモードでは、第一出力部18aが増幅した第一N側制御信号VN_L及び第一P側制御信号VP_Lを、第一負荷2aへ出力する。これに加え、第一N側制御信号VN_L及び第一P側制御信号VP_Lを第二出力部18bで増幅し、第一負荷2aへ出力する。
これにより、モノラルモードでは、第一負荷2a、すなわち、Lchが再生する音声の出力が、ステレオモードと比較して、第二出力部18bが増幅した第一N側制御信号VN_L及び第一P側制御信号VP_Lに応じて増加する。
その他の処理は、上述した第一実施形態と同様である。
したがって、本実施形態の出力バッファー回路1では、モノラルモードにおいて、入力経路切り替え手段8が、第一制御部16aと第一出力部18a及び第二出力部18bとを電気的に接続させる。また、帰還経路切り替え手段28が、第二出力部18bの出力側及び第二制御部16bの入力側の電気的な接続を遮断する。
このため、第一制御部16aが出力する第一N側制御信号VN_L及び第一P側制御信号VP_Lを、第一出力部18a及び第二出力部18bで増幅させることが可能となる。これにより、モノラルモードにおいて、対応する第二出力部18bから制御信号の入力を受けない第二出力部18bを用いて、第一N側制御信号VN_L及び第一P側制御信号VP_Lを増幅させることが可能となる。
また、本実施形態の出力バッファー回路1では、モノラルモードにおいて、出力経路切り替え手段10が、第一出力部18a及び第二出力部18b及び第一負荷2aを電気的に接続させる。
その結果、第一負荷2aが再生する音声の出力を、ステレオモードと比較して、第二出力部18bが増幅した第一N側制御信号VN_L及び第一P側制御信号VP_Lに応じて増加させることが可能となる。
しかしながら、本実施形態の出力バッファー回路1では、第一出力バッファー6a及び第二出力バッファー6bのうち、第一出力部18a及び第二出力部18b、すなわち、出力部18のみを共有して、第一N側制御信号VN_L及び第一P側制御信号VP_Lを増幅させる。
2 負荷
4 入力経路
6 出力バッファー
8 入力経路切り替え手段
10 出力経路切り替え手段
12 外部出力端子
14 入力端子
16 制御部
18 出力部
20 入力抵抗
22 Pチャンネル型トランジスタ
24 Nチャンネル型トランジスタ
26 帰還抵抗
28 帰還経路切り替え手段
Claims (5)
- 複数の駆動信号をそれぞれ伝達する複数の入力経路と、当該入力経路と一対一に対応して設けた複数の出力バッファーと、を備える出力バッファー回路であって、
前記入力経路の一つと当該入力経路に対応する前記出力バッファーとを電気的に接続させる第一入力経路接続モードと、前記入力経路の一つと当該入力経路に対応する前記出力バッファーを含む複数の出力バッファーとを電気的に接続させる第二入力経路接続モードと、を切り替える入力経路切り替え手段を備えることを特徴とする出力バッファー回路。 - 前記複数の入力経路及び前記複数の出力バッファーそれぞれに対応する複数の負荷と複数の出力バッファーとの電気的な接続状態を切り替える出力経路切り替え手段をさらに備え、
前記出力経路切り替え手段は、前記入力経路切り替え手段が前記第一入力経路接続モードである場合に、前記出力バッファーと当該出力バッファーに対応する前記負荷とを電気的に接続させ、且つ前記入力経路切り替え手段が前記第二入力経路接続モードである場合に、当該第二入力経路接続モードにおいて前記入力経路の一つである複列接続入力経路と電気的に接続させた前記複数の出力バッファーと、前記複列接続入力経路に対応する前記負荷とを電気的に接続させることを特徴とする請求項1に記載した出力バッファー回路。 - 前記複数の入力経路は、第一駆動信号を伝達する第一入力経路と、第二駆動信号を伝達する第二入力経路と、を含み、
前記複数の出力バッファーは、前記第一入力経路と対応する第一出力バッファーと、前記第二入力経路と対応する第二出力バッファーと、を含み、
前記複数の負荷は、前記第一入力経路及び第一出力バッファーと対応する第一負荷と、前記第二入力経路及び第二出力バッファーと対応する第二負荷と、を含み、
前記入力経路切り替え手段は、前記第一入力経路接続モードにおいて、前記第一入力経路及び前記第一出力バッファー、前記第二入力経路及び前記第二出力バッファーをそれぞれ電気的に接続させ、且つ前記第二入力経路接続モードにおいて、前記第一入力経路と前記第一出力バッファー及び前記第二出力バッファーとを電気的に接続させ、
前記出力経路切り替え手段は、前記入力経路切り替え手段が前記第一入力経路接続モードである場合に、前記第一出力バッファー及び前記第一負荷、前記第二出力バッファー及び前記第二負荷をそれぞれ電気的に接続させ、且つ前記入力経路切り替え手段が前記第二入力経路接続モードである場合に、前記第一出力バッファー及び前記第二出力バッファーと前記第一負荷とを電気的に接続させることを特徴とする請求項2に記載した出力バッファー回路。 - 前記複数の入力経路は、前記第一駆動信号と逆位相の第三駆動信号を伝達する第三入力経路と、前記第二駆動信号と逆位相の第四駆動信号を伝達する第四入力経路と、をさらに含み、
前記複数の出力バッファーは、前記第三入力経路と対応する第三出力バッファーと、前記第四入力経路と対応する第四出力バッファーと、をさらに含み、
前記入力経路切り替え手段は、前記第一入力経路接続モードにおいて、さらに、前記第三入力経路及び前記第三出力バッファー、前記第四入力経路及び前記第四出力バッファーをそれぞれ電気的に接続させ、且つ前記第二入力経路接続モードにおいて、さらに、前記第三入力経路と前記第三出力バッファー及び前記第四出力バッファーとを電気的に接続させ、
前記出力経路切り替え手段は、前記入力経路切り替え手段が前記第一入力経路接続モードである場合に、さらに、前記第三出力バッファー及び前記第一負荷、前記第四出力バッファー及び前記第二負荷をそれぞれ電気的に接続させ、且つ前記入力経路切り替え手段が前記第二入力経路接続モードである場合に、さらに、前記第三出力バッファー及び前記第四出力バッファーと前記第一負荷とを電気的に接続させることを特徴とする請求項3に記載した出力バッファー回路。 - 前記複数の出力バッファーは、それぞれ、前記入力経路と電気的に接続させる制御部と、当該制御部と一対一に対応し、且つ前記制御部と前記入力経路切り替え手段を介して電気的に接続させる出力部と、を備え、
前記入力経路切り替え手段は、前記第一入力経路接続モードにおいて、同一の前記出力バッファーが備える前記制御部と前記出力部とを電気的に接続させ、且つ前記第二入力経路接続モードにおいて、前記制御部の一つと当該制御部に対応する前記出力部を含む複数の出力部とを電気的に接続させることを特徴とする請求項1から4のうちいずれか1項に記載した出力バッファー回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008097162A JP5060369B2 (ja) | 2008-04-03 | 2008-04-03 | 出力バッファー回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008097162A JP5060369B2 (ja) | 2008-04-03 | 2008-04-03 | 出力バッファー回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012146267A Division JP5336635B2 (ja) | 2012-06-29 | 2012-06-29 | 出力バッファー回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009253524A true JP2009253524A (ja) | 2009-10-29 |
JP5060369B2 JP5060369B2 (ja) | 2012-10-31 |
Family
ID=41313796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008097162A Active JP5060369B2 (ja) | 2008-04-03 | 2008-04-03 | 出力バッファー回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5060369B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013521699A (ja) * | 2010-03-04 | 2013-06-10 | ボーズ・コーポレーション | 汎用オーディオ電力増幅器 |
CN105099432A (zh) * | 2014-05-19 | 2015-11-25 | 奇景光电股份有限公司 | 输出缓冲器 |
WO2019165317A3 (en) * | 2018-02-23 | 2019-10-10 | Qsc, Llc | Audio amplifier assemblies, processes, and methods |
US10901809B2 (en) | 2018-01-16 | 2021-01-26 | Qsc, Llc | Audio, video and control system implementing virtual machines |
US11194607B2 (en) | 2018-01-16 | 2021-12-07 | Qsc, Llc | Cloud based audio / video operating systems |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022208862A1 (ja) | 2021-04-02 | 2022-10-06 | 三菱電機株式会社 | 空気調和機、及び制御方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6468006A (en) * | 1987-09-08 | 1989-03-14 | Maruwa Denshi Kagaku Kk | Power amplifier provided with fader vr |
JPH06181414A (ja) * | 1992-12-11 | 1994-06-28 | Pioneer Electron Corp | 複数入力マルチアンプの入力切換え回路 |
JP2005218003A (ja) * | 2004-02-02 | 2005-08-11 | Onkyo Corp | マルチチャンネル信号処理回路及びこれを含む音声再生装置 |
JP2006050525A (ja) * | 2004-07-01 | 2006-02-16 | Roland Corp | スピーカ装置 |
-
2008
- 2008-04-03 JP JP2008097162A patent/JP5060369B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6468006A (en) * | 1987-09-08 | 1989-03-14 | Maruwa Denshi Kagaku Kk | Power amplifier provided with fader vr |
JPH06181414A (ja) * | 1992-12-11 | 1994-06-28 | Pioneer Electron Corp | 複数入力マルチアンプの入力切換え回路 |
JP2005218003A (ja) * | 2004-02-02 | 2005-08-11 | Onkyo Corp | マルチチャンネル信号処理回路及びこれを含む音声再生装置 |
JP2006050525A (ja) * | 2004-07-01 | 2006-02-16 | Roland Corp | スピーカ装置 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013521699A (ja) * | 2010-03-04 | 2013-06-10 | ボーズ・コーポレーション | 汎用オーディオ電力増幅器 |
JP2014014195A (ja) * | 2010-03-04 | 2014-01-23 | Bose Corp | 汎用オーディオ電力増幅器 |
US8922278B2 (en) | 2010-03-04 | 2014-12-30 | Bose Corporation | Versatile audio power amplifier |
US8933753B2 (en) | 2010-03-04 | 2015-01-13 | Bose Corporation | Versatile audio power amplifier |
CN105099432A (zh) * | 2014-05-19 | 2015-11-25 | 奇景光电股份有限公司 | 输出缓冲器 |
CN105099432B (zh) * | 2014-05-19 | 2019-04-30 | 奇景光电股份有限公司 | 输出缓冲器 |
US11194607B2 (en) | 2018-01-16 | 2021-12-07 | Qsc, Llc | Cloud based audio / video operating systems |
US10901809B2 (en) | 2018-01-16 | 2021-01-26 | Qsc, Llc | Audio, video and control system implementing virtual machines |
US11474882B2 (en) | 2018-01-16 | 2022-10-18 | Qsc, Llc | Audio, video and control system implementing virtual machines |
US11561813B2 (en) | 2018-01-16 | 2023-01-24 | Qsc, Llc | Server support for multiple audio/video operating systems |
US11714690B2 (en) | 2018-01-16 | 2023-08-01 | Qsc, Llc | Audio, video and control system implementing virtual machines |
US12014200B2 (en) | 2018-01-16 | 2024-06-18 | Qsc, Llc | Server support for multiple audio/video operating systems |
US11063565B2 (en) | 2018-02-23 | 2021-07-13 | Qsc, Llc | Audio amplifier assemblies, processes, and methods |
WO2019165317A3 (en) * | 2018-02-23 | 2019-10-10 | Qsc, Llc | Audio amplifier assemblies, processes, and methods |
US11611322B2 (en) | 2018-02-23 | 2023-03-21 | Qsc, Llc | Audio amplifier assemblies, processes, and methods |
Also Published As
Publication number | Publication date |
---|---|
JP5060369B2 (ja) | 2012-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5060369B2 (ja) | 出力バッファー回路 | |
JP4822934B2 (ja) | マイクロホン回路 | |
EP1487100A1 (en) | Multi-channel power amplifier with channels independently self-configuring bridge or single-ended output, particulary for audio applications | |
JP5101957B2 (ja) | 電子ボリウム装置およびそれを用いたオーディオ機器 | |
US9634623B2 (en) | Class-D power amplifier | |
JPH09107252A (ja) | オーディオ信号伝送用回路配置 | |
JP4779655B2 (ja) | ステレオ/モノラル切り換え回路および該回路を備えた集積回路 | |
JP5336635B2 (ja) | 出力バッファー回路 | |
JP2001148894A (ja) | Usb対応スピーカ駆動システム | |
JPH11205053A (ja) | 並列ab級増幅段階を有するオーディオ出力アンプ | |
JP5157933B2 (ja) | 信号切換回路 | |
US8660276B2 (en) | Driving circuit for a sound outputting apparatus | |
US8249272B2 (en) | Audio playback apparatus | |
JP2013098714A (ja) | 音声出力アンプ | |
KR101248181B1 (ko) | 전관방송 시스템용 출력 트랜스 내장형 d클래스 파워앰프 | |
US20170164091A1 (en) | Electroacoustic Sound Transducer Unit and Earphone | |
WO2012081179A1 (ja) | 電子機器 | |
US9300261B2 (en) | Method and apparatus for efficient load biasing | |
JP2009296478A (ja) | 増幅回路 | |
JP6451063B2 (ja) | D級パワーアンプ | |
JP5218089B2 (ja) | 信号切換回路 | |
JP2006279510A (ja) | アンプ出力制御装置、オーディオ装置及びアンプ出力制御方法 | |
JP2006211056A (ja) | 複数チャネルd級アンプ | |
TWI722279B (zh) | 可避免爆音雜訊產生的音訊編解碼電路 | |
JP4934376B2 (ja) | 放送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120803 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5060369 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |