CN104158542B - 一种基于欠采样技术锁相环长周期抖动片上测量电路 - Google Patents
一种基于欠采样技术锁相环长周期抖动片上测量电路 Download PDFInfo
- Publication number
- CN104158542B CN104158542B CN201410422608.3A CN201410422608A CN104158542B CN 104158542 B CN104158542 B CN 104158542B CN 201410422608 A CN201410422608 A CN 201410422608A CN 104158542 B CN104158542 B CN 104158542B
- Authority
- CN
- China
- Prior art keywords
- signal
- shift register
- cdf
- circuit
- long period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本发明公开了一种基于欠采样技术锁相环长周期抖动片上测量电路，包括欠采样实现电路，控制电路，移位寄存器A、移位寄存器B和CDF合成电路，同时本发明还提出了基于周期对齐欠采样后处理技术，该技术可以用于测量锁相环长周期抖动。本发明提出的锁相环长周期抖动片上测量电路具有测量精度高，实现方法简单等优点，并弥补了现有基于欠采样技术抖动测量电路无法测量长周期抖动的缺点。
Description
技术领域
本发明涉及一种基于欠采样技术锁相环长周期抖动片上测量电路，属于锁相环片上抖动测量领域。
背景技术
锁相环作为时钟电路重要组成部分，已经成为超大规模集成电路(VLSI)中不可缺少的知识产权模块。时钟抖动是锁相环的重要参数之一，时钟抖动值必须在设计范围之内，否则会导致系统性能降低等一系列问题，因此无论在设计阶段还是在量产测试阶段锁相环抖动测试显得越来越重要。传统锁相环抖动测试采用片外接测试设备的方法，然而随着时钟频率提高，传统的片外测试抖动方法不仅测试价格昂贵，测试时间长，而且测试精度也无法得到保证，已经不能满足现代测试需求。为降低测试费用、简化测试流程、提高测量精度，基于内建自测试的锁相环片上抖动测试技术(BIJM)逐渐被引入到锁相环抖动测试应用领域中。
常见的BIJM方法有游标延时链(Vernier delay line，VDL)、游标振荡器(Vernieroscillator，VRO)、欠采样等。基于VDL电路采用延时锁定环(Delay-Locked Loop，DLL)稳定分辨率的时间数字转换器(Time-digital converter，TDC)结构，该方法测量分辨率较高，但存在芯片面积消耗大、对延时单元线性匹配度要求高等缺点。基于VRO结构的自参考抖动测量电路，利用两个环形振荡器之间的频率差量化待测信号的抖动，可以减小电路面积开销，消除对理想参考时钟的依赖，但环形振荡器自身输出会受到电源噪声等非理想因素影响而引入抖动，易造成测量结果存在误差。传统基于欠采样的片上抖动测量方法测量分辨率高，全数字实现，结构简单，可移植性强，测量结果受工艺偏差影响小且无需校准，但抖动测量成分较为单一，未考虑锁相环长周期抖动测量。
发明内容
发明目的：为克服现有基于欠采样抖动测量技术无法测量长周期抖动的缺点不足，本发明的目的在于设计一种基于欠采样技术锁相环长周期抖动片上测量电路，实现了对锁相环高频输出信号的长周期抖动测量。
技术方案：为解决上述技术问题，本发明采用如下技术方案：
一种基于欠采样技术锁相环长周期抖动片上测量电路，包括欠采样实现电路、控制电路、移位寄存器A、二选一MUX、移位寄存器B和CDF合成电路；
锁相环输出信号和采样信号接入至欠采样实现电路中，采样信号同时为系统时钟，由欠采样实现电路输出的信号分别接入控制电路、移位寄存器A和二选一MUX；
控制电路的输出信号Select为二选一MUX的选通信号，控制电路的输出信号CDF_en_a和CDF_en_b分别接入移位寄存器A和移位寄存器B，分别作为移位寄存器A和移位寄存器B输出信号Shift_a和Shift_b的触发控制信号；
二选一MUX的输出信号接入至移位寄存器B中，移位寄存器A和移位寄存器B中的每一位都接入CDF合成电路，CDF合成电路的测量输出结果通过信号Shift_out输出。
上述锁相环输出信号指被测信号。
本申请在不破坏锁相环闭环回路的基础上，将锁相环输出信号接入欠采样电路中，欠采样输出信号通过基于欠采样技术长周期抖动测量电路进行数据处理并生成累计分布函数图。
上述移位寄存器A和移位寄存器B的位数相等，且均可以覆盖欠采样实现电路的输出信号边沿与理想输出信号边沿之间出现的最大偏差。
移位寄存器A和移位寄存器B中的每个触发器的输出端都接入CDF合成电路。
上述基于欠采样技术锁相环长周期抖动片上测量电路，通过周期对齐欠采样后处理技术得到被测信号长周期抖动。周期对齐欠采样后处理具体如下：被测信号中的抖动，在欠采样实现电路输出的信号中会产生不稳定跳变位；同时由于长周期抖动的影响，此时信号与无抖动信号相比会有偏差；将信号边沿区域按照其周期对齐后，在边沿区域内测量出信号与理想信号之间的偏移，即抖动。
上述方法即为周期对齐方法。将周期对齐处理后的边沿区域累加，可以得到长周期抖动的CDF，通过分析CDF，可以得到抖动的均方根值。
实现周期对齐的方法为：假设周期内包括(2P+N)个采样时钟周期，当采样输出信号第一个周期内第一个“0-1”跳变点出现时，记为时刻，将其接入移位寄存器B，由移位寄存器B记录信号在第一个周期内所有的不稳定位；当移位寄存器B记录位数满移位寄存器B的P位后，CDF合成电路使能信号CDF_en_a和CDF_en_b置为“1”，在下个周期置为“0”，并开始对周期数值计数，当计数满N周期时，信号接入移位寄存器A并记录之后2P位逻辑值，当记录满2P位后，CDF_en_a和CDF_en_b置为“1”并开始记录周期数……如此循环往复。
本发明未提及的技术均为现有技术。
有益效果：与现有技术相比，本发明的优点在于：针对原有基于欠采样抖动测量技术无法测量长周期抖动的缺点，通过采用周期对齐欠采样后处理技术，实现了长周期抖动的测量具有测量精度高，实现方法简单等优点，扩展了该欠采样抖动测量技术的测量应用场合。
附图说明
图1为本申请欠采样实现电路结构；
图2为本申请欠采样过程示意图；
图3为本申请基于欠采样技术锁相环长周期抖动片上测量电路电路的整体框图；
图4为本申请周期对齐采样后处理示意图；
图5为本申请周期对齐采样后处理流程图；
图6为本申请周期对齐欠采样后处理技术处理效果图；
图7为本申请CDF合成示意图。
具体实施方式
为了更好地理解本发明，下面结合实施例进一步阐明本发明的内容，但本发明的内容不仅仅局限于下面的实施例。
图1描述了欠采样实现电路110结构，欠采样电路110可以由一组触发器串联实现。其中寄存器101的输出端Q接入寄存器102的输入端D，寄存器102的输出端Q接入寄存器103的输入端D，寄存器103的输出端Q为采样输出信号Qout。
图2描述了欠采样过程，采样信号Fs的频率为fs，锁相环输出的被测信号Fd的频率为fd，采样信号Fs和被测信号Fd之间有微小的频率差。如果采样时钟的周期比被测信号周期大Δt，那么采样信号在当前周期的采样位会比上一个周期落后Δt，即采样位会依次增加Δt，其中Δt为采样分辨率。
在被测信号没有抖动的情况下，锁相环的输出信号Fd的周期为Td，采样信号的周期为Ts，欠采样输出信号Qout的周期TQ可以表示为式(1)：
欠采样触发器输出信号(混叠信号)保留了信号Fd的波形，但由于信号Fd被信号Fs欠采样，因此与遵循传统采样定理的采样输出信号相比，经过欠采样得到的信号频率比原信号Fd低很多，这样可以通过低频的数字或模拟电路分析信号的时序参数，从而可以在较低成本的情况下，大幅度地提高测量精度。当被测信号存在抖动时，Qout信号中在稳定“0”和稳定“1”之间会存在“0-1-0-1”的跳变位，本发明将这段区域定义为跳变过渡区，如图2所示。
基于欠采样技术锁相环长周期抖动片上测量电路300如图3所示。测量电路由欠采样实现电路301控制电路302、移位寄存器A303、移位寄存器B304、CDF合成电路305组成。被测信号Fd和采样信号Fs接入至欠采样实现电路中，采样信号Fs同时为系统时钟。欠采样输出信号Qout分别接入控制电路302、移位寄存器A303和二选一MUX306。控制电路302的输出信号Select为二选一MUX306的选通信号。控制电路302的输出信号CDF_en_a和CDF_en_b分别接入移位寄存器A303和移位寄存器B304，作为移位寄存器A和移位寄存器B输出信号Shift_a和Shift_b的触发控制信号。二选一MUX306的输出信号接入至移位寄存器B中，移位寄存器A303和移位寄存器B304中的每一位都接入CDF合成电路305，测量输出结果通过信号Shift_out输出。
基于欠采样技术锁相环长周期抖动片上测量电路300采用周期对齐采样后处理技术。周期对齐采样后处理技术原理如图4所示。在理想情况下，被测信号不存在抖动，将采样得到的Qout理想信号(信号可以由稳定“0”单调跳变至稳定“1”，中间无不稳定位跳变)中每个周期的上升沿对齐，通过多周期的累加可以得到CDF图。实际情况下，被测信号存在抖动，在Qout信号中会产生不稳定跳变位；同时由于长周期抖动的影响，此时采样得到的Qout信号与理想信号相比会有偏差。将Qout信号边沿区域按照其周期TQ对齐后，在边沿区域内测量出Qout信号与理想信号之间的偏移，即抖动。将周期对齐处理后的边沿区域累加，可以得到长周期抖动的CDF，通过分析CDF，可以得到抖动的均方根值。
移位寄存器A303和移位寄存器B304的位数相等(P位)且均可以覆盖Qout信号边沿与理想信号边沿之间可能出现的最大偏差。每组寄存器内，每个触发器的输出端都接入CDF合成电路305。
实现周期对齐的算法流程图如图5所示。假设Qout周期内包括(2P+N)个采样时钟周期，当采样输出信号Qout第一个周期内第一个“0-1”跳变点出现时(记为时刻t1)，将其接入移位寄存器B304，由移位寄存器B记录Qout信号在第一个周期内所有的不稳定位。当移位寄存器B记录位数满P位后，CDF合成使能信号CDF_en_a和CDF_en_b置为“1”(在下个周期置为“0”)，并开始对周期数值计数。当计数满N周期时，Qout信号接入移位寄存器A并记录之后2P位逻辑值。当记录满2P位后，CDF_en_a和CDF_en_b置为“1”并开始记录周期数，当计数满N周期时，Qout信号接入移位寄存器A并记录之后2P位逻辑值……如此循环往复。
在第二个周期，第一个“0-1”跳变点的位置可能会超前或落后于第一个周期的跳变点位置。图6(a)描述了第二个周期的跳变过渡区超前于第一个周期的跳变过渡区的情况；图6(b)描述了第二个周期的跳变过渡区落后于第一个周期的跳变过渡区的情况。为了可以将跳变过渡区内的不稳定位都记录下来，移位寄存器A和移位寄存器B的位数需要保证可以覆盖Qout信号边沿与理想信号边沿之间可能出现的最大偏差。这样，即使在第一个周期时，跳变过渡区出现在可能的最大偏差位置，在下个周期，跳变区不稳定位依旧可以完整地保存下来。图6(c)描述了一种未使用本方案进行数据处理时可能发生的情况，电路从t1时刻开始每经过(2P+N)个采样周期记录后面P位的逻辑值，这样会导致当第二个周期内的不稳定位位置超前于第一个周期内不稳定位位置时，跳变位信息的丢失。
如图7所示，CDF合成电路305由计数器组701构成。将多组由移位寄存器A303和移位寄存器B304记录的逻辑值通过CDF合成电路305叠加可得到抖动CDF分布图。最后将计数器组701内每个计数器计数值合并然后串行输出至片外做其他分析。
Claims (6)
1.一种基于欠采样技术锁相环长周期抖动片上测量电路，其特征在于：包括欠采样实现电路，控制电路，移位寄存器A、二选一MUX、移位寄存器B和CDF合成电路；
锁相环输出信号Fd和采样信号Fs接入至欠采样实现电路中，采样信号Fs同时为系统时钟，由欠采样实现电路输出的信号Qout分别接入控制电路、移位寄存器A和二选一MUX；
控制电路的输出信号Select为二选一MUX的选通信号，控制电路的输出信号CDF_en_a和CDF_en_b分别接入移位寄存器A和移位寄存器B，分别作为移位寄存器A和移位寄存器B输出信号Shift_a和Shift_b的触发控制信号；
二选一MUX的输出信号接入至移位寄存器B中，移位寄存器A和移位寄存器B中的输出信号Shift_a和Shift_b的每一位都接入CDF合成电路，CDF合成电路的测量输出结果通过信号Shift_out输出。
2.如权利要求1所述的基于欠采样技术锁相环长周期抖动片上测量电路，其特征在于：所述移位寄存器A和移位寄存器B的位数相等，且均可以覆盖欠采样实现电路的输出信号Qout边沿与理想输出信号边沿之间出现的最大偏差。
3.如权利要求2所述的基于欠采样技术锁相环长周期抖动片上测量电路，其特征在于：所述移位寄存器A和移位寄存器B中的每个触发器的输出端都接入CDF合成电路。
4.如权利要求1-3任意一项所述的基于欠采样技术锁相环长周期抖动片上测量电路，其特征在于：通过周期对齐欠采样后处理技术得到被测信号长周期抖动。
5.如权利要求4所述的基于欠采样技术锁相环长周期抖动片上测量电路，其特征在于：周期对齐欠采样后处理具体如下：被测信号中的抖动，在欠采样实现电路输出的Qout信号中会产生不稳定跳变位；同时由于长周期抖动的影响，此时Qout信号与无抖动信号相比会有偏差；将Qout信号边沿区域按照其周期TQ对齐后，在边沿区域内测量出Qout信号与理想信号之间的偏移，即抖动。
6.如权利要求5所述的基于欠采样技术锁相环长周期抖动片上测量电路，其特征在于：实现周期对齐的方法为：假设Qout周期内包括2P+N个采样时钟周期，当采样输出信号Qout第一个周期内第一个“0-1”跳变点出现时，记为时刻t1，将其接入移位寄存器B，由移位寄存器B记录Qout信号在第一个周期内所有的不稳定位；当移位寄存器B记录位数满移位寄存器B的P位后，CDF合成电路使能信号CDF_en_a和CDF_en_b置为“1”，在下个周期置为“0”，并开始对周期数值计数，当计数满N周期时，Qout信号接入移位寄存器A并记录之后2P位逻辑值，当记录满2P位后，CDF_en_a和CDF_en_b置为“1”并开始记录周期数……如此循环往复。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410422608.3A CN104158542B (zh) | 2014-08-25 | 2014-08-25 | 一种基于欠采样技术锁相环长周期抖动片上测量电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410422608.3A CN104158542B (zh) | 2014-08-25 | 2014-08-25 | 一种基于欠采样技术锁相环长周期抖动片上测量电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104158542A CN104158542A (zh) | 2014-11-19 |
| CN104158542B true CN104158542B (zh) | 2017-04-05 |
Family
ID=51883966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410422608.3A Expired - Fee Related CN104158542B (zh) | 2014-08-25 | 2014-08-25 | 一种基于欠采样技术锁相环长周期抖动片上测量电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104158542B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1758252A1 (en) * | 1999-06-04 | 2007-02-28 | Thomson Licensing | Digital circuit apparatus with adjustable ADC clock phase |
| TW201234032A (en) * | 2011-02-11 | 2012-08-16 | Univ Nat Taiwan | Jitter measurement built-in circuits |
| CN103076554A (zh) * | 2012-12-29 | 2013-05-01 | 江苏东大集成电路系统工程技术有限公司 | 一种锁相环片上抖动测量电路 |
| CN204131499U (zh) * | 2014-08-25 | 2015-01-28 | 东南大学 | 一种基于欠采样技术锁相环长周期抖动片上测量电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100543910B1 (ko) * | 2003-05-30 | 2006-01-23 | 주식회사 하이닉스반도체 | 디지털 지연고정루프 및 그의 제어 방법 |
| US7912166B2 (en) * | 2007-10-10 | 2011-03-22 | Faraday Technology Corp. | Built-in jitter measurement circuit |
-
2014
- 2014-08-25 CN CN201410422608.3A patent/CN104158542B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1758252A1 (en) * | 1999-06-04 | 2007-02-28 | Thomson Licensing | Digital circuit apparatus with adjustable ADC clock phase |
| TW201234032A (en) * | 2011-02-11 | 2012-08-16 | Univ Nat Taiwan | Jitter measurement built-in circuits |
| CN103076554A (zh) * | 2012-12-29 | 2013-05-01 | 江苏东大集成电路系统工程技术有限公司 | 一种锁相环片上抖动测量电路 |
| CN204131499U (zh) * | 2014-08-25 | 2015-01-28 | 东南大学 | 一种基于欠采样技术锁相环长周期抖动片上测量电路 |
Non-Patent Citations (1)
| Title |
|---|
| 基于MRV原理的锁相环抖动BIST电路优化与实现;蔡志匡;《东南大学学报》;20140530;第482-486页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104158542A (zh) | 2014-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hwang et al. | A high-precision time-to-digital converter using a two-level conversion scheme | |
| Chan et al. | A jitter characterization system using a component-invariant Vernier delay line | |
| CN103684436B (zh) | 锁相环电路和使用锁相环来生成时钟信号的方法 | |
| US8160192B2 (en) | Signal interleaving for serial clock and data recovery | |
| JP5016060B2 (ja) | 位相ロック・ループ内のジッターを決定するためのオンチップ位相誤差計測のための装置。 | |
| US9602111B1 (en) | Delay locked loop (DLL) locked to a programmable phase | |
| TWI474701B (zh) | 時脈回復電路及並列輸出電路 | |
| US8442173B2 (en) | Apparatus and method for clock and data recovery | |
| CN104333365B (zh) | 一种三段式时间数字转换电路 | |
| WO2003081266A1 (en) | Timing measurement system and method using a component-invariant vernier delay line | |
| CN106527098B (zh) | 基于多重vco的低功耗高精度阵列型时间数字转换电路 | |
| US9143316B1 (en) | Non-disruptive eye scan for data recovery units based on oversampling | |
| CN110069009A (zh) | 多通道时间数字转换器和光电探测装置 | |
| CN105353600B (zh) | 一种应用于阵列系统的高精度低功耗三段式tdc电路 | |
| CN106501605A (zh) | 一种比相装置 | |
| CN103986459A (zh) | 全数字锁相环内建自测试结构 | |
| CN102281043B (zh) | 数字电路实现的时钟和数据恢复系统 | |
| CN101192820B (zh) | 一种延迟模块装置以及开回路控制装置与方法 | |
| CN108768388B (zh) | 串联锁相环时钟边沿触发的时钟分相法 | |
| CN108736885B (zh) | 锁相环时钟边沿触发的时钟分相法 | |
| Huang et al. | An on-chip short-time interval measurement technique for testing high-speed communication links | |
| CN104158542B (zh) | 一种基于欠采样技术锁相环长周期抖动片上测量电路 | |
| US20110158005A1 (en) | Data Access Apparatus and Associated Method for Accessing Data Using Internally Generated Clocks | |
| CN204131499U (zh) | 一种基于欠采样技术锁相环长周期抖动片上测量电路 | |
| Angeli et al. | A scalable fully synthesized phase-to-digital converter for phase and duty-cycle measurement of high-speed clocks |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170405 Termination date: 20190825 |