CN104158536A - 具有多个双极晶体管的电路以及用于控制该电路的方法 - Google Patents

具有多个双极晶体管的电路以及用于控制该电路的方法 Download PDF

Info

Publication number
CN104158536A
CN104158536A CN201410202264.5A CN201410202264A CN104158536A CN 104158536 A CN104158536 A CN 104158536A CN 201410202264 A CN201410202264 A CN 201410202264A CN 104158536 A CN104158536 A CN 104158536A
Authority
CN
China
Prior art keywords
circuit
group
diode
time
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410202264.5A
Other languages
English (en)
Other versions
CN104158536B (zh
Inventor
F.希尔勒
A.毛德
F.D.普菲尔施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104158536A publication Critical patent/CN104158536A/zh
Application granted granted Critical
Publication of CN104158536B publication Critical patent/CN104158536B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08148—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

公开了具有多个双极晶体管的电路以及用于控制该电路的方法。电路包括双极晶体管电路，所述双极晶体管电路包括第一节点、第二节点以及在所述第一节点与所述第二节点之间并联耦接的多个双极晶体管。所述电路进一步包括驱动电路，所述驱动电路被配置为：开启所述多个双极晶体管中的第一组，所述第一组包括第一副组和第二副组，所述第一副组和所述第二副组中的每一个包括双极晶体管中的一个或更多个。所述驱动电路进一步被配置为：在第一时间段的结束时关断所述第一副组，并且在所述第一时间段的结束之前的时刻关断所述第二副组。

Description

具有多个双极晶体管的电路以及用于控制该电路的方法
技术领域
本公开的实施例涉及具有多个双极晶体管的电路以及用于控制该电路的方法。
背景技术
双极型晶体管（诸如IGBT，绝缘栅双极型晶体管）广泛地用在自动化和工业领域中的不同应用中。例如，在电机控制或驱动应用中，IGBT一般用在电源级，用于驱动负载。在这些应用中，可以周期性地开启并且关断IGBT。
在电子电路中，尤其是在驱动负载的功率电路中，二极管可以用作续流元件，其可以通过抑制可能在开关操作中发生的电压尖峰或瞬态（transient）来防止对晶体管的损坏。
在双极半导体器件（诸如双极晶体管和二极管）的操作中，发生导通损耗。这些导通损耗取决于相应器件两端的电压以及通过器件的电流。
进一步地，当半导体器件处于导通状态时，即当半导体器件传导电流时，具有n型电荷载流子和p型电荷载流子的电荷载流子等离子体被存储在双极半导体器件中。当半导体器件的操作状态从导通状态改变为非导通状态时，必须从相应器件去除这些电荷。这种处理一般被提及为反向恢复处理。在反向恢复处理期间，流出器件的电荷载流子引起反向电流。该反向电流乘以在反向恢复处理期间器件两端的电压等于起因于反向恢复处理的功率损耗。这些损耗的时间积分等于每次器件从导通状态改变为非导通状态时所浪费的能量。
例如，在包括两个串联连接的半导体器件的半桥电路中，不仅在关断的器件中，而且还在将要接纳负载电流的其它器件中引发损耗，因为该器件典型地承载非常高的电压，该器件可以是例如续流二极管。
通常，在给定的额定电流和给定的电压阻断能力下，带有低前向电压（和低导通损耗）的器件具有更高的反向恢复电荷，反之亦然。通常，依照在实现器件的应用中发生的最高电流来选取器件的额定电流。带有高额定电流的器件具有大的芯片大小，并且具有高的反向恢复电荷。当器件以额定电流以下的电流操作时，器件超尺寸，从而在低电流时，发生起因于反向恢复电荷的相对高的损耗。
因此，想要减少电子电路应用中（特别是功率电子应用中）的晶体管和二极管损耗。
发明内容
公开了一种用于操作电路的方法。所述电路包括第一节点、第二节点以及在所述第一节点与所述第二节点之间并联耦接的多个双极晶体管。依照本发明一个实施例，所述方法包括：在一个驱动周期中，开启所述多个双极晶体管中的第一组双极晶体管，其中，所述第一组包括第一副组和第二副组，所述第一副组和所述第二副组中的每一个包括所述双极晶体管中的一个或更多个。所述方法进一步包括：在第一时间段的结束时，关断所述第一副组的双极晶体管；在第一时间段的结束之前的时刻，关断所述第二副组的双极晶体管。
进一步地，公开了一种电路。依照本发明一个实施例，所述电路包括双极晶体管电路，所述双极晶体管电路具有第一节点、第二节点以及在所述第一节点与所述第二节点之间并联耦接的多个双极晶体管。驱动电路被配置为：开启所述多个双极晶体管中的第一组，其中，所述第一组包括第一副组和第二副组，所述第一副组和所述第二副组中的每一个包括所述双极晶体管中的一个或更多个。所述驱动电路进一步被配置为：在第一时间段的结束时，关断所述第一副组，在所述第一时间段的结束之前的时刻，关断所述第二副组。
进一步的实施例涉及一种操作电路的方法。所述电路包括第一节点、第二节点以及在所述第一节点与所述第二节点之间并联耦接的多个双极晶体管。所述方法包括：在一个驱动周期中：选择所述多个双极晶体管中的第一组，所述第一组包括第一副组和第二副组，所述第一副组和所述第二副组中的每一个包括一个或更多个双极晶体管，在第一时间段的开始时，开启所述第一组的双极晶体管；在第一时间段的结束时，关断所述第一副组的双极晶体管；在所述第一时间段的结束之前的时刻，保持关断所述第二副组的双极晶体管。
在阅读下面的详细描述并且查看随附的附图时，本领域技术人员将认识到附加的特征和优点。
附图说明
现在将参照附图解释示例。附图用于图解基本原理，从而仅图解对于理解基本原理所必须的各方面。附图并非成比例。在附图中，相同标号代表相同特征。
图1图解包括多个双极晶体管的双极晶体管电路的第一实施例；
图2示出图解根据图1的电路的一个操作模式的时序图；
图3图解包括图1的双极晶体管电路的应用电路的一个实施例；
图4图解包括多个二极管的电路的一个实施例；
图5图解图4的二极管电路的修改；
图6示出图解根据图4的电路的一个操作模式的时序图；
图7图解二极管电路的一个实施例；
图8图解图3的应用电路的一个实施例；
图9图解双极晶体管电路的一个实施例；
图10图解二极管电路的一个实施例；
图11图解二极管和垂直p-MOS开关的芯片上芯片（chip-on-chip）集成的示例。
具体实施方式
在下面的详细描述中，参照随附的附图，附图构成描述的一部分，并且在附图中以图解方式示出其中可以实施本发明的具体实施例。应当理解，除非另外具体地声明，否则在此描述的各个实施例的特征可以彼此组合。
图1图解在下面将被提及为双极晶体管电路的电路40的一个实施例。双极晶体管电路40包括多个（m个，其中，m≥2）双极晶体管131-13m。双极晶体管131-13m在本实施例中实现为IGBT。然而，还可以使用其它类型的双极晶体管（诸如BJT，双极结晶体管）。参照图1，单独的IGBT 131-13m使得它们的负载路径（集电极-发射极路径）并联耦接并且耦接在第一电路节点21与第二电路节点22之间。也就是说，IGBT 131-13m中的每一个使得其集电极耦接到第一节点21，并且使得其发射极耦接到第二节点22。
图1所示的电路包括m=3个IGBT。然而，这仅仅是示例。IGBT的总数量可以取决于采用双极晶体管电路40的具体应用而变化。
单独的IGBT 131-13m中的每一个从驱动电路30接收对应的驱动信号S11-S1m。这些驱动信号S11-S1m中的每一个被配置为开启或关断对应的IGBT 131-13m，其中，单独的IGBT 131-13m可以彼此独立地被开启并且关断。驱动信号S11-S1m中的每一个可以假设开启对应的IGBT 131-13m的第一信号电平（导通电平）和关断对应的IGBT 131-13m的第二信号电平（断开电平）中的一个。当一个IGBT的驱动信号具有导通电平时，对应的IGBT的栅极-发射极电压（其为栅极端子与发射极端子之间的电压）的电压电平高于阈值电压，而当一个IGBT的驱动信号具有断开电平时，栅极-发射极的电压电平低于阈值电压。
在图1图解的实施例中，IGBT 131-13m中的每一个接收单独的驱动信号S11-S1m。然而，这仅仅是示例。甚至可以仅使用一个驱动信号来驱动IGBT 131-13m中的两个或更多个。
单独的IGBT 131-13m可以集成在一个公共半导体本体（半导体芯片）中，或可以集成在两个或更多个分离的半导体本体（半导体芯片）中。还可以在一个分离的半导体芯片中集成IGBT 131-13m中的每一个。
以下解释图1的双极晶体管电路40的一种操作模式。为了解释的目的，假设单独的IGBT 131-13m具有相同的芯片大小，从而它们具有相同的额定电流。
当开启IGBT 131-13m时，发生导通损耗。在通过双极晶体管电路40的给定的负载电流I所发生的导通损耗除了其它方面以外还取决于并联连接的IGBT 131-13m的数量，其中，导通损耗随着IGBT 131-13m的数量增加而减小。IGBT 131-13m的数量的增加造成作为单独的IGBT 131-13m的芯片大小之和的总体芯片大小的增加。
然而，芯片大小的增加可能造成开关损耗的增加。当IGBT的操作状态从导通状态改变为断开状态时，开关损耗发生在IGBT 131-13m中的每一个中。以下参照多个IGBT 131-13m的第j IGBT 13j来解释该情况。当第j IGBT 13j处于导通状态并且传导一部分负载电流I时，包括电子和空穴的电荷载流子等离子体出现在IGBT 13j的半导体区域中。当第j IGBT 13j关断时，从IGBT 13j去除起因于该等离子体的电荷（反向恢复电荷）。去除电荷载流子等离子体引起反向恢复电流从第j IGBT 13j流动。反向恢复电流乘以在反向恢复处理期间 第jIGBT 13j（以及将要接纳来自IGBT 13j的电流的可选的进一步的器件）两端的电压定义与反向恢复处理有关的在IGBT 13j（以及所述进一步的器件）中发生的损耗。所述“进一步的器件”（图1中未示出）是例如与IGBT 13j并联连接的续流元件（诸如二极管）。以下在此进一步详细解释该情况。当反向恢复电流仍然为高时，并且当IGBT 13j两端的电压已经增加时，第j IGBT 13j中的损耗朝向反向恢复处理的结束而增加。这些损耗的时间积分等于在每个开关处理中在第j IGBT 13j中所浪费的能量。IGBT 131-13m中的每一个中所存储的反向恢复电荷取决于每个IGBT 131-13m的芯片大小以及通过每个IGBT 131-13m的电流I，其中，在给定的电流I，所存储的反向恢复电荷随着芯片大小增加而增加。
在图1的双极晶体管电路40中，可以通过在一个开关周期期间合适地激活并且去激活IGBT 131-13m中的单独的各IGBT来使得包括导通损耗和开关损耗的总体损耗最小化。一个开关周期包括两个后续时间段，即以下进一步详细解释的第一时间段Ton和第二时间段Toff。通常，随着在IGBT 131-13m从导通状态转变到断开状态期间发生开关损耗，多个IGBT 131-13m中的一些可以初始地在第一时间段Ton的开始时开启，并且可以随后在第一时间段Ton的结束时关断。多个IGBT 131-13m中的其它IGBT也可以初始地在第一时间段Ton的开始时开启，并且可以在第一时间段Ton的结束之前关断。然而，IGBT 131-13m中的至少一个在第一时间段Ton的结束时关断。
当IGBT 131-13m中的一个在第一时间段Ton的结束之前关断而多个IGBT 131-13m中的至少另一个仍然开启时，所关断的IGBT两端的电压最多与仍然开启的IGBT两端的电压对应，其中，在IGBT已经关断之后尚不存在流过将要接纳电流的对应的进一步器件的电流。以相对低的电压（即所开启的IGBT两端的电压）从该IGBT去除所关断IGBT中存储的电荷。因此，当IGBT将不很早关断，而是将在第一时间段Ton的结束时关断时（这是与关断与多个IGBT 131-13m中的至少一个相同的时间），在第一时间段Ton的结束之前所关断的IGBT中发生的开关损耗比将在该所关断的IGBT和所述对应的进一步器件中发生的开关损耗更低。所关断的IGBT中实际上发生的开关损耗与如果IGBT将在第一时间段Ton的结束时关断则将发生的开关损耗之间的差在下面被提及为开关损耗的增益。
在双极晶体管电路40中，当IGBT中的至少一个关断时，保持在导通状态下的IGBT两端的电压增加。这造成双极晶体管电路40中的导通损耗的增加。然而，特别是当在第一时间段Ton的结束前相对很短的时间关断至少一个IGBT时，导通损耗的这种增加比通过较早关断IGBT中的至少一个所获得的开关损耗的增益更小。
以此方式，有效的芯片大小可以关于导通损耗和开关损耗而得以优化。在第一时间段Ton的开始，多个IGBT 131-13m中的第一组开启。该第一组可以包括总数量m个IGBT，或可以包括少于总数量m，但是至少一个（1）。从该第一组IGBT，在第一时间段Ton的结束之前关断至少一个IGBT。因此，存在两个副组IGBT，即在整个第一时间段Ton期间开启的第一副组IGBT以及在第一时间段Ton的结束之前关断的第二副组IGBT。
参照图1，驱动电路30接收输入信号Sin。输入信号Sin可以假设第一信号电平（导通电平）或第二信号电平（断开电平）。导通电平可以是高电平，断开电平可以是低电平，或反之亦然。根据一个实施例，输入信号Sin是在导通电平与断开电平之间交变的PWM（脉宽调制）信号。
参照图2，其示出输入信号Sin以及双极晶体管电路40的三个不同的IGBT的驱动信号S1x、S1y、S1z的时序图，当输入信号Sin在第一时间t11假设第一电平时,一个开关周期开始。
参照上面的解释，存在在一个开关周期的开始时开启的第一组IGBT。该第一组IGBT包括两个副组，即具有在第一时间段开启的至少一个IGBT的第一副组以及具有与第一副组的至少一个IGBT同时开启并且在第一时间段Ton的结束之前关断的至少一个IGBT的第二副组。可选地，存在具有在开关周期期间不开关的至少一个IGBT的第二组。在图2中，驱动信号S1x表示第一副组的至少一个IGBT的驱动信号，驱动信号S1y表示第二副组的至少一个IGBT的驱动信号，驱动信号S1z表示可选第二组的至少一个IGBT的驱动信号。在图2的实施例中，高信号电平分别表示对应驱动信号S1x、S1y和S1z的导通电平，低信号电平分别表示对应驱动信号S1x、S1y和S1z的断开电平。
在图2所示的实施例中，依照输入信号SIN（即当输入信号假设导通电平时）开关第一组IGBT（即第一副组IGBT和第二副组IGBT）。在一个开关周期中，第一副组的（受信号S1x所驱动的）至少一个IGBT在第一时间段Ton的结束时（其为图2所示实施例中的时间t12）关断，第二副组的（受信号S1y所驱动的）至少一个IGBT在图2所示实施例中的时间t1x在第一时间段Ton的结束之前关断。参照图2，输入信号SIN可以定义第二副组的至少一个IGBT的关断时间，以使得当输入信号Sin从导通电平改变为断开电平时，第二副组的至少一个IGBT关断。应注意，起因于驱动电路（图1中的30）中的传输延迟并且可能引起第二副组的至少一个IGBT在输入信号Sin假设断开电平之后稍微开关的不可避免的延迟时间并未反映在图2的图解中。在图2中，Ton'代表输入信号Sin具有导通电平的时间段，其中，该时间段比第一时间段Ton更短。
输入信号Sin可以定义第一副组的至少一个IGBT的关断时间（即第一时间段Ton的结束），以使得在输入信号Sin切换到断开电平之后，第一副组的至少一个IGBT在延迟时间TD之后关断。在此情况下，延迟时间TD与第二副组的至少一个IGBT在第一时间段Ton的结束之前（即在第一副组的至少一个IGBT关断之前）关断的时间段对应。
参照图2，开关周期包括在第一时间段Ton的结束时开始的第二时间段Toff（断开时段）。在第二时间段Toff期间，第一组IGBT中的每一个处于断开状态下。在第二时间段Toff的结束时，该开关周期结束，并且新的开关周期开始。
在第一时间段Ton的开始时所激活的双极晶体管电路40的IGBT的数量（即第一组的数量）可以取决于双极晶体管电路40的负载条件而变化。也就是说，可以存在在第一时间段Ton期间根本不开启的第二组IGBT，其中，该第二组IGBT的数量可以取决于双极晶体管电路40的负载条件而变化。设m是双极晶体管电路40中的IGBT的总数量，其中：
m = m1 + m2 (1)
其中，m1≥1，m2≥0，并且
m1 = m11 + m12 (2),
其中，m11≥1，m12≥1，其中，m1是第一组IGBT的数量，m2是可选第二组IGBT的数量，m11是第一副组IGBT的数量，m12是第二副组IGBT的数量。在第一时间段的开始时开启的IGBT数量与m11+m12对应，其中，在第一时间段的结束之前关断m12个IGBT，贯穿第一时间段开启m11个IGBT。
根据一个实施例，负载条件由当IGBT中的至少一个开启时通过双极晶体管电路40的负载电流I表示。在该实施例中，驱动电路30接收表示负载电流I的电流信号SI，并且取决于电流信号SI来选择第一数量m1。根据一个实施例，驱动电路30被配置为估计一个驱动周期中的电流信号SI，并且取决于所估计的电流信号SI来调整在随后驱动周期中开启的IGBT的第一数量m1。根据一个实施例，在第一时间段Ton的开始时开启的IGBT的第一数量m1随着负载电流I减小而减小。
同样地，可以取决于电流信号SI来调整第二副组IGBT的数量m12，其中，该数量可以随着电流I减小而增加。这等同于当负载电流减小时减小第一副组IGBT的数量。
选择属于第一组的IGBT和可选第二组的IGBT以及选择属于第一副组的IGBT和第二副组的IGBT可以随着每个驱动周期而改变，或可以在若干驱动周期之后改变。尤其是在存在具有根本不激活的至少一个IGBT的第二组的操作情况下，这可能有助于将损耗更均衡地分布在IGBT 131-13m当中，因为选择属于第二组的至少一个IGBT可以随着时间而改变。
第一组和可选第二组以及第一副组和第二副组中的每一个表示芯片大小（其为单独的（子）组中的IGBT的芯片大小之和）。在此情况下，驱动电路30可以不仅取决于电流信号SI而分别选择第一组IGBT和第二组IGBT以及第一副组IGBT和第二副组IGBT的数量，而且可以选择第一组IGBT和第二组IGBT，以使得第一组所表示的芯片大小随着负载电流增加而增加。同样地，第二副组所表示的芯片大小可以随着负载电流减小而增加。也就是说，当负载电流减小时在第一时间段的结束之前去激活更高量的芯片大小。
根据进一步的实施例，在第一时间段的开始时，仅第一副组的晶体管开启，而在第一时间段期间，第二副组的晶体管保持关断。在该实施例中，第一组包括多个晶体管，并且没有第二组。
图3示意性图解包括用于驱动负载L的第一双极晶体管电路40H和第二双极晶体管电路40L的应用电路。第一双极晶体管电路40H和第二双极晶体管电路40L在图3中仅示意性图解为电路方框，并且可以均依照在此之前参照图1所解释的或以下参照图8和图10所解释的双极晶体管电路40而得以实现。也就是说，第一双极晶体管电路40H和第二双极晶体管电路40L中的每一个包括多个IGBT，其中，这些IGBT中的每一个具有驱动端子和负载路径。第一双极晶体管电路40H的IGBT的负载路径连接在第一电路节点21H与第二电路节点22H之间，并且第二双极晶体管电路40L中的IGBT的负载路径连接在第三电路节点21L与第四电路节点22L之间。
参照图3，第一双极晶体管电路40H和第二双极晶体管电路40L形成半桥电路。也就是说，第一双极晶体管电路40H的IGBT的负载路径和第二双极晶体管电路40L的IGBT的负载路径在第一电路节点21H与第四电路节点22L之间彼此串联连接。第二电路节点22H和第三电路节点21L连接并且形成用于将负载连接至其上的半桥输出。第一电路节点21H被配置为接收第一电源电势，第四电路节点22L被配置为接收第二电源电势。分别地，第一电源电势可以是正电源电势，而第二电源电势可以是负电源电势或基准电势（诸如大地）。
下面，第一双极晶体管电路40H又被提及为高侧晶体管电路，第二双极晶体管电路40L又被提及为低侧晶体管电路。
在图3中，示意性图解第一双极晶体管电路40H和第二双极晶体管电路40L中的每一个中的一个IGBT。第一双极晶体管电路40H和第二双极晶体管电路40L的IGBT分别如图3所图解那样连接。也就是说，第一双极晶体管电路40H中的IGBT的发射极端子连接到输出21L、22H，第二双极晶体管电路40L中的IGBT的发射极端子连接到第四电路节点22L。
参照图3，续流电路与双极晶体管电路40H、40L的负载路径中的每一个并联连接。第一续流电路10H与高侧双极晶体管电路40H的负载路径并联连接，第二续流电路10L与低侧双极晶体管电路40L的负载路径并联连接。续流电路10H、10L均包括至少一个整流器元件（诸如二极管）。第一续流电路10H中的至少一个整流器元件具有极性，以使得第一续流电路10H当第一电路节点21H与第二电路节点22H之间的电压VH为正电压时（即当电压VH具有图3中所指示的极性时）阻断，而当第一电路节点21H与第二电路节点22H之间的电压VH为负电压时导通。同样地，第二续流电路10L中的至少一个整流器元件具有极性，以使得第二续流电路10L当第三电路节点21L与第四电路节点22L之间的电压VL为正电压时（即当电压VL具有如图3中所指示的极性时）阻断，当第三电路节点21L与第四电路节点22L之间的电压VL为负电压时导通。
参照图3，负载L（诸如电感负载）可以连接到半桥电路的输出节点21L、22H。可以通过以PWM方式开启并且关断高侧晶体管电路40H以及通过开启并且关断与高侧晶体管电路40H互补的低侧晶体管电路40L来以PWM方式驱动该负载L。也就是说，当开启高侧晶体管电路40H时，关断低侧晶体管电路40L，当关断高侧晶体管电路40H时，开启低侧晶体管电路40L。为了防止交叉电流（cross current），在关断高侧晶体管电路40H和低侧晶体管电路40L中的一个与开启高侧晶体管电路40H和低侧晶体管电路40L中的另一个之间可以存在延迟时间（死区时间）。在该延迟时间期间，续流电路10H、10L中的一个取得通过（电感）负载的电流。
在图3的实施例中，驱动电路30控制高侧晶体管电路40H、低侧晶体管电路40L和续流电路10H、10L的操作。续流电路10H、10L在图3中仅图解为电路方框，并且可以通过不同方式而得以实现。以下在此参照图4、图5、图7和图9解释用于实现这些续流电路10H、10L的一些实施例。
图4图解可以用于实现图3所示的第一续流电路10H和第二续流电路10L中的一个的续流电路10的第一实施例。图4所示的续流电路10包括多个（n个，其中，n≥2）二极管111-11n，并且在下面被提及为二极管电路。单独的二极管111-11n在第一节点21D与第二节点22D之间并联连接。在图4的实施例中，示出n=4个二极管。然而，这仅仅是示例。二极管111-11n的总数量可以取决于采用二极管电路10的具体应用而变化。在该实施例中，二极管111-11n使得它们的阴极耦接到第一节点21D，并且使得它们的阳极耦接到第二节点22D。
节点21D、22D被配置为接收电压。该电压V可以具有第一极性和第二极性中的一个。第一极性对二极管111-11n进行前向偏置，而第二极性对二极管111-11n进行反向偏置。在下面，具有第一极性的电压V的电压电平又被提及为第一电压电平V1，具有第二极性的电压电平又被提及为第二电压电平V2。
在图4的实施例中，单独的二极管111-11n可以独立于彼此而被激活以及去激活。为此，相应的开关121、122、123、12n与二极管111-11n中的每一个串联连接。驱动电路30D被配置为输出开启并且关断单独的开关121-12n的驱动信号S1、S2、S3、Sn。以下解释驱动电路30D的操作原理。多个二极管111-11n中的每一个当与之串联连接的对应开关121-12n开启时（处于导通状态下）被激活，当与之串联连接的对应开关121-12n关断时（处于断开状态下）被去激活。单独的二极管111-11n可以集成在一个公共半导体芯片中，或可以集成在两个或更多个分离的半导体芯片中。也可以在分离的半导体芯片中集成二极管111-11n中的每一个。
独立地激活并且去激活多个二极管111-11n中的每一个的可能性仅仅是示例。根据进一步的实施例，总是激活二极管111-11n中的至少一个。根据又一进一步的实施例，一起激活并且去激活二极管111-11n中的至少两个。图5图解实现这两个选项的二极管电路10的实施例。
在图5的二极管电路10中，永久激活第一二极管111。也就是说，第一二极管111使得其阴极直接连接到第一节点21D，并且使得其阳极直接连接到第二节点22D，从而在第一二极管111与这些节点21D、22D中的一个之间不存在开关。第二二极管112和第三二极管113经由激活或去激活第二二极管112和第三二极管113二者的公共开关1223连接到节点21D、21D。
以下解释图4和图5的二极管电路10的操作原理。为了解释的目的，首先假设激活二极管111-11n中的每一个。也就是说，当第一电压电平V1施加到节点21D、22D时，二极管111-11n中的每一个能够传导电流。仅为了解释的目的，进一步假设单独的二极管111-11n具有相同芯片大小，从而它们具有相同额定电流。
当对二极管111-11n进行前向偏置时，导通损耗发生。在给定的通过具有二极管111-11n的并联电路的负载电流ID下，可以通过增加二极管电路10的二极管111-11n的数量（即通过增加总体芯片大小）来减小这些导通损耗。总体芯片大小是单独的二极管111-11n的各芯片大小之和。
然而，芯片大小的增加可能造成换流损耗的增加。当对应二极管的操作状态从前向偏置状态改变为反向偏置状态时（即当电压V从第一电压电平V1改变为第二电压电平V2时），换流损耗发生在二极管111-11n中的每一个中。下面参照多个二极管中的第j二极管11j来解释该情况。当第j二极管11j被前向偏置并且传导一部分电流I时，包括电子和空穴的电荷载流子等离子体出现在二极管11j的半导体区域中。当第j二极管11j被反向偏置时，从二极管11j去除起因于该等离子体的电荷（反向恢复电荷）。去除电荷载流子等离子体引起反向恢复电流（一般被提及为IRR）从第j二极管11j流动。反向恢复电流乘以在反向恢复处理期间二极管11j两端的电压定义与反向恢复处理有关的第j二极管11j中发生的损耗。当反向恢复电流仍然为高时，并且当二极管11j两端的电压已经增加时，第j二极管11j中的这些损耗朝向反向恢复处理的结束而增加。这些损耗的时间积分等于在每个开关处理中在二极管11j中所浪费的能量。用于固定的电流I的二极管111-11n中的每一个中所存储的反向恢复电荷取决于芯片大小以及通过二极管111-11n中的每一个的电流，其中，在给定的电流下，反向恢复电荷随着芯片大小增加而增加。
进一步地，起因于一个二极管的反向恢复电流的损耗可以发生在接纳来自该二极管的电流的器件中。例如，假设在根据图3的电路中，高侧晶体管电路40H和低侧晶体管电路40L交替地开启并且关断，并且在关断高侧晶体管电路40H和低侧晶体管电路40L中的一个与开启高侧晶体管电路40H和低侧晶体管电路40L中的另一个之间存在死区时间。当例如低侧晶体管电路40L已经关断时，与低侧晶体管电路40L并联连接的二极管电路10L接纳通过电感负载L的负载电流I。当高侧晶体管电路40H开启时，通过二极管电路10L的电流IL减小，（在与图3中所指示的方向相反的方向上流动的）通过高侧晶体管电路40H的电流增加。朝向该处理的结束，反向恢复电流在与图3所示的电流IL的方向相反的方向上流过二极管电路10L。附加于负载电流I，该反向恢复电流流过高侧晶体管电路40H。然而，在二极管电路10L中的反向恢复电流发生之时，高侧晶体管电路40H两端的电压可能仍然相对很高，因为此时高侧晶体管电路40H可能尚未完全开启。因此，反向恢复电流可能在将要接纳来自二极管电路10L的负载电流I的高侧晶体管电路40H中引起相对高的损耗。
在图4和图5的二极管电路10中，可以通过在换流处理期间合适地激活并且去激活二极管111-11n中的单独的二极管来将包括导通损耗和开关损耗的总损耗最小化。该处理包括两个后续时间段，即当电压V具有第一电压电平V1时并且当想要使二极管111-11n中的至少一个传导电流时的导通时间、以及当电压V具有第二电压电平V2并且当想要使节点21、22之间没有电流流动时的断开时间。通常，由于在二极管111-11n从前向偏置状态（导通状态）转变到反向偏置状态（阻断状态）期间换流损耗发生，因此多个二极管111-11n中的一些可以在导通时间的开始时被激活，并且可以在转换发生之前被去激活。然而，二极管111-11n中的至少一个保持激活。
例如，在图4所示的实施例中，可以在高侧晶体管电路40H传导电流之前去激活二极管电路10L的一些二极管。在当至少一个驱动信号S11H-S1nH假设导通电平之时的时间与当高侧晶体管电路40H（高侧晶体管电路40H中的至少一个晶体管）开始导通之时的时间之间存在不可避免的延迟时间。该延迟时间与将所述至少一个晶体管的内部栅极-源极电容充电到所述至少一个晶体管开始导通的阈值电压所需的时间对应。
当去激活二极管111-11n中的一个而仍然激活多个二极管111-11n中的至少另一个时，去激活的（多个）二极管两端的电压最多与仍然受前向偏置的二极管两端的电压对应。去激活的二极管中所存储的电荷随着通过二极管的电流减小到零而减小。因此，在反向偏置电压施加到节点21、22之前所去激活的二极管中发生的第一量的开关损耗比如果该二极管并未被去激活而是替代地经节点21、22之间的电压V而被反向偏置则将在该二极管中发生的第二量的开关损耗更低。下面，第一量与第二量之间的差被提及为开关损耗的增益。
在二极管电路10中，当去激活二极管中的至少一个时，所激活的二极管两端的电压增加。这造成在去激活之后二极管电路10中的导通损耗的增加。然而，特别是当在导通时间的结束前相对很短的时间去激活至少一个二极管时，导通损耗的这种增加比通过较早去激活所述二极管中的至少一个所获得的换流损耗的增益更小。
以此方式，有效的芯片大小可以关于导通损耗和换流损耗而得以优化。在导通时间的开始时，激活第一数量的二极管111-11n。该第一数量可以与总数量n对应，或可以少于总数量，但为至少一个（1）。从该数量的二极管，在导通时间的结束之前去激活至少一个二极管。因此，存在两组二极管，即在导通时间期间永久激活的第一组二极管以及在导通时间的结束之前去激活的第二组的二极管。第一组可以包括（例如因为没有与之串联连接的开关所以）无法被去激活的二极管或可以被激活并且去激活而且在导通时间期间永久激活的二极管。
根据进一步的实施例，在导通时间期间根本不激活第二组二极管。也就是说，这些二极管在导通时间期间保持去激活，而仅激活第一组二极管。
图6示出图解图4和图5所示的二极管电路10的操作原理的时序图。在图6中，示出第一节点21D与第二节点22D之间所施加的电压V以及第一组二极管和第二组二极管的激活状态的时序图。第一组二极管的激活状态由激活或去激活该组二极管中的至少一个的一个驱动信号S2k表示，第二组二极管的激活状态由激活或去激活该组二极管中的至少一个的一个驱动信号S2j表示。为了解释的目的，假设对应二极管当驱动信号S2j，S2k具有高电平（逻辑“1”电平）时被激活，而当驱动信号具有低电平（逻辑“0”电平）时被去激活。
在图6中，T1代表从第一时刻t21持续到第二时刻t22的导通时间。在导通时间T1期间，第一节点21与第二节点22之间所施加的电压V具有对多个二极管111-11n中被激活的这些二极管进行前向偏置的第一电压电平V1。T2代表在第二时刻t22与第三时刻t23之间的断开时间。在断开时间T2期间，第一节点21与第二节点22之间所施加的电压V具有对多个二极管111-11n中被激活的这些二极管进行反向偏置的第二电压电平V2。图6中仅示意性地图解电压V。当然，在实际电路中，电压V的斜率不是（如图6所图解的）垂直的。
参照图6，第二组的二极管在大多数导通时间T1被激活。然而，在就在导通时间T1的结束前的时刻t2x去激活第二组中的至少一个二极管（如图6中由在时间t2x变低的驱动信号S2j指示），而仍然激活第一组中的至少一个二极管。
根据一个实施例，当去激活第二组中的至少一个二极管时的时间t2x与当对二极管电路10进行反向偏置时的时间t22之间的时间差是在二极管中的电荷载流子的载流子寿命的一倍至五倍之间。特别地，该时间差可以在1微秒（μs）与10μs之间。
在图6的实施例中，新的操作周期在当电压V再次假设对二极管电路10进行前向偏置的第一电平V1时的时间t23开始。此时，再次激活第一组二极管和第二组二极管。与图6中的图解不同的是，激活也可以发生在t22与t23之间的更早的时间。在图6中在驱动信号S2j的情况下以虚线图解该情况。
在图6所图解的实施例中，当电压V对二极管电路10进行反向偏置时，（在时间t22）去激活第一组中的至少一个二极管。然而，这仅仅是示例。也可以保持第一组中的至少一个二极管永久激活。图6中以虚线图解该情况。在此情况下，可以省略第一组中的至少一个二极管的激活和去激活电路。
在电压V对二极管电路10进行反向偏置之前去激活第二组中的至少一个二极管预先需要关于电压V将在何时对二极管电路进行反向偏置的时间（图6中的t22）的信息。通常，该电压V的极性取决于控制信号（驱动信号），从而可以从该控制信号推导关于电压V何时对二极管电路进行反向偏置的时间的信息。例如，在图3的电路中，二极管电路10H两端的电压VH和二极管电路10L两端的电压VL的极性取决于高侧晶体管电路40H所接收到的驱动信号S11H-S1nH和低侧晶体管电路40L所接收到的驱动信号S11L-S1nL，其中，这些信号取决于输入信号Sin。根据一个实施例，驱动电路30在输入信号Sin的上升沿和下降沿与S11H-S1nH、S11L-S1nL中的至少一些的对应上升沿和下降沿之间引入延迟时间（例如，如参照图2中的信号Sin和S1x所解释的那样）。在此情况下，可以从输入信号Sin预先推导关于在高侧晶体管电路40H和低侧晶体管电路40L中的一个完全开启或关断（并且引起电压VH、VL中的一个的极性）改变时的时间的信息。
属于第一组和属于第二组的二极管111-11n的选择可以随着每个驱动周期而改变，或可以在若干驱动周期之后改变。尤其是在存在根本不激活的至少一个二极管的操作情况下，这可能有助于将损耗更均衡地分布在二极管111-11n当中，因为选择未激活的至少一个二极管可以随着时间而改变。
在导通时间的开始时激活的二极管的数量（即第一组二极管的数量与第二组二极管的数量之和）可以取决于二极管电路10的负载条件而变化。也就是说，可以存在在导通时间期间根本不激活的进一步的一组二极管，其中，该进一步的一组二极管的数量可以取决于二极管电路10的负载条件而变化。设n是二极管电路中的二极管的总数量，其中：
n = n1 + n2 + n3 (1),
其中，n1是第一组二极管的数量，n2是第二组二极管的数量，n3是进一步的一组二极管的数量。在导通时间的开始时激活的二极管的数量与n1+n2对应，其中，贯穿导通时间T1（并且可选地还贯穿断开时间T2）激活n1个二极管，并且在导通时间T1的结束之前去激活n2个二极管。
根据一个实施例，负载条件由通过前向偏置状态下的二极管电路10的负载电流ID表示。在该实施例中，驱动电路30D接收表示负载电流ID的电流信号SID，并且取决于电流信号SID来选择第一数量。驱动电路30D可以被配置为估计一个驱动周期中的电流信号SI，并且取决于所估计的电流信号SID来调整在随后的驱动周期中激活的二极管的总数量。根据进一步的实施例，驱动电路30D被配置为调整在一个驱动周期中激活的二极管的数量。同样地，可以取决于电流信号SID来调整第二组二极管的数量，其中，该数量可以随着电流ID减小而增加。根据一个实施例，在导通时间的开始时激活的二极管的总数量随着负载电流I ID减小而减小。
根据进一步的实施例，在第一组二极管的数量取决于电流信号SID而可变化的同时，在导通时间的开始时激活所有二极管111-11n。
第一组和第二组中的每一个表示芯片大小（其为单独的组中的二极管的芯片大小之和）。根据一个实施例，单独的二极管具有不同的芯片大小。在此情况下，驱动电路30D可以不仅取决于电流信号SI来选择第一组和第二组中的二极管的数量，而且可以选择第一组二极管和第二组二极管，以使得第一组所表示的芯片大小和第二组所表示的芯片大小随着负载电流增加而增加。同样地，第二组所表示的芯片大小可以随着负载减小而增加，也就是说，当负载电流减小时，在导通时间的结束之前去激活更高量的芯片大小。
驱动电路30D可以被配置为通过估计电路节点21D、22D之间的电压的极性来检测导通时间T1的开始。当然，可以在超前于导通时间的断开时间期间已经激活（例如通过开启对应开关121-12n）在导通时间的开始时有效的二极管。
二极管电路10的二极管111-11n可以集成在一个半导体本体中。二极管111-11n可以然后借助于例如，介电区域而彼此隔离。
参照图7，用于激活并且去激活二极管111-11n的开关121-12n可以是MOS晶体管（诸如MOSFET）。在图7所示的实施例中，MOSFET是p型MOSFET。然而，可以替代地使用任何其它类型的MOSFET或任何其它类型的开关器件。
开关121-12n可以实现为具有相对低的电压阻断能力。当对二极管电路10进行前向偏置时，并且当将要去激活对应二极管111-11n时，单独的开关121-12n中的任意一个阻断。然而，在此情况下，激活其它二极管111-11n中的至少一个，从而与阻断开关两端的电压对应的节点21、22之间的电压基本上是所述至少一个前向偏置二极管的前向电压。该电压最多大约是若干伏特。可以用在二极管电路10中的具有低电压阻断能力的开关121-12n通常具有低的导通电阻，从而与二极管111-11n串联的开关121-12n并不明显增加二极管电路10的导通损耗。诸如齐纳二极管或雪崩二极管的钳位二极管（未图解）可以并联连接到开关，以便限制开关121-12n两端的电压。
当对二极管电路10进行反向偏置时，二极管111-11n阻断反向偏置电压，并且因此保护开关121-12n。根据一个实施例，在对二极管电路10进行反向偏置时，开启开关121-12n。这有助于保持单独的开关121-12n两端的电压为低，并且有助于保护开关121-12n。当开关121-12n实现为使得它们的内部体二极管与对应二极管111-11n背对背连接的MOSFET时，当对二极管电路10进行反向偏置时，无需开启开关121-12n。在此情况下，每个MOSFET的体二极管将MOSFET两端的电压钳位到体二极管的前向电压。参照图7，具有连接到对应二极管的阳极端子的漏极端子（或具有连接到对应二极管的阴极端子的源极端子）的p型MOSFET具有与对应二极管背对背连接的内部体二极管。
图8详细图解图3中的应用电路的一个实施例。在该电路中，高侧晶体管电路40H包括多个IGBT 131H-13mH，多个IGBT 131H-13mH使得它们的负载路径（集电极-发射极路径）彼此并联连接，并且连接在第一电路节点21H与第二电路节点22H之间。低侧晶体管电路40L包括多个IGBT 131L-13mL，多个IGBT 131L-13mL使得它们的负载路径（集电极-发射极路径）彼此并联连接，并且连接在第三电路节点21L与第四电路节点22L之间。第一续流电路10H和第二续流电路10L均如参照图7解释的那样得以实现，并且均包括分别可以由均与一个二极管串联连接的开关激活并且去激活的多个二极管111H-11nH和111L-11nL。然而，可以如与之前解释的图4至图7相关地解释的那样来修改这些续流电路10H、10L。
在图8的实施例中，第一续流电路10H的二极管111H-11nH的数量与高侧晶体管电路40H的IGBT的数量对应，第二续流电路10L的二极管111L-11nL的数量与低侧晶体管电路40L的IGBT的数量对应。然而，这仅仅是示例。第一续流电路10H的二极管111H-11nH的数量可以与高侧晶体管电路40H的IGBT的数量不同，第二续流电路10L的二极管111L-11nL的数量可以与低侧晶体管电路40L的IGBT的数量不同。进一步地，可以激活并且去激活图8所示的第一续流电路10H中的二极管111H-11nH和第二续流电路10L中的二极管111L-11nL中的每一个。也就是说，这些二极管111H-11nH、111L-11nL中的每一个具有与之串联连接的对应开关S2。然而，也可以通过不提供与之串联连接的开关来使得这些二极管中的至少一个永久激活。
可以在需要半桥电路的任何种类的电路应用中采用具有半桥电路40H、40L和续流电路10H、10L的电路。根据一个实施例，在用于驱动电动电机的驱动应用中采用该电路。在这种类型的应用中，双极晶体管电路40H、40L中的IGBT和续流电路10H、10L中的二极管111H-11nH、111L-11nL可以在驱动操作期间在不同时刻不同地受压力（stress）。IGBT 121H-12nH、121L-12nL可能在电力经由半桥电路40H、40L从电源端子22H、22L供给至电机（电机连接到输出21L、22H并且图8中未示出）的这些时间段期间受更多压力。二极管111H-11nH、111L-11nL可能在电力经由续流电路10H、10L从电机反馈到电力供给端子21H、22L的制动（braking）操作期间受更多压力。可以因此单独地控制双极晶体管电路40H中的IGBT 121H-12nH、双极晶体管电路40L中的IGBT 121L-12nL以及续流电路10H中的二极管111H-11nH、续流电路10L中的二极管111L-11nL。驱动电路30控制高侧晶体管电路40H、低侧晶体管电路40L以及续流电路10H、10L的操作。
根据一个实施例，驱动电路30被配置为通过在此之前参照图1至图3所解释的方式取决于输入信号来开启并且关断高侧晶体管电路40H和低侧晶体管电路40L，其中，当输入信号Sin具有高电平时，可以开启高侧晶体管电路40H，当输入信号Sin具有低电平时，可以开启低侧晶体管电路40L。“开启”高侧晶体管电路40H意指高侧晶体管电路40H的第一组IGBT由于受控于输入信号Sin而开启，其中，第一副组在第一时间段被保持在导通状态，第二副组在第一时间段的结束之前关断。可选地，不开启高侧晶体管电路40H的第二组IGBT。驱动电路30可以取决于表示通过高侧晶体管电路40H的负载电流的负载电流信号SIH来控制第一组IGBT和第二组IGBT的数量以及第一副组IGBT和第二副组IGBT的数量。
同样地，“开启”低侧晶体管电路40L意指低侧晶体管电路40L的第一组IGBT由于受控于输入信号Sin而开启，其中，第一副组在第一时间段被保持在导通状态，第二副组在第一时间段的结束之前关断。可选地，不开启低侧晶体管电路40L的第二组IGBT。驱动电路30可以取决于表示通过低侧晶体管电路40L的负载电流的负载电流信号SIL来控制第一组IGBT和第二组IGBT的数量以及第一副组IGBT和第二副组IGBT的数量。
进一步地，驱动电路30取决于表示分别通过高侧晶体管电路40H和续流电路10H的负载电流IH的负载电流信号SIH来控制续流电路10H，并且驱动电路30取决于表示分别通过低侧晶体管电路40L和续流电路10L的负载电流IL的负载电流信号SIL来控制续流电路10L。
根据一个实施例，高侧电路40H和低侧电路40L中的一个的一个或更多个IGBT以及高侧电路40H和低侧电路40L中的这一个的一个或更多个二极管集成在功率半导体模块中，功率半导体模块是包括其上安装并且容纳有至少一个IGBT和至少一个二极管的衬底（诸如DCB（直接铜接合）衬底）的模块。在此情况下，并且当在一个开关周期中存在永久去激活的第二组IGBT和二极管时，去激活一个模块的至少一个IGBT和对应二极管。
在特定条件下，在图1的双极晶体管电路40中，当关断至少一个IGBT时，可能发生峰值电压（过电压）。根据一个实施例，双极晶体管电路40包括保护部件，其在过电压条件的情况下开启所关断的IGBT中的至少一些。图9图解具有过电压保护部件的双极晶体管电路40的实施例。在该双极晶体管电路40中，每当电压V具有比预定电压电平更高的电压电平时，就开启IGBT 131-13m中被关断的那些IGBT。预定电压电平为使得仅在过电压情形的情况下电压V达到该电压电平。在图9的实施例中，保护部件包括齐纳二极管151-15m。这些齐纳二极管151-15m中的每一个连接在IGBT 131-13m中的一个的集电极端子与栅极端子之间。连接齐纳二极管151-15m中的每一个，以使得当IGBT的负载路径电压（集电极-发射极电压）基本上达到齐纳二极管151-15m的击穿电压（齐纳电压）时，其开启对应的IGBT 131-13m。齐纳二极管151-15m独立于对应的驱动信号S11-S1m来开启IGBT 131-13m。也就是说，当电压V达到预定阈值时，齐纳二极管151-15m越过驱动信号S11-S1m。当初始被关断的IGBT 131-13m开启时，其分得总电流的份额，由此减少通过之前开启的那些IGBT的电流。单独的齐纳二极管151-15m保持IGBT导通，直到节点21、22之间的电压V落到预定阈值之下。可选地，双极二极管151-15m背对背连接到齐纳二极管151-15m中的每一个。
另外通过示例的方式，当二极管电路10被前向偏置时，峰值电流（过电流）可能发生在二极管电路10中。尤其是在去激活二极管111-11n中的至少一个的操作情形中，存在峰值电流使得这些激活的二极管过载的风险。
根据一个实施例，二极管电路10包括保护部件，其在过电流条件的情况下激活所去激活的二极管中的至少一些。图10图解具有过电流保护部件的二极管电路10的另一实施例。在该二极管电路10中，每当电压V具有对二极管电路10进行前向偏置的极性并且具有比预定电压电平更高的电压电平时，开启这些被关断以去激活对应二极管111-11n的开关121-12n。预定电压电平为使得仅在过电流情形的情况下电压V达到该电压电平。在图10的实施例中，保护部件包括齐纳二极管141-14n。在图10的实施例中,这些齐纳二极管141-14n中的每一个连接在实现为p型（增强）MOSFET的开关121-12n中的一个的漏极端子D与栅极端子G之间。连接这些齐纳二极管141-14n中的每一个，以使得当MOSFET的负载路径电压（漏极-源极电压）基本上达到齐纳二极管141-14n的击穿电压（齐纳电压）时，其开启对应MOSFET 121-12n。齐纳二极管141-14n独立于对应的驱动信号S21-S2n开启MOSFET 111-11n。也就是说，当电压V达到预定阈值时，齐纳二极管越过驱动信号S1-Sn。当被去激活的二极管的MOSFET 121-12n开启时，对应的二极管111-11n分得总电流的份额，由此减少通过之前激活的那些二极管的电流。单独的齐纳二极管保持被去激活的二极管的MOSFET导通，直到节点21、22之间的电压V落到预定阈值之下。
去激活部件（开关）121-12n和二极管111-11n可以集成在同一封装或模块中。根据一个实施例，开关和对应二极管集成在具有包括二极管的第一半导体芯片和包括开关的第二半导体芯片的芯片上芯片布置中。
图11图解这样的芯片上芯片布置的一个实施例。在图11中，标号11i代表之前解释的二极管111-11n中的第i二极管，标号12i代表对应开关。参照图11，第i二极管11i实现为垂直二极管，并且包括第一半导体本体100，在第一半导体本体100中，布置第一导电类型的第一发射极区域（阳极区域）111和第二导电类型的第二发射极区域（阴极区域）112。第一发射极区域111和第二发射极区域112在第一半导体本体100的垂直方向上间隔开。在第一发射极区域111与第二发射极区域112之间布置第一导电类型和第二导电类型之一的并且比第一发射极区域111和第二发射极区域112更低掺杂的基极区域113。第一发射极区域111电连接到第一半导体本体100的第一表面101上所布置的第一接触电极121，第二发射极区域112电连接到与第一表面101相对的第二表面102上所布置的第二接触电极122。
在图11的实施例中，MOSFET 12i在第二半导体本体200中实现为包括至少一个晶体管单元的垂直MOSFET。晶体管单元包括电连接到源极（S）电极221的源极区域211以及将源极区域211与漂移区域213接合的本体区域212。本体区域212位于漂移区域213与源极区域211之间。MOSFET进一步包括电连接到漏极电极223的漏极区域214，其中，在漏极区域214与本体区域212之间布置漂移区域213。MOSFET进一步包括邻近本体区域212并且通过栅极电介质232与本体区域212介电绝缘的栅极电极231。栅极电极231包括若干栅极电极区段，其中，每个栅极电极区段邻近一个晶体管单元的源极区域211和本体区域212。这些栅极电极区段中的每一个电连接到栅极端子G（尽管仅一个栅极电极区段与栅极端子G之间的连接在图10中是可见的）。栅极电极231以常规方式用于控制源极区域211与漂移区域213之间的本体区域212中的导通沟道。栅极电极231电连接到栅极端子G。
MOSFET可以包括多个晶体管单元，其中，单独的晶体管单元通过使得它们的源极区域211电连接到公共源极电极221而并联连接。进一步地，单独的晶体管单元共享漂移区域213和漏极区域214。源极电极221进一步连接到单独的晶体管单元的本体区域212。
MOSFET可以实现为n型MOSFET或p型MOSFET。在n型MOSFET中，源极区域211、漂移区域213和漏极区域214是n掺杂的，而本体区域212是p掺杂的。在p型MOSFET中，源极区域211、漂移区域213和漏极区域214是p掺杂的，而本体区域212是n掺杂的。
参照图11，漏极电极223电连接并且安装到二极管11i的阳极电极121。可以在阳极电极121与漏极电极223之间布置连接层300（诸如焊料层或导电粘合层等）。
根据一个实施例，MOSFET 12i是p型MOSFET，二极管的第一发射极区域111是p掺杂的，从而形成第i二极管11i的阳极区域，而第二发射极区域112是n掺杂的，从而形成阴极区域。基极区域113可以是n掺杂的或p掺杂的。
图11示出一个二极管11i和对应的开关12i。根据进一步的实施例（未示出），若干个二极管被集成在半导体本体100中。在此情况下，单独的二极管共享第二发射极区域112和基极区域113。单独的二极管的第一发射极区域111在半导体本体100的横向方向上间隔开。可选地，在单独的二极管的单独的第一发射极区域111之间布置垂直介电层。在第一发射极区域111中的每一个上，可以安装MOSFET或另一类型的开关，以激活或去激活对应的二极管。
在之前解释的实施例中，单独的二极管的电路符号是双极二极管（pin二极管）的电路符号。然而，也可以将单独的二极管实现为其它类型的二极管（诸如肖特基二极管）。肖特基二极管具有比双极二极管更低的反向恢复电荷。甚至可以在一个二极管电路10中实现不同类型的二极管。也就是说，二极管电路10中的至少一个二极管可以实现为肖特基二极管，而二极管中的至少另一个实现为双极二极管。在该实施例中，可以连接肖特基二极管以使得其总是被激活（不包括去激活部件）。例如，图4的二极管111可以实现为肖特基二极管。
根据进一步的实施例，将二极管电路10的二极管111-11n中的至少一个优化为使得低反向恢复电荷存储在前向偏置模式下的二极管中。例如，可以通过实现具有低发射极效率的二极管的发射极区域（诸如图11的发射极区域111、112）中的一个来获得具有低反向恢复电荷的二极管。在该实施例中，可以连接具有低效率发射极的二极管，以使得其总是被激活（不包括去激活部件）。例如，图4的二极管111可以实现为低效率发射极二极管。
虽然已经公开了本发明各个示例性实施例，但对于本领域技术人员显而易见的是，在不脱离本发明的精神和范围的情况下，可以作出各种改变和修改，这将实现本发明的一些优点。对于本领域技术人员而言很明显，可以合适地代替执行相同功能的其它组件。应提到的是，参照具体附图所解释的特征可以与其它附图的特征组合，即使在尚未明确提到这一点的那些情况下。这样的对于创新构思的修改意图由随附权利要求所覆盖。
空间有关的术语（诸如“在……之下”、“以下”、“低于”、“在……上”和“之上”等）用于便于用以解释一个元件相对于第二元件的定位的描述。除了与图中所描绘的不同定向之外，这些术语意图还包括器件的不同定向。进一步地，诸如“第一”和“第二”等的术语也用于描述各个元件、区域、区段等，并且也并非意图进行限制。贯穿于描述，同样的术语提及同样的元件。
如在此使用的那样，术语“具有”‌、“‌包含”、“包括‌”和“‌含有”等是指示所声明的要素或特征的存在性的开放式术语，而非排除附加要素或特征。数量词‌“一个”、“‌某个”以及代词“‌这个”意图包括复数以及单数，除非上下文另外清楚指明。
虽然已经在此图解并且描述了具体实施例，但本领域普通技术人员应领会，在不脱离本发明的范围的情况下，可以由多种替换和/或等同的实现来代替所示出并且描述的具体实施例。本申请意图覆盖在此所讨论的具体实施例的任何改动和变形。因此，意图仅由权利要求及其等同物来限制本发明。

Claims (35)

1. 一种用于操作电路的方法，所述电路包括第一节点、第二节点以及在所述第一节点与所述第二节点之间并联耦接的多个双极晶体管，所述方法包括：在一个驱动周期中，
开启所述多个双极晶体管中的第一组双极晶体管，所述第一组包括第一副组和第二副组，并且所述第一副组和所述第二副组中的每一个包括双极晶体管中的一个或更多个；
在第一时间段的结束时关断所述第一副组的双极晶体管；以及
在所述第一时间段的结束之前的时刻关断所述第二副组的双极晶体管。
2. 如权利要求1所述的方法，其中，所述第一副组的双极晶体管的选择取决于所述电路的负载条件。
3. 如权利要求2所述的方法，其中，所述负载条件取决于通过所述电路的电流。
4. 如权利要求2所述的方法，
其中，在多个后续的驱动周期中操作所述电路，
其中，在一个驱动周期中检测负载条件，以及
其中，检测到的负载条件被用于在下一驱动周期中选择所述第一副组。
5. 如权利要求3所述的方法，其中，所述第二副组的双极晶体管具有总体芯片大小，并且其中选择所述第二副组以使得总体芯片大小随着通过所述电路的电流减小而增加。
6. 如权利要求1所述的方法，还包括：
在所述第一时间段期间，关断所述多个双极晶体管中的第二组。
7. 如权利要求6所述的方法，其中，所述第二组的双极晶体管的选择取决于所述电路的负载条件。
8. 如权利要求7所述的方法，其中，所述负载条件取决于通过所述电路的电流。
9. 如权利要求6所述的方法，
其中，在多个后续的驱动周期中操作所述电路，
其中，在一个驱动周期中检测负载条件，以及
其中，检测到的负载条件被用于在下一驱动周期中选择所述第二组。
10. 如权利要求7所述的方法，其中，所述第二组的双极晶体管具有总体芯片大小，并且其中选择所述第二组以使得所述第二组的总体芯片大小随着通过所述电路的电流减小而增加。
11. 如权利要求1所述的方法，其中，所述双极晶体管是IGBT。
12. 如权利要求1所述的方法，进一步包括：
在所述第一节点与所述第二节点之间在导通时间施加第一电压，所述第一电压被配置为对与所述多个双极晶体管并联的所述第一节点和所述第二节点之间并联耦接的多个二极管进行前向偏置；
在所述导通时间之后在所述第一节点与所述第二节点之间在断开时间施加第二电压，所述第二电压被配置为对二极管进行反向偏置；以及
在所述导通时间的结束之前的时刻将第一组的二极管从激活状态切换到去激活状态，所述第一组的二极管包括一个或更多个的但是少于所有所述多个二极管的二极管。
13. 如权利要求12所述的方法，其中，所述第一组的二极管的选择取决于所述电路的负载条件。
14. 如权利要求13所述的方法，其中，所述负载条件取决于通过所述电路的电流。
15. 如权利要求12所述的方法，进一步包括：
在所述导通时间期间去激活所述多个二极管中的进一步的一组，所述进一步的一组的二极管包括一个或更多个的但是少于所有所述多个二极管的二极管。
16. 如权利要求12所述的方法，其中，所述进一步的一组的二极管的选择取决于所述电路的负载条件。
17. 如权利要求16所述的方法，其中，所述负载条件取决于通过所述电路的电流。
18. 如权利要求1所述的方法，其中，多个二极管并联耦接在与所述多个双极晶体管并联的所述第一节点与所述第二节点之间，所述方法进一步包括：
在所述第二副组的双极晶体管被关断的时间段将所述多个二极管中的一组从激活状态切换到去激活状态，所述一组的二极管包括一个或更多个的但是少于所有所述多个二极管的二极管。
19. 如权利要求6所述的方法，其中，多个二极管并联耦接在与所述多个双极晶体管并联的所述第一节点与所述第二节点之间，所述方法进一步包括：
在所述第二组的双极晶体管被关断的时间段将所述多个二极管中的一组从激活状态切换到去激活状态，所述一组的二极管包括一个或更多个的但是少于所有所述多个二极管的二极管。
20. 一种电路，包括：
双极晶体管电路，包括第一节点、第二节点以及在所述第一节点与所述第二节点之间并联耦接的多个双极晶体管；以及
驱动电路，被配置为：
开启所述多个双极晶体管中的第一组，所述第一组包括第一副组和第二副组，并且所述第一副组和所述第二副组中的每一个包括双极晶体管中的一个或更多个，
在第一时间段的结束时关断所述第一副组；
在所述第一时间段的结束之前的时刻关断所述第二副组。
21. 如权利要求20所述的电路，其中，所述驱动电路被配置为：取决于所述电路的负载条件来选择所述第一副组的双极晶体管。
22. 如权利要求21所述的电路，其中，所述负载条件取决于通过所述电路的电流。
23. 如权利要求21所述的电路，
其中，所述双极晶体管电路被配置为在多个后续的驱动周期中进行操作，
其中，所述驱动电路被配置为在一个驱动周期中检测负载条件并且使用检测到的负载条件在下一驱动周期中选择所述第一组。
24. 如权利要求22所述的方法，其中，所述第一副组的双极晶体管具有总体芯片大小，并且其中所述驱动电路被配置为：选择所述第一副组以使得总体芯片大小随着通过所述电路的电流增加而增加。
25. 如权利要求20所述的电路，其中，所述驱动电路进一步被配置为：在所述第一时间段期间去激活所述多个双极晶体管中的第二组，所述第二组的双极晶体管包括一个或更多个的但是少于所有所述多个双极晶体管的双极晶体管。
26. 如权利要求25所述的电路，其中，所述驱动电路被配置为：取决于所述电路的负载条件来选择所述第二组的极晶体管。
27. 如权利要求26所述的电路，其中，所述负载条件取决于通过所述电路的电流。
28. 如权利要求20所述的电路，进一步包括：
二极管电路，包括并联耦接在与所述多个双极晶体管并联的所述第一节点与所述第二节点之间的多个二极管，所述二极管电路被配置为在导通时间中被前向偏置而在断开时间中被反向偏置；以及
去激活电路，被配置为在导通时间段的结束之前的时刻将所述多个二极管中的第二组从激活状态切换到去激活状态，所述第二组的二极管包括一个或更多个的但是少于所有所述多个二极管的二极管。
29. 如权利要求28所述的电路，其中，所述去激活电路包括：
与所述多个二极管中的至少一个串联连接的至少一个开关；以及
其中，所述驱动电路进一步被配置为：开启以及关断所述至少一个开关。
30. 如权利要求28所述的电路，其中，所述去激活电路被配置为：取决于所述电路的负载条件来选择所述第二组的二极管。
31. 如权利要求30所述的电路，其中，所述负载条件取决于通过所述电路的电流。
32. 如权利要求28所述的电路，其中，所述去激活电路进一步被配置为：在所述导通时间期间去激活所述多个二极管中的进一步的一组，所述进一步的一组的二极管包括一个或更多个的但是少于所有所述多个二极管的二极管。
33. 如权利要求28所述的方法，进一步包括：
在所述第二副组的双极晶体管被关断的时间段将所述多个二极管中的第三组从激活状态切换到去激活状态，所述第三组的二极管包括一个或更多个的但是少于所有所述多个二极管的二极管。
34. 如权利要求28所述的方法，进一步包括：
在所述第二组的双极晶体管被关断的时间段将所述多个二极管中的第四组从激活状态切换到去激活状态，所述第四组的二极管包括一个或更多个的但是少于所有所述多个二极管的二极管。
35. 一种操作电路的方法，所述电路包括第一节点、第二节点以及在所述第一节点与所述第二节点之间并联耦接的多个双极晶体管，所述方法包括：在一个驱动周期中，
选择所述多个双极晶体管中的第一组，所述第一组包括第一副组和第二副组，并且所述第一副组和所述第二副组中的每一个包括一个或更多个双极晶体管，
在第一时间段的开始时，开启所述第一组的双极晶体管；
在所述第一时间段的结束时，关断所述第一副组的双极晶体管；以及
在所述第一时间段的结束之前的时刻，保持所述第二副组的双极晶体管关断。
CN201410202264.5A 2013-05-14 2014-05-14 具有多个双极晶体管的电路以及用于控制该电路的方法 Active CN104158536B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/893,450 2013-05-14
US13/893450 2013-05-14
US13/893,450 US9231565B2 (en) 2013-05-14 2013-05-14 Circuit with a plurality of bipolar transistors and method for controlling such a circuit

Publications (2)

Publication Number Publication Date
CN104158536A true CN104158536A (zh) 2014-11-19
CN104158536B CN104158536B (zh) 2018-03-30

Family

ID=51831510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410202264.5A Active CN104158536B (zh) 2013-05-14 2014-05-14 具有多个双极晶体管的电路以及用于控制该电路的方法

Country Status (3)

Country Link
US (2) US9231565B2 (zh)
CN (1) CN104158536B (zh)
DE (1) DE102014106787A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018121594A1 (zh) * 2016-12-30 2018-07-05 华为技术有限公司 电压调整方法、控制器和芯片
CN108604856A (zh) * 2016-02-16 2018-09-28 三菱电机株式会社 用于控制多管芯功率模块的操作的方法和装置
CN108781076A (zh) * 2016-03-15 2018-11-09 理想能量有限公司 具有防止意外导通的被动部件的双基极连接式双极晶体管

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455948B2 (en) * 2011-01-07 2013-06-04 Infineon Technologies Austria Ag Transistor arrangement with a first transistor and with a plurality of second transistors
JP6217248B2 (ja) * 2013-08-30 2017-10-25 株式会社オートネットワーク技術研究所 半導体装置
US9397584B2 (en) * 2013-09-25 2016-07-19 Eaton Corporation Multi-level converter apparatus and methods using clamped node bias
TWI682515B (zh) 2014-08-20 2020-01-11 美商納維達斯半導體公司 具有分布閘極之功率電晶體
US9496864B2 (en) * 2014-12-18 2016-11-15 General Electric Company Gate drive circuit and method of operating same
DE102016200681A1 (de) * 2015-04-17 2016-10-20 Robert Bosch Gmbh Schaltungssystem umfassend mindestens zwei parallel geschaltete Schaltungsanordnungen und Verfahren zum Betrieb eines Schaltungssystems
US9490794B1 (en) * 2015-04-21 2016-11-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Dynamic shutdown protection circuit
JP6561794B2 (ja) 2015-11-20 2019-08-21 トヨタ自動車株式会社 スイッチング回路
US9660632B1 (en) * 2015-12-16 2017-05-23 Cirrus Logic, Inc. Adjustable time duration for driving pulse-width modulation (PWM) output to reduce thermal noise
JP6662494B2 (ja) * 2017-06-07 2020-03-11 富士電機株式会社 ゲート駆動装置
US11063583B2 (en) * 2017-12-19 2021-07-13 Infineon Technologies Ag Multi-sense circuit for parallel-connected power switches
JP7318335B2 (ja) * 2019-06-14 2023-08-01 富士電機株式会社 集積回路、半導体装置
CN110311668B (zh) * 2019-07-05 2022-11-04 上海趣致网络科技有限公司 一种芯片输出管脚正向过压及反向电压保护电路及方法
EP3772750A1 (en) * 2019-08-07 2021-02-10 Infineon Technologies AG Semiconductor module arrangement
EP3876423A1 (en) * 2020-03-06 2021-09-08 Infineon Technologies Austria AG Electronic circuit with a transistor device and a biasing circuit
TWI803926B (zh) * 2021-08-03 2023-06-01 博盛半導體股份有限公司 具金氧半場效電晶體與二極體模組的電路及其實施方法
DE102022120996A1 (de) 2022-08-19 2024-02-22 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Betrieb eines Wechselrichters mit mehreren Halbleiterchips pro Leistungsschalter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732028A (en) * 1995-11-29 1998-03-24 Samsung Electronics Co., Ltd. Reference voltage generator made of BiMOS transistors
US20110089865A1 (en) * 2009-10-16 2011-04-21 Green Solution Technology Co., Ltd. Load driving circuit and multi-load feedback circuit
CN102099993A (zh) * 2008-07-17 2011-06-15 音频专用集成电路公司 可控重叠驱动电路
CN102958263A (zh) * 2011-08-23 2013-03-06 台达电子企业管理（上海）有限公司 电子安定器

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2742932C3 (de) 1977-09-23 1980-08-14 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schrittweise betriebener kollektorloser Gleichstrommotor mit einem Permanentmagnetläufer
JPH0821840B2 (ja) 1989-12-07 1996-03-04 富士電機株式会社 パワー半導体装置のスナバ回路
US6204717B1 (en) 1995-05-22 2001-03-20 Hitachi, Ltd. Semiconductor circuit and semiconductor device for use in equipment such as a power converting apparatus
JPH09130218A (ja) * 1995-10-31 1997-05-16 Mitsubishi Electric Corp 演算増幅器およびディジタル信号伝達回路
US6046915A (en) 1997-02-21 2000-04-04 Lucent Technologies Inc. Phase selection circuit for three phase power converter and method of operation thereof
US6847239B2 (en) * 2002-04-16 2005-01-25 Research In Motion Limited Frequency divider system
US7285992B1 (en) * 2002-12-20 2007-10-23 National Semiconductor Corporation Amplifier with charge-pump generated local supplies
JP4628770B2 (ja) 2004-02-09 2011-02-09 株式会社日立製作所 照明装置を備えた画像表示装置及び画像表示方法
DE102006047243A1 (de) 2006-05-15 2007-11-22 Infineon Technologies Ag Bordnetz mit mindestens einem Leistungstransistor und Verfahren zum Schutz eines Bordnetzes
KR100911159B1 (ko) * 2007-08-30 2009-08-06 한국과학기술원 멀티플렉서 회로
US7804337B2 (en) * 2007-10-23 2010-09-28 Texas Instruments Incorporated Method and apparatus of SFDR enhancement
US20090284303A1 (en) * 2008-05-16 2009-11-19 Zong Bo Hu Control circuits and methods for controlling switching devices
US7915944B2 (en) * 2009-04-27 2011-03-29 General Electric Company Gate drive circuitry for non-isolated gate semiconductor devices
US8729814B2 (en) * 2009-11-25 2014-05-20 Lutron Electronics Co., Inc. Two-wire analog FET-based dimmer switch
KR101301213B1 (ko) * 2009-12-16 2013-08-28 한국전자통신연구원 고주파 대역 스위칭용 에스피디티 스위치
JP5440438B2 (ja) 2010-08-04 2014-03-12 三菱電機株式会社 パワーモジュール
US20120043906A1 (en) * 2010-08-23 2012-02-23 Steven Daniel Jones Mixed-Signal Network for Generating Distributed Electrical Pulses
EP2445110B1 (en) * 2010-10-22 2014-05-14 ABB Research Ltd Gate driver unit for electrical switching device
US8368432B2 (en) * 2010-11-12 2013-02-05 Nxp B.V. Interference-tolerant communication circuit
EP2506425B1 (en) * 2011-04-01 2013-12-25 Nxp B.V. Source or emitter follower buffer circuit and method
CN202094794U (zh) * 2011-05-18 2011-12-28 南京博兰得电子科技有限公司 一种自举型门极驱动控制电路
EP2525492B1 (en) * 2011-05-19 2019-07-10 Nxp B.V. Electronic switching device
KR101552420B1 (ko) * 2011-05-23 2015-09-10 샤프 가부시키가이샤 주사 신호선 구동 회로, 그것을 구비한 표시 장치 및 주사 신호선의 구동 방법
TWI448078B (zh) * 2011-06-09 2014-08-01 Mstar Semiconductor Inc 電壓準位移位器與昇壓驅動電路
US8717085B2 (en) * 2011-08-26 2014-05-06 International Rectifier Corporation Power saving resonant gate driver and related method
US8508250B2 (en) * 2011-10-13 2013-08-13 Research In Motion Limited Asymmetrical bus keeper
EP2587670A1 (en) 2011-10-26 2013-05-01 ABB Technology AG Control contact driving system
US8618843B2 (en) * 2011-12-21 2013-12-31 Ati Technologies Ulc High speed serial input/output bus voltage mode driver with tunable amplitude and resistance
EP2801143A1 (en) * 2012-01-05 2014-11-12 American Power Conversion Corporation Methods and apparatus for controlling power switches via a digital communication bus
US8619382B2 (en) * 2012-04-20 2013-12-31 Texas Instruments Incorporated High speed, low power write current switching scheme for HDD preamplifier
US8861125B2 (en) * 2012-04-23 2014-10-14 Texas Instruments Incorporated Preamplifier output current control
CN103378822A (zh) * 2012-04-25 2013-10-30 鸿富锦精密工业（深圳）有限公司 调谐器防干扰电路
US8923022B2 (en) * 2012-05-11 2014-12-30 General Electric Company Method and apparatus for controlling thermal cycling
US8847655B2 (en) * 2012-05-22 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Binary control arrangement and method of making and using the same
US9270277B2 (en) * 2012-06-28 2016-02-23 Northwestern University Emitter-coupled spin-transistor logic
US20140035627A1 (en) * 2012-08-06 2014-02-06 Fairchild Semiconductor Corporation SiC Proportional Bias Switch Driver Circuit with Current Transformer
US8779807B2 (en) * 2012-08-27 2014-07-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Method, system, and apparatus for efficiently driving a transistor with a booster in voltage supply
JP5884758B2 (ja) * 2013-03-22 2016-03-15 セイコーエプソン株式会社 液体吐出装置
US8981817B2 (en) * 2013-06-25 2015-03-17 Stmicroelectronics International N.V. Operating conditions compensation circuit
JP6361852B2 (ja) * 2013-11-29 2018-07-25 株式会社リコー Ｌｖｄｓドライバ
US9660652B2 (en) * 2014-09-23 2017-05-23 Texas Instruments Incorporated Differential driver with pull up and pull down boosters

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732028A (en) * 1995-11-29 1998-03-24 Samsung Electronics Co., Ltd. Reference voltage generator made of BiMOS transistors
CN102099993A (zh) * 2008-07-17 2011-06-15 音频专用集成电路公司 可控重叠驱动电路
US20110089865A1 (en) * 2009-10-16 2011-04-21 Green Solution Technology Co., Ltd. Load driving circuit and multi-load feedback circuit
CN102958263A (zh) * 2011-08-23 2013-03-06 台达电子企业管理（上海）有限公司 电子安定器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108604856A (zh) * 2016-02-16 2018-09-28 三菱电机株式会社 用于控制多管芯功率模块的操作的方法和装置
CN108604856B (zh) * 2016-02-16 2020-05-19 三菱电机株式会社 用于控制多管芯功率模块的操作的方法和装置
CN108781076A (zh) * 2016-03-15 2018-11-09 理想能量有限公司 具有防止意外导通的被动部件的双基极连接式双极晶体管
CN108781076B (zh) * 2016-03-15 2022-08-09 理想能量有限公司 具有防止意外导通的被动部件的双基极连接式双极晶体管
WO2018121594A1 (zh) * 2016-12-30 2018-07-05 华为技术有限公司 电压调整方法、控制器和芯片
US10394262B2 (en) 2016-12-30 2019-08-27 Huawei Technologies Co., Ltd. Voltage regulation method, controller, and chip

Also Published As

Publication number Publication date
US20160099707A1 (en) 2016-04-07
US10547291B2 (en) 2020-01-28
US9231565B2 (en) 2016-01-05
DE102014106787A1 (de) 2014-11-20
US20140340124A1 (en) 2014-11-20
CN104158536B (zh) 2018-03-30

Similar Documents

Publication Publication Date Title
CN104158536A (zh) 具有多个双极晶体管的电路以及用于控制该电路的方法
KR102236287B1 (ko) GaN 트랜지스터 기반 파워 컨버터를 위한 부트스트랩 커패시터 과전압 관리 회로
KR101655519B1 (ko) 역-도전 절연 게이트 바이폴라 트랜지스터 및 게이트 구동기 회로를 갖는 전자 회로
EP3745466A1 (en) Integrated failsafe pulldown circuit for gan switch
US8120391B2 (en) Circuit arrangement including a voltage supply circuit and semiconductor switching element
US8558586B1 (en) Circuit arrangement for driving transistors in bridge circuits
US10069439B2 (en) Power conversion system, power module, and semiconductor device with diode coupling
KR101076744B1 (ko) 반도체 스위치 및 그 반도체 스위치가 적용된 전력변환시스템
US8890496B2 (en) Drive controller
CN104158533A (zh) 具有多个二极管的电路以及用于控制该电路的方法
US10651719B2 (en) Method and control device for controlling a commutation process of a load current between switching modules
CN111193395A (zh) 基于零电流检测的谐振转换器控制
CN103545308A (zh) 具有至少两个开关的集成电路
CN101326717A (zh) 发射极开关结构的驱动电路
US9698772B2 (en) Drive circuit for reverse-conducting IGBTs
CN111030431A (zh) 半导体装置
US8416015B2 (en) Active rectifying apparatus
CN110870185A (zh) 混合升压转换器
KR102590999B1 (ko) 스위칭 전환에서 추가 타이밍 단계를 갖는 이중-베이스 양극성 트랜지스터의 동작
CN210380646U (zh) 一种组合功率管驱动电路和电源装置
US20230088648A1 (en) Power Module with Protection Circuit
CN110352548A (zh) 功率模块、反向导通igbt及驱动电路
US11606090B2 (en) Semiconductor device
CN102931882B (zh) 具有反极性保护的电源模块
US11373997B2 (en) High voltage integrated circuit device employing element separation method using high voltage junction

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant