KR102590999B1 - 스위칭 전환에서 추가 타이밍 단계를 갖는 이중-베이스 양극성 트랜지스터의 동작 - Google Patents
스위칭 전환에서 추가 타이밍 단계를 갖는 이중-베이스 양극성 트랜지스터의 동작 Download PDFInfo
- Publication number
- KR102590999B1 KR102590999B1 KR1020187002332A KR20187002332A KR102590999B1 KR 102590999 B1 KR102590999 B1 KR 102590999B1 KR 1020187002332 A KR1020187002332 A KR 1020187002332A KR 20187002332 A KR20187002332 A KR 20187002332A KR 102590999 B1 KR102590999 B1 KR 102590999B1
- Authority
- KR
- South Korea
- Prior art keywords
- base
- emitter
- regions
- region
- collector
- Prior art date
Links
- 230000007704 transition Effects 0.000 title abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 230000000977 initiatory effect Effects 0.000 claims description 3
- 230000002457 bidirectional effect Effects 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 claims 4
- 239000000758 substrate Substances 0.000 abstract description 3
- 230000008901 benefit Effects 0.000 description 8
- 238000011084 recovery Methods 0.000 description 8
- 239000002800 charge carrier Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
-
- H01L29/747—
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/051—Manufacture or treatment of vertical BJTs
- H10D10/056—Manufacture or treatment of vertical BJTs of vertical BJTs having the main current going through the whole substrate, e.g. power BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/40—Vertical BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/80—Bidirectional devices, e.g. triacs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0054—Gating switches, e.g. pass gates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Bipolar Transistors (AREA)
- Power Conversion In General (AREA)
Abstract
이중-베이스 양방향 양극성 파워 트랜지스터를 동작하는 방법 및 시스템이 제공된다. 두 개의 타이밍 단계들이 턴-오프로의 전환을 위해 사용된다: 하나의 단계에서, 각 베이스가 그의 가장 가까운 이미터/컬렉터 영역에 단락되고, 두 번째 단계에서는, 음의 구동이 이미터-측 베이스에 적용되어 벌크형 기판에서 소수 캐리어 개체군을 감소시킨다.
Description
여기에 참조로 병합된 2015년 9월 15일 출원한 제62/218,978호 및 2015년 10월 9일 출원한 제62/239,815호로부터 우선권이 청구된다. 공동계류중인 PCT 출원서 WO/2016/081623으로부터, 및 그를 통해, 2014년 11월 18일 출원한 미국 가출원서 제62/081,474호(IPC-228-P), 2014년 12월 19일 출원한 미국 가출원 제62/094,435호(IPC-233-P), 2015년 10월 2일 출원한 미국 가출원 제62/236,492호(IPC-266-P) 및 2015년 10월 9일 출원한 미국 가출원 제62/239,815호(IPC-268-P)로부터 우선권이 또한, 청구된다.
본 출원은 이중-베이스 양극성 트랜지스터, 그를 포함하는 회로 및 시스템, 그러한 트랜지스터와 회로 및 시스템을 동작하는 방법에 관한 것이다.
하기 거론되는 사항들은 개시된 발명들로부터 얻은 나중의 깨달음을 반영할 수 있으며, 반드시 선행기술로 인정되는 것은 아니다.
출원서 제14/313,960호(현재 제9,029,909호로 공표되었으며, 여기에 참조로 병합된)는 "B-TRAN"으로 공지된 양방향, 양극성 트랜지스터 및 그러한 트랜지스터를 동작하는 방법을 개시하였다. 추가적인 개선, 응용 및 구현은, 모두가 참조로 병합된, 예를 들어, US/2016-0141375, US/2016-0173083, WO/2016-112395, 및 US/2016-0241232를 포함하는, 차후의 공동-소유된, 공동 계류중인 특허 출원서들에 개시되었다.
가장 기본적인 B-TRAN은 4-단자 3층 전력 장치이다. 가장 기본적인 버전에서, p-형 모놀리식 반도체 웨이퍼의 각 면은 n-형 이미터/컬렉터 영역과 p-형 베이스 접촉 영역을 갖는다. 상기 두 개의 베이스 영역들은 개별적으로 접촉되며, 상기 두 개의 이미터/컬렉터 영역들은 두 개의 통전 단자를 제공하도록 연결된다. 이러한 예시는, NPN 양극성 트랜지스터로서, 전류 흐름의 각 방향에서 동작할 수 있다.
외부에서 인가된 전압의 극성은 이미터/컬렉터 영역들 중의 어느 영역이 이미터로서 동작하고(즉, 이러한 NPN 예시에서, 방출 전자인), 어느 영역이 컬렉터로서 동작하는지를 판단할 수 있다. 상기 두 개의 베이스 영역들은 함께 연결되지 않지만, 개별적으로 동작한다: 이러한 종류의 장치의 동작을 설명함에 있어서, 컬렉터와 동일한 표면상의 베이스 영역은 보통, "c-베이스"로서 언급될 것이며, 이미터와 동일한 표면상의 베이스 영역은 보통, "e-베이스"로서 언급될 것이다(물론, 외부 극성이 반전되는 경우, 두 개의 이미터/컬렉터 영역들의 기능은 맞바꾸어질 것이다: 컬렉터는 이미터가 될 것이고, 이미터는 컬렉터가 될 것이며, e-베이스는 c-베이스가 될 것이고, c-베이스는 e-베이스가 될 것이다).
상기 제9,029,909호 특허 및 상부에 열거된 공개 출원서들에 기재된 동작의 방법들은, 온-상태에서 높은 이득, 높은 항복 전압 및 낮은 전압 강하를 제공하는, 완전 양방향 스위칭 장치를 결과한다. 이러한 장점들의 조합은 극히 유익하다.
이러한 장점들의 조합을 달성하기 위해, 예비 턴-온 단계(preliminary turn-on phase)("다이오드 턴-온"으로 알려진)뿐만 아니라 사전-턴오프 타이밍 단계를 포함한 동작 순서가 개시되었다 동작의 원칙들은 다음 기재로부터 볼 수 있는 바와 같이, 종래의 양극성 파워 트랜지스터의 것과는 매우 상이하다.
e-베이스(이미터 측 상의 베이스)가 이미터에 단락되고, c-베이스(컬렉터 측 상의 베이스)가 개방될 때에 B-TRAN은 "활성 오프-상태"이다. 이러한 상태에서, NPN B-TRAN에 있어서, 컬렉터는 애노드(고 전압측)이고, 이미터는 캐소드(저 전압측)이다.
양쪽 베이스들이 개방될 때에 B-TRAN도 꺼지지만, 이러한 상태에서 상기 B-TRAN의 높은 이득으로 인해, 항복 전압은 낮다. 이전에 개시된 바와 같이, 그의 각각의 이미터/컬렉터 상의 각 베이스 사이에 부착된 쇼트키 다이오드 및 정상적-온(normally-ON) JFET의 직렬 결합은 이러한 "수동 오프-상태"에서 차단 전압을 상당히 증가시킬 것이다. 상기 JFET는 정상 동작 동안에 턴-오프된다.
e-베이스는 본질적으로 일정한 전압에 있다. 그것은 저 구동 조건에서 고 구동 조건으로 약 0.1V만 변화한다. 대조적으로, c-베이스는 컬렉터 상부에서 0 V로부터 약 0.6V까지 전압이 변동되더라도, 거의 일정한 전류 구동 장치이다. c-베이스 전류가 c-베이스 전압으로 변경되는 대신에, Vce가 변경된다. 0 V의 c-베이스 전압(컬렉터에 c-베이스가 단락됨)에서, 이미터 전류 밀도에 의존하는 소정의 이득이 존재하며, Vce는 넓은 범위의 전류 밀도에서 명목상 0.9V이다. 컬렉터 상부에서 0.1V까지 c-베이스를 올리더라도 이득은 변하지 않으나 Vce를 명목상 0.1V만큼 낮춘다. c-베이스를 0.6V로 올리면 Vce가 약 0.2 또는 0.3V로 떨어진다.
B-TRAN 턴-온을 위한 하나의 샘플 실시형태는 활성-오프 상태 및 차단 순방향 전압으로부터, 컬렉터에 c-베이스를 단락시키면서 동시에 e-베이스 내지 이미터 단락을 개방하는 것이다. 이는 IGBT 턴-온과 매우 유사한, 하드 스위칭을 위한 매우 신속한, 순방향 바이어스된 턴-온을 달성하도록, 컬렉터/베이스 접합점 둘레의 공핍 영역의 최고 필드 영역으로 전하 캐리어들을 즉시 도입한다.
활성-오프 상태로부터, 다른 유익한 턴-온 방법은 B-TRAN을 포함하는 회로가 B-TRAN 극성을 반전시키는 것인데, 이는 하드 턴-온 방법에서 기술된 것과 동일한 베이스 상태를 생성하지만 거의 0 전압에 있다. 즉, 이미터에 단락된 e-베이스는 B-TRAN 전압이 활성 오프-상태 극성으로부터 반전됨에 따라 컬렉터에 단락된 c-베이스가 된다. 다시 말하면, 턴-온은 신속하다.
상기 활성 오프-상태로부터의 제 3 턴-온 방법에서, e-베이스는 이미터로부터 분리되고 전하 캐리어를 베이스 영역으로 주입하기에 충분한 전류원 또는 전압원에 연결된다. 전하 캐리어가 공핍 영역 바로 아래의 베이스에 들어가기 때문에 이러한 방법은 느려질 수 있다. 또한, e-베이스로의 캐리어 주입은 c-베이스로의 캐리어 주입에 비해 낮은 이득을 초래하는 것으로 알려 있다.
c-베이스를 사용하는 상기 방법들 중의 어느 하나로 턴-온이 달성된 후에, Vce는 다이오드 강하 이상이다. 다이오드 강하 이하로 Vce를 구동하려면, 턴-온은 전압원 또는 전류원을 통해 c-베이스로의 증가한 전하 주입의 두 번째 단계로 간다. 증가한 전하 주입량은 Vce가 다이오드 강하 이하로 얼마만큼 감소하는지를 결정한다. e-베이스에 주입하면 Vce도 감소할 것이지만, 이득은 c-베이스 주입보다 훨씬 낮다.
하나의 유익한 턴-오프 방법의 제 1 단계에서, 미리 개방된 e-베이스가 이미터에 단락되는 한편, c-베이스는 캐리어 주입 전원 장치로부터 분리되고 컬렉터에 단락된다. 이로 인해, 각 베이스와 그의 이미터/컬렉터 사이에 대전류 흐름이 초래되며, 이는 드리프트 영역으로부터 전하 캐리어를 순식간에 제거한다. 이것은 결과적으로, 드리프트 영역의 유효 저항이 증가함에 따라 Vce 상승을 결과한다. 베이스들이 단락된 후 일부 최적 시간에 c-베이스와 컬렉터 사이의 연결이 개방되고, 그 후에 컬렉터/베이스 접합점 주위에 공핍 영역이 형성됨에 따라 Vce는 급격히 증가한다.
턴-오프는 단순히 c-베이스를 개방하고 이미터에 e-베이스를 단락시킴으로써 달성할 수 있지만, 이는 드리프트 영역(베이스)이 공핍 영역 형성의 시작에서 높은 레벨의 전하 캐리어를 가질 것이기 때문에 더 높은 턴-오프 손실을 초래할 것이다.
턴-오프는 단순히 c-베이스를 개방하고 e-베이스를 개방한 채로 두는 것으로 달성될 수도 있지만, 이것은 가장 큰 턴-오프 손실과 낮은 항복 전압을 결과할 것이다.
스위칭 전환에서 추가 타이밍 단계를 갖는 이중-베이스 양극성 트랜지스터의 동작
본 출원은, 다른 혁신들 중에서, B-TRAN-형 장치를 동작하는 방법에 대한 새로운 개선과, 이들 개선된 방법들을 수행하는 새로운 회로를 개시한다. 본 출원은, 다른 혁신들 중에서, 상기와 같은 개선된 동작을 갖는 장치를 포함하는 회로와 시스템, 및 그러한 회로와 시스템을 동작하는 방법을 개시하기도 한다. 특히 이로운 특징은 후술하는 바와 같이, 추가적인 사전-턴오프 타이밍 단계의 도입이다. 이러한 추가적인 타이밍 단계는 소수 캐리어 개체군(minority carrier population)을 감소시켜, 양극성 전도의 더 신속한 ??칭(quenching)을 결과한다.
NPN B-TRAN 장치의 일례에서, 턴-오프는 이전과 같이 사전 턴-오프 단계로 시작하며, 여기서 각 베이스 접촉 영역은 그의 인접한 이미터/컬렉터 영역에 단락된다. 그러나, 본 출원서의 추가 개시에 따르면, 이러한 제 1 사전 턴-오프 단계 다음에 제 2 사전 턴-오프 타이밍 단계가 뒤따르고, 여기서 음의 구동이 e-베이스에(즉, 상기 두 개의 이미터/컬렉터 영역들 중에서 더욱 음(negative)인, 이미터와 동일한 측 상의 베이스 접촉 영역에) 적용된다. 이러한 음의 구동은 벌크형 베이스에서 홀(반도체 재료의 p-형 벌크)의 개체군(population)을 감소시킨다. 홀의 개체군가 감소하기 때문에, 컬렉터 접합점으로부터의 전자의 2 차 방출 또한 필연적으로 감소되고, 비평형 온-상태 캐리어 농도(nonequilibrium ON-state carrier concentration)는 그의 평형 값으로 이동한다(비평형 캐리어 농도는 그의 평형 값보다 훨씬 클 수 있다).
이전 출원서들에 개시된 베이스 구동 회로가, 음의 베이스 구동(NPN 장치용; 물론, 극성들은 PNP 장치에서 반전된다)을 제공하도록 여기에 이용된 전압 오프셋을 제공했던 요소들을 이미 포함했기 때문에, 개시된 베이스 구동 회로들 중 일부는 이러한 제 2 사전 턴-오프 타이밍 단계를 매우 용이하게 제공한다.
상기 혁신적인 개시는 이중-베이스 양극성 트랜지스터들에서, 다른 것들 중에서도, 더 신속한 턴-오프의 및 상응하여, 더 적은 에너지 손실의 이득들을 제공한다.
상기 혁신적인 개시는 또한, 페이즈 레그(및 유사한 구성)의 보다 효율적인 스위칭을 제공한다. 두 개의 트랜지스터가 두 개의 전원 라인 사이에 직렬로 연결되어 있을 때에, 턴-오프하는(스위칭 동안에) 트랜지스터는 그의 역 회복(reverse recovery) 중에 더 빨리 턴-오프될 것이다: 이는 그가 턴-온 중에 상기 페이즈 레그의 다른 트랜지스터를 통과할 수 있는 전류를 감소시킨다.
추가 발명의 특징 및 이점들이 다음 기재에 전술된다.
개시 발명은, 중요한 샘플 실시형태를 도시하고 참조로 명세서에 병합된 첨부 도면들을 참조하여 기술될 것이며, 여기서,
도 1은, 예를 들어, 도 2의 것과 유사한 베이스 구동 회로를 사용한 턴-오프 스위칭의 일 샘플 실시형태에 대한 파형도를 도시한다.
도 2는 두 개의 음의 e-베이스 구동 모듈(하나는 어느 하나의 베이스 접촉 영역용)을 갖는 샘플 B-TRAN 베이스 구동을 도시한다.
도 3은 B-TRAN을 동작시킬 수 있는 다른 음의 베이스 구동 회로를 도시한다.
도 4는 음의 베이스 구동을 사용한 역 회복 스위칭(reverse recovery switching)의 일 샘플 실시형태에 대한 파형도를 도시한다.
도 5는 B-TRAN을 동작시키는 다른 음의 베이스 구동 회로를 도시한다.
도 6은 B-TRAN 장치 구조의 일 예를 도시한다.
도 7은 쇼트키 다이오드의 기능을 설명하기 위해 논의되는 페이즈 레그(phase leg) 구성을 도시한다.
도 1은, 예를 들어, 도 2의 것과 유사한 베이스 구동 회로를 사용한 턴-오프 스위칭의 일 샘플 실시형태에 대한 파형도를 도시한다.
도 2는 두 개의 음의 e-베이스 구동 모듈(하나는 어느 하나의 베이스 접촉 영역용)을 갖는 샘플 B-TRAN 베이스 구동을 도시한다.
도 3은 B-TRAN을 동작시킬 수 있는 다른 음의 베이스 구동 회로를 도시한다.
도 4는 음의 베이스 구동을 사용한 역 회복 스위칭(reverse recovery switching)의 일 샘플 실시형태에 대한 파형도를 도시한다.
도 5는 B-TRAN을 동작시키는 다른 음의 베이스 구동 회로를 도시한다.
도 6은 B-TRAN 장치 구조의 일 예를 도시한다.
도 7은 쇼트키 다이오드의 기능을 설명하기 위해 논의되는 페이즈 레그(phase leg) 구성을 도시한다.
본 특허 출원서의 많은 혁신적인 개시가 바람직한 실시형태들에 특히 관련하여(예시로써, 제한하는 것은 아니다) 기술될 것이다. 본 출원서는 여러 발명을 기술하며 하기 진술된 것들은 일반적으로 청구항을 제한하는 것으로서 간주하여서는 아니된다.
본 출원은 B-TRAN이 샘플 실시형태 및 그의 등가물에 보이는 것과 유사한 음의 베이스 구동 회로를 사용하여 유익하게 구동될 수 있음을 개시한다. NPN B-TRAN의 경우, 음의 베이스 구동이 "e-베이스"(즉, 더 많은 음의 외부 전압이 나타나는, 이미터 측 상의 베이스 접촉 영역)에 적용되며, p-형 벌크형 베이스에서 홀을 끌어낸다.
도 2는 B-TRAN에 연결된 베이스 구동 회로의 일 예를 도시한다(일반적으로, 상기 B-TRAN은 별도의 전원 장치일 것이다). 일반적으로 세 개의 회로 레그가 상기 B-TRAN의 두 개의 베이스 접촉점들의 각각에 연결된다는 것을 유의한다. 하나의 레그(스위치 S13 또는 스위치 S23)는 양방향 전도를 제공하도록 연속적인 장치(back to back device)를 사용하지만, 추가 전압 오프셋을 포함하지 않는다. 이러한 레그는 "다이오드-온" 모드(도 1의 타이밍 단계 1)에 대한 및 제 1 사전-오프 단계(도 1의 타이밍 단계 3)에 대한 연결을 제공한다.
다른 두 개의 레그는 전술한 이전의 출원서에서 기술된 바와 같이, 전압 오프셋을 포함한다. 스위치 S21의 바디 다이오드는 스위치 S22의 바디 다이오드와 반대이고, 이들 두 개의 스위치와 직렬로 연결되는 전압 오프셋은 서로 다른 극성을 갖는다는 것을 유의해야 한다(마찬가지로, S11과 S12는 반대로 구성된다). 하나의 쇼트키 다이오드는 S21과 직렬로 연결되고 다른 하나는 S11과 연결된다.
상기 쇼트키 다이오드의 기능은 다음과 같다. 도 7의 회로는 설명을 위한 간단한 회로 구성을 도시한다. 두 개의 NPN B-TRAN 장치들인 BTRAN1과 BTRAN2가 두 개의 서플라이 레일들 (V+, V-) 사이에 직렬로 연결되어 출력 노드(OUT)과 페이즈 레그를 형성한다고 가정한다. 이러한 구성에서, B-TRAN 장치들 중의 하나만이 임의의 주어진 순간에 완전히 켜지도록 허용된다. BTRAN1이 출력 노드와 음의 레일(그 때에) 사이에 연결되고, BTRAN2이 상기 출력 노드와 양의 레일(그 때에) 사이에 연결된다고 가정한다. 상기 페이즈 레그가 스위칭될 때의 전환을 고려하면, 상기 출력 노드(OUT)는 풀다운(pull down) 보다는 풀업(pull up)되는 것이다.
상기 풀다운 장치(BTRAN1)이 꺼질 것이고 상기 풀업 장치(BTRAN2)이 켜질 것이다. 이는 BTRANl이 역 회복으로 진행될 것을 의미한다. 다이오드(BTRAN1)로서 동작하는 B-TRAN의 역 회복 직전에, 상기 장치는 우선, 사전-오프-1 동안에 이미터에 e-베이스를 단락시킴으로써 역 회복이 준비되고, 다음으로(4단계, 사전-오프-2 동안에) e-베이스는 벌크형 베이스 영역으로부터 전하 캐리어의 제거를 완료하도록 상기 이미터(음의 e-베이스 구동)에 대하여 음인 전압에 연결되고, 다음으로 상기 페이즈 레그에서 다른 B-TRAN의 턴-온으로 인해, 전류가 B-TRAN-1에서 반전되고, 그 때문에, 이미터가 컬렉터로 변경되고, e-베이스가 c-베이스로 변경되었으며, 그 장치는 컬렉터로부터 이미터로의 전압을 차단하기 시작한다. 이로 인해 c-베이스 전압이 컬렉터 아래로 떨어지고 음의 e-베이스 구동 장치 아래로 떨어진다. 쇼트키 다이오드는, 발생하는 경우, B-TRAN-1이 전압을 차단하는 것을 방지할 수 있는, 음의 e-베이스 구동 장치로부터 c-베이스로의 전류 흐름을 방지한다.
도 1은, 예를 들어, 도 2의 것과 유사한 베이스 구동 회로를 사용한 턴-오프 스위칭의 일 샘플 실시형태에 대한 파형도를 도시한다. 이전 출원서들에 개시된 단일의 사전-턴오프 타이밍 단계 대신에, 두 개의 사전-턴오프 타이밍 단계들이 여기에 나타난다는 것을 유의한다. 상기 두 개의 사전-턴오프 타이밍 단계들은 "사전-오프1"(또는 2단계) 및 "사전-오프2"(또는 3단계)로 라벨링된다.
"사전-오프2"로 라벨링된 단계에서, 스위치(S21)이 턴온되어, 턴-오프되기 바로 전에 상기 e-베이스를 음으로 간단히 구동한다(이는 5단계에서 발생한다). 이는 턴-오프 손실을 감소시킨다.
도시된 제 1 타이밍 단계(0단계)는 "다이오드-온" 모드이다. 여기서, 스위치(S13)는 c-베이스를 상기 컬렉터에 연결한다. 이로 인해 전도는 순방향 바이어스의 "다이오드 강하"(실리콘의 경우 약 0.9V)에 영향을 받는다.
도시된 제 2 타이밍 단계(1단계)는 "트랜지스터-온" 모드이다. 여기서, 스위치(S12)는 상기 c-베이스를 상기 컬렉터에 대하여 양의 전압에 연결한다. 이로 인해 전도는 매우 작은 순방향 바이어스에 영향을 받는다(예를 들어, VCE의 200mV 등).
도시된 제 3 타이밍 단계는 사전 턴오프 타이밍 단계 "사전-오프1"(또는 2단계)이다. 이러한 타이밍 단계에서, 베이스 접촉 영역들의 모두는 그들의 인접한 이미터/컬렉터 영역들에 단락된다.
도시된 제 4 타이밍 단계는 제 2 사전-턴오프 타이밍 단계 "사전-오프2"(또는 3단계)이다. 이러한 타이밍 단계에서, e-베이스는 전도를 줄이기 위해 구동되며, PNP 장치에서 음의 구동이 전술한 바와 같이 e-베이스에 적용된다.
도시된 마지막 타이밍 단계는 "활성-오프" 타이밍 단계(4단계)이다. 이러한 타이밍 단계에서, 상기 베이스 접촉 영역들의 모두는 그들의 인접한 이미터/컬렉터 영역들에 단락된다.
도 3은 각 베이스 상의 하나의 Si MOSFET 및 두 개의 GaN MOSFET을 사용하여 B-TRAN(이 예시에서는 실리콘)을 동작시키는 또 다른 음의 베이스 구동 회로를 도시한다. GaN의 밴드갭이 Si보다 크기 때문에, GaN MOSFET의 더 큰 다이오드 강하 전압(바디 다이오드의)은 상기 실리콘 장치들의 바디 다이오드에 대한 차이(differential)을 제공한다.
도 4는, 예를 들어, 도 2의 것과 유사한 음의 베이스 구동을 위한 역 회복 스위칭의 일 샘플 실시형태에 대한 파형도를 도시한다. 여기서, 상기 음의 베이스 구동은 턴-온 및 역 회복 손실을 감소시키도록 상기 e-베이스를 간단히 끌어당겨 음의 상태가 되게 한다.
도 5는 각 베이스 상의 두 개의 Si MOSFET 쌍과 하나의 Si MOSFET을 사용하여 B-TRAN을 동작시키는, 또 다른 음의 베이스 구동 회로를 도시한다.
도 6은 B-TRAN 장치 구조의 예를 도시한다. 이 도면에서, 반도체 다이(610)의 양면은 벌크형 기판(610)과의 접합점을 형성하는 이미터/컬렉터 영역(622)을 갖는다. 베이스 접촉 영역(632)은 또한 양면에 존재한다. 이 예시는 NPN 구조를 도시하므로, 이미터/컬렉터 영역(622)은 n-형이고, 베이스 접촉 영역(632)은 p-형이다. 얕은 n+ 접촉 도핑(624)은 개별 단자들(EC1 및 EC2)(본 예에서는 반도체 다이의 두 개의 대향면 상)로부터 영역(622)에 대한 오믹 접촉을 제공하고, 얕은 p+ 접촉 도핑(634)은 개별 단자들(B1 및 B2)(상기 다이의 두 개의 대향면 상)로부터 영역(632)에 대한 오믹 접촉을 제공한다. 이러한 예시에서, 유전체-충진된 트렌치(640)는 베이스 접촉 영역(632)과 이미터/컬렉터 영역(622) 사이에서 측면 분리를 제공한다(상기 이미터 내지 베이스 접합점과 상기 베이스 접촉점 사이의 직렬 저항을 줄이도록 p-형 확산 영역이 추가될 수 있다). B-TRAN은 기존의 정지형 절제 스위치(STS: Static Transfer Switch)에서 통상적으로 사용할 수 있는 것보다 훨씬 우수한 효율을 제공할 수 있다: 예를 들어, 1200V B-TRAN은 99.9%의 시스템 효율을 기대한다.
이점들
상기 개시된 혁신들은, 다양한 실시형태들에서, 적어도 다음 이점들 중의 하나 이상을 제공한다. 그러나 이들 이점 모두가 개시된 혁신들의 모두로부터 결과하는 것은 아니며, 이러한 이점들의 열거가 다양한 청구 발명을 제한하는 것은 아니다.
- 더 신속한 역 회복
- 더 신속한 턴-오프
- 스위칭 손실 감소
- 손실이 감소한 페이즈 레그, 및
- 전력 변환 시스템의 효율 개선
반드시 모든 실시형태는 아니지만 일부 실시형태들에 따르면, 이중-베이스 양방향 양극성 파워 트랜지스터를 동작하는 방법 및 시스템이 제공된다. 두 개의 타이밍 단계들이 턴-오프로의 전환을 위해 사용된다: 하나의 단계에서는, 각 베이스가 그의 가장 가까운 이미터/컬렉터 영역에 단락되고, 두 번째 단계에서는, 음의 구동이 이미터-측 베이스에 적용되어 벌크형 기판에서 소수 캐리어 개체군을 감소시킨다. 음의 베이스 구동이 적용되는 동안에 다이오드는 역 턴-온(reverse turn-on)을 방지한다.
반드시 모든 실시형태는 아니지만 일부 실시형태들에 따르면, p-형 반도체 다이의 대향면들 상에 두 개의 다른(distinct) n-형 이미터/컬렉터 영역들과 상기 다이의 상기 대향면들 상에 두 개의 다른 p-형 베이스 접촉 영역들을 갖는, 양방향 양극성 파워 트랜지스터를 동작시키는 방법으로서, 1) 트랜지스터-온 타이밍 단계에서, 최소의 전압 강하가 요구될 때, 상기 이미터/컬렉터 영역들 중에서 그때에 더욱 양(positive)인 영역에 가장 가까운, 상기 베이스 접촉 영역들 중의 제 1 영역을, 양극성 전도를 야기하는 전압으로 바이어싱하여(biasing), 상기 두 개의 이미터/컬렉터 영역들 사이의 전압 강하를 감소시키는 단계와; 그 후에, 2) 제 1 사전-턴오프 타이밍 단계에서, 각각의 상기 베이스 접촉 영역들을 상기 이미터/컬렉터 영역들 중의 각기 가장 가까운 영역에 단락시켜, 상기 두 개의 이미터/컬렉터 영역들 사이의 전압 강하를 증가시키는 단계와; 그 후에, 3) 제 2 사전-턴오프 타이밍 단계에서, 상기 제 2 베이스 접촉 영역을 그의 가장 가까운 이미터/컬렉터 영역에 대하여 음으로 바이어싱하여, 벌크형 베이스 영역에서 소수 캐리어 농도를 감소시키는 단계를 포함하는, 방법이 제공된다.
반드시 모든 실시형태는 아니지만 일부 실시형태들에 따르면, p-형 반도체 다이의 대향면들 상에 두 개의 다른(distinct) n-형 이미터/컬렉터 영역들과 상기 다이의 상기 대향면들 상에 두 개의 다른 p-형 베이스 접촉 영역들을 갖는, 양방향 양극성 파워 트랜지스터를 동작시키는 방법으로서, 상기 이미터/컬렉터 영역들 중의 제 1 영역이 상기 이미터/컬렉터 영역들 중의 제 2 영역보다 더욱 양(positive)일 때에, 0) 다이오드-온 타이밍 단계에서, 상기 베이스 접촉 영역들 중의 제 1 영역을, 그에 가장 가까운 제 1 이미터/컬렉터 영역에 단락시켜, 상기 두 개의 이미터/컬렉터 영역들 사이에 전도를 개시하는 단계와; 그 후에, 1) 트랜지스터-온 타이밍 단계에서, 최소의 전압 강하가 요구될 때, 상기 제 1 베이스 접촉 영역을, 양극성 전도를 야기하는 전압으로 바이어싱하여, 상기 두 개의 이미터/컬렉터 영역들 사이의 전압 강하를 감소시키는 단계와; 그 후에, 2) 제 1 사전-턴오프 타이밍 단계에서, 각각의 상기 베이스 접촉 영역들을 상기 이미터/컬렉터 영역들 중의 각기 가장 가까운 영역에 단락시켜, 상기 두 개의 이미터/컬렉터 영역들 사이의 전압 강하를 증가시키는 단계와; 그 후에, 3) 제 2 사전-턴오프 타이밍 단계에서, 상기 제 2 베이스 접촉 영역을 상기 제 2 이미터/컬렉터 영역에 대하여 음으로 바이어싱하는 단계와; 그 후에 4) 상기 장치를 턴-오프 상태로 유지하도록, 상기 제 2 베이스 접촉 영역을 상기 제 2 이미터/컬렉터 영역에 단락시키는 단계를 포함하는, 방법이 제공된다.
반드시 모든 실시형태는 아니지만 일부 실시형태들에 따르면, 벌크형 제 2 도전형 베이스 영역에 의해 분리되는 다른(distinct) 위치들에서 두 개의 제 1 도전형 이미터/컬렉터 영역들과, 상호 분리된 위치들에서 상기 벌크형 베이스 영역에 연결되는 두 개의 다른(distinct) 제 2 도전형 베이스 접촉 영역들을 갖는, 양방향 양극성 트랜지스터를 동작시키는 방법으로서, 1) 트랜지스터-온 타이밍 단계에서, 최소의 전압 강하가 요구될 때에, 상기 베이스 접촉 영역들 중의 제 2 영역보다, 외부에서 적용된 전압 극성으로 정의된 바와 같이, 상기 이미터/컬렉터 영역들 중에서 컬렉터로서 작용하도록 위치한 영역에 더 가까운, 상기 베이스 접촉 영역들 중의 제 1 영역을, 양극성 전도를 야기하는 전압으로 바이어싱하여, 상기 두 개의 이미터/컬렉터 영역들 사이의 전압 강하를 감소시키는 단계와; 그 후에, 2) 제 1 사전-턴오프 타이밍 단계에서, 각각의 상기 베이스 접촉 영역들을 상기 이미터/컬렉터 영역들 중의 각기 가장 가까운 영역에 단락시키는 단계와; 그 후에, 3) 제 2 사전-턴오프 타이밍 단계에서, 제 1) 단계에서 상기 제 1 베이스 접촉 영역에 적용된 것과 반대인 극성을 갖는 제 2 베이스 접촉 영역을 바이어싱하여, 벌크형 베이스 영역에서 소수 캐리어 농도를 감소시키는 단계와; 그 후에, 4) 상기 장치를 턴-오프하는 단계를 포함하는, 방법이 제공된다.
반드시 모든 실시형태는 아니지만 일부 실시형태들에 따르면, p-형 반도체 다이의 대향면들 상에 두 개의 다른(distinct) n-형 이미터/컬렉터 영역들과 상기 다이의 상기 대향면들 상에 두 개의 다른 p-형 베이스 접촉 영역들을 갖는, 양방향 양극성 파워 트랜지스터를 동작시키는 방법으로서, 1) 트랜지스터-온 타이밍 단계에서, 최소의 전압 강하가 요구될 때, 상기 이미터/컬렉터 영역들 중에서 그때에 더욱 양(positive)인 영역에 가장 가까운, 상기 베이스 접촉 영역들 중의 제 1 영역을, 양극성 전도를 야기하는 전압으로 바이어싱하여, 상기 두 개의 이미터/컬렉터 영역들 사이의 전압 강하를 감소시키는 단계와; 그 후에, 2) 제 1 사전-턴오프 타이밍 단계에서, 각각의 상기 베이스 접촉 영역들을 상기 이미터/컬렉터 영역들 중의 각기 가장 가까운 영역에 단락시켜, 상기 두 개의 이미터/컬렉터 영역들 사이의 전압 강하를 증가시키는 단계와; 그 후에, 3) 제 2 사전-턴오프 타이밍 단계에서, 상기 제 2 베이스 접촉 영역을, 그의 가장 가까운 이미터/컬렉터 영역에 대하여 음으로 바이어싱하여, 벌크형 베이스 영역에서 소수 캐리어 농도를 감소시키는 단계로서, 제 3)단계 동안에, 제 1)단계의 것과 반대인 방향으로 전도를 턴-온할 전류를 차단하도록 다이오드를 사용하는, 상기 단계를 포함하는, 방법이 제공된다.
변형 및 변동
본 기술분야의 당업자에 의해 인지될 수 있는 바와 같이, 본 출원서에 기재된 혁신적인 개념들은 상당한 범위의 출원서들에 걸쳐 변형 및 가변될 수 있으며, 이에 따라, 특허 주제의 범위는 임의의 주어진 특정한 예시적 개시에 의해 제한되지 않는다. 첨부된 청구항의 사상 및 광범위 내에 속하는 상기와 같은 대안, 변형 및 변동들을 모두 포함하는 것을 의도로 한다.
청구된 발명은, 참조로 병합된 WO/2016-064923에 기술된 "MTRAN"과 같은, 다른 이중-베이스 양극성 전도 장치들에도 적용될 수 있다는 것을 유의한다.
본 출원서의 기재들 중에 임의의 특정 구성요소, 단계 또는 기능이 청구항 범위에 포함되어야만 하는 필수 구성요소임을 암시하는 것으로서 판독되어야 하는 기재는 없다: 특허 주제의 범위는 허용 가능한 청구항들에 의해서만 정의된다. 또한, 정확한 단어 "~를 위한 수단"은 분사가 붙지 않는 한 이들 청구항 중에 아무것도 미국 특허법 제112조 (35 U.S.C. 112)의 6번째 단락의 적용을 의도로 하지 않는다.
본 기술분야의 당업자는 다른 독창적인 개념 또한 직접적으로 혹은 추론에 의해 앞 부분에 개시된다는 것을 인지할 것이다. 출원되는 청구항들은 가능한 포괄적인 것으로 의도되며, 고의적으로 포기되거나, 전용되거나(dedicated) 또는 폐기되는 주제는 없다.
Claims (21)
- 벌크형 베이스 영역을 포함하는 p-형 반도체 다이의 대향면들 상에 두 개의 다른(distinct) n-형 이미터/컬렉터 영역들과 상기 다이의 상기 대향면들 상에 두 개의 다른 p-형 베이스 접촉 영역들을 갖는, 양방향 양극성 파워 트랜지스터를 동작시키는 방법으로서,
1) 트랜지스터-온 타이밍 단계에서, 최소의 전압 강하가 요구될 때에, 상기 이미터/컬렉터 영역들 중에서 더욱 양(positive)인 영역에 가장 가까운, 상기 베이스 접촉 영역들 중의 제 1 영역을, 양극성 전도를 야기하는 전압으로 바이어싱하여(biasing), 상기 두 개의 이미터/컬렉터 영역들 사이의 전압 강하를 감소시키는 단계;
2) 상기 전압 강하를 감소시키는 단계 이후, 제 1 사전-턴오프 타이밍 단계에서, 각각의 상기 베이스 접촉 영역들을 상기 이미터/컬렉터 영역들 중의 각기 가장 가까운 영역에 대해 단락시켜, 상기 두 개의 이미터/컬렉터 영역들 사이의 전압 강하를 증가시키는 단계; 및
3) 상기 전압 강하를 증가시키는 단계 이후, 제 2 사전-턴오프 타이밍 단계에서, 상기 베이스 접촉 영역들 중의 제 2 영역을, 상기 베이스 접촉 영역들 중의 제 2 영역에 가장 가까운 이미터/컬렉터 영역에 대하여 음(negative)으로 바이어싱하여, 상기 벌크형 베이스 영역에서 소수 캐리어 농도를 감소시키는 단계
를 포함하는, 양방향 양극성 파워 트랜지스터를 동작시키는 방법. - 제 1 항에 있어서, 상기 3)의 단계는, 상기 2)의 단계보다 짧은 지속 기간(duration)을 갖는, 양방향 양극성 파워 트랜지스터를 동작시키는 방법.
- 제 1 항에 있어서, 상기 반도체 다이는 실리콘인, 양방향 양극성 파워 트랜지스터를 동작시키는 방법.
- 게이트 구동 회로로서,
이중-베이스 양방향 양극성 파워 트랜지스터에 연결되고, 제 1 항의 방법을 구현하도록 구성되는, 게이트 구동 회로. - 게이트 구동 회로로서,
이중-베이스 양방향 양극성 파워 트랜지스터에 연결되고, 제 1 항의 방법을 구현하도록 구성되며, 음의 베이스 구동의 기간 동안에 역 전도(reverse conduction)의 턴-온(turn-on)을 차단하도록 연결된 쇼트키 배리어 다이오드를 포함하는, 게이트 구동 회로. - p-형 반도체 다이의 대향면들 상에 두 개의 다른(distinct) n-형 이미터/컬렉터 영역들과 상기 다이의 상기 대향면들 상에 두 개의 다른 p-형 베이스 접촉 영역들을 갖는, 양방향 양극성 파워 트랜지스터를 동작시키는 방법으로서,
상기 이미터/컬렉터 영역들 중의 제 1 영역이 상기 이미터/컬렉터 영역들 중의 제 2 영역보다 더욱 양(positive)일 때에,
0) 다이오드-온 타이밍 단계에서, 상기 베이스 접촉 영역들 중의 제 1 영역을, 상기 베이스 접촉 영역들 중의 제 1 영역에 가장 가까운 상기 이미터/컬렉터 영역들 중의 제 1 영역에 대해 단락시켜, 상기 두 개의 이미터/컬렉터 영역들 사이에 전도를 개시하는 단계;
1) 상기 전도를 개시하는 단계 이후, 트랜지스터-온 타이밍 단계에서, 최소의 전압 강하가 요구될 때, 상기 베이스 접촉 영역들 중의 제 1 영역을, 양극성 전도를 야기하는 전압으로 바이어싱하여, 상기 두 개의 이미터/컬렉터 영역들 사이의 전압 강하를 감소시키는 단계;
2) 상기 전압 강하를 감소시키는 단계 이후, 제 1 사전-턴오프 타이밍 단계에서, 각각의 상기 베이스 접촉 영역들을 상기 이미터/컬렉터 영역들 중의 각기 가장 가까운 영역에 대해 단락시켜, 상기 두 개의 이미터/컬렉터 영역들 사이의 전압 강하를 증가시키는 단계;
3) 상기 전압 강하를 증가시키는 단계 이후, 제 2 사전-턴오프 타이밍 단계에서, 상기 베이스 접촉 영역들 중의 제 2 영역을 상기 이미터/컬렉터 영역들 중의 제 2 영역에 대하여 음으로 바이어싱하는 단계; 및
4) 상기 음으로 바이어싱하는 단계 이후, 상기 양방향 양극성 파워 트랜지스터를 턴-오프 상태로 유지하도록, 상기 베이스 접촉 영역들 중의 제 2 영역을, 상기 이미터/컬렉터 영역들 중의 제 2 영역에 대해 단락시키는 단계
를 포함하는, 양방향 양극성 파워 트랜지스터를 동작시키는 방법. - 제 6 항에 있어서, 상기 3)의 단계는, 상기 2)의 단계보다 짧은 지속 기간(duration)을 갖는, 양방향 양극성 파워 트랜지스터를 동작시키는 방법.
- 제 6 항에 있어서, 상기 반도체 다이는 실리콘인, 양방향 양극성 파워 트랜지스터를 동작시키는 방법.
- 게이트 구동 회로로서,
이중-베이스 양방향 양극성 파워 트랜지스터에 연결되고, 제 6 항의 방법을 구현하도록 구성되는, 게이트 구동 회로. - 게이트 구동 회로로서,
이중-베이스 양방향 양극성 파워 트랜지스터에 연결되고, 제 6 항의 방법을 구현하도록 구성되며, 음의 베이스 구동의 기간 동안에 역 전도(reverse conduction)의 턴-온(turn-on)을 차단하도록 연결된 쇼트키 배리어 다이오드를 포함하는, 게이트 구동 회로. - 벌크형 제 2 도전형 베이스 영역에 의해 분리되는 다른(distinct) 위치들에서 두 개의 제 1 도전형 이미터/컬렉터 영역들과, 상호 분리된 위치들에서 상기 벌크형 제 2 도전형 베이스 영역에 연결되는 두 개의 다른(distinct) 제 2 도전형 베이스 접촉 영역들을 갖는, 양방향 양극성 트랜지스터를 동작시키는 방법으로서,
1) 트랜지스터-온 타이밍 단계에서, 최소의 전압 강하가 요구될 때에, 상기 베이스 접촉 영역들 중의 제 2 영역보다, 외부에서 적용된 전압 극성으로 정의되는, 상기 이미터/컬렉터 영역들 중에서 컬렉터로서 작용하도록 위치한 영역에 더 가까운, 상기 베이스 접촉 영역들 중의 제 1 영역을, 양극성 전도를 야기하는 전압으로 바이어싱하여, 상기 두 개의 이미터/컬렉터 영역들 사이의 전압 강하를 감소시키는 단계;
2) 상기 전압 강하를 감소시키는 단계 이후, 제 1 사전-턴오프 타이밍 단계에서, 각각의 상기 베이스 접촉 영역들을 상기 이미터/컬렉터 영역들 중의 각기 가장 가까운 영역에 대해 단락시키는 단계;
3) 상기 단락시키는 단계 이후, 제 2 사전-턴오프 타이밍 단계에서, 제 1) 단계에서 상기 베이스 접촉 영역들 중의 제 1 영역에 적용된 것과 반대인 극성을 갖는 상기 베이스 접촉 영역들 중의 제 2 영역을 바이어싱하여, 상기 벌크형 제 2 도전형 베이스 영역에서 소수 캐리어 농도를 감소시키는 단계; 및
4) 상기 소수 캐리어 농도를 감소시키는 단계 이후, 상기 양방향 양극성 트랜지스터를 턴-오프하는 단계
를 포함하는, 양방향 양극성 트랜지스터를 동작시키는 방법. - 제 11 항에 있어서, 상기 제 1 도전형은 n-형인, 양방향 양극성 트랜지스터를 동작시키는 방법.
- 제 11 항에 있어서, 상기 3)의 단계는, 상기 2)의 단계보다 짧은 지속 기간(duration)을 갖는, 양방향 양극성 트랜지스터를 동작시키는 방법.
- 제 11 항에 있어서, 상기 양방향 양극성 트랜지스터는 반도체 다이를 더 포함하고, 상기 반도체 다이는 실리콘인, 양방향 양극성 트랜지스터를 동작시키는 방법.
- 게이트 구동 회로로서,
이중-베이스 양방향 양극성 파워 트랜지스터에 연결되고, 제 11 항의 방법을 구현하도록 구성되는, 게이트 구동 회로. - 게이트 구동 회로로서,
이중-베이스 양방향 양극성 파워 트랜지스터에 연결되고, 제 11 항의 방법을 구현하도록 구성되며, 음의 베이스 구동의 기간 동안에 역 전도(reverse conduction)의 턴-온(turn-on)을 차단하도록 연결된 쇼트키 배리어 다이오드를 포함하는, 게이트 구동 회로. - 벌크형 베이스 영역을 포함하는 p-형 반도체 다이의 대향면들 상에 두 개의 다른(distinct) n-형 이미터/컬렉터 영역들과 상기 다이의 상기 대향면들 상에 두 개의 다른 p-형 베이스 접촉 영역들을 갖는, 양방향 양극성 파워 트랜지스터를 동작시키는 방법으로서,
1) 트랜지스터-온 타이밍 단계에서, 최소의 전압 강하가 요구될 때, 상기 이미터/컬렉터 영역들 중에서 더욱 양(positive)인 영역에 가장 가까운, 상기 베이스 접촉 영역들 중의 제 1 영역을, 양극성 전도를 야기하는 전압으로 바이어싱하여, 상기 두 개의 이미터/컬렉터 영역들 사이의 전압 강하를 감소시키는 단계;
2) 상기 전압 강하를 감소시키는 단계 이후, 제 1 사전-턴오프 타이밍 단계에서, 각각의 상기 베이스 접촉 영역들을 상기 이미터/컬렉터 영역들 중의 각기 가장 가까운 영역에 대해 단락시켜, 상기 두 개의 이미터/컬렉터 영역들 사이의 전압 강하를 증가시키는 단계; 및
3) 상기 전압 강하를 증가시키는 단계 이후, 제 2 사전-턴오프 타이밍 단계에서, 상기 베이스 접촉 영역들 중의 제 2 영역을, 상기 베이스 접촉 영역들 중의 제 2 영역에 가장 가까운 이미터/컬렉터 영역에 대하여 음으로 바이어싱하여, 상기 벌크형 베이스 영역에서 소수 캐리어 농도를 감소시키는 단계
를 포함하고,
상기 3)의 단계 동안에, 상기 1)의 단계의 방향과 반대인 방향으로, 전도를 턴-온할 전류를 차단하도록 다이오드를 사용하는, 상기 단계를 포함하는, 양방향 양극성 파워 트랜지스터를 동작시키는 방법. - 제 17 항에 있어서, 상기 3)의 단계는 상기 2)의 단계보다 짧은 지속 기간(duration)을 갖는, 양방향 양극성 파워 트랜지스터를 동작시키는 방법.
- 제 17 항에 있어서, 상기 반도체 다이는 실리콘인, 양방향 양극성 파워 트랜지스터를 동작시키는 방법.
- 게이트 구동 회로로서,
이중-베이스 양방향 양극성 파워 트랜지스터에 연결되고, 제 17 항의 방법을 구현하도록 구성되는, 게이트 구동 회로. - 게이트 구동 회로로서,
이중-베이스 양방향 양극성 파워 트랜지스터에 연결되고, 제 17 항의 방법을 구현하도록 구성되며, 음의 베이스 구동의 기간 동안에 역 전도(reverse conduction)의 턴-온(turn-on)을 차단하도록 연결된 쇼트키 배리어 다이오드를 포함하는, 게이트 구동 회로.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201562218978P | 2015-09-15 | 2015-09-15 | |
| US62/218,978 | 2015-09-15 | ||
| US201562239815P | 2015-10-09 | 2015-10-09 | |
| US62/239,815 | 2015-10-09 | ||
| PCT/US2016/052008 WO2017049006A1 (en) | 2015-09-15 | 2016-09-15 | Operation of double-base bipolar transistors with additional timing phases at switching transitions |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180042230A KR20180042230A (ko) | 2018-04-25 |
| KR102590999B1 true KR102590999B1 (ko) | 2023-10-18 |
Family
ID=58289894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187002332A KR102590999B1 (ko) | 2015-09-15 | 2016-09-15 | 스위칭 전환에서 추가 타이밍 단계를 갖는 이중-베이스 양극성 트랜지스터의 동작 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP3350914B1 (ko) |
| JP (1) | JP6879572B2 (ko) |
| KR (1) | KR102590999B1 (ko) |
| CN (1) | CN108028603B (ko) |
| WO (1) | WO2017049006A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019067796A (ja) * | 2017-09-28 | 2019-04-25 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US11411557B2 (en) * | 2020-05-18 | 2022-08-09 | Ideal Power Inc. | Method and system of operating a bi-directional double-base bipolar junction transistor (B-TRAN) |
| KR102654340B1 (ko) | 2021-08-10 | 2024-04-02 | 아이디얼 파워 인크. | 양방향 트렌치 파워 스위치를 위한 시스템 및 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014122472A1 (en) | 2013-02-07 | 2014-08-14 | John Wood | A bipolar junction transistor structure |
| US20140375287A1 (en) | 2013-06-24 | 2014-12-25 | Ideal Power, Inc. | Systems, circuits, devices, and methods with bidirectional bipolar transistors |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3142057B2 (ja) * | 1997-11-13 | 2001-03-07 | 日本電気株式会社 | 半導体装置とその製造方法、及び駆動装置 |
| EP1410506B1 (en) * | 1999-10-14 | 2005-12-14 | Alcatel | A bidirectional bipolar transistor switch arrangement |
| JP4065825B2 (ja) * | 2002-12-10 | 2008-03-26 | シャープ株式会社 | 双方向フォトサイリスタチップ、光点弧カプラ、および、ソリッドステートリレー |
| JP2005051852A (ja) * | 2003-07-30 | 2005-02-24 | Sanyo Electric Co Ltd | モータ駆動回路、集積回路、モータ回路の駆動方法 |
| US7663898B2 (en) * | 2004-06-07 | 2010-02-16 | Ixys Corporation | Switching power supply with direct conversion off AC power source |
| JP2008300590A (ja) * | 2007-05-31 | 2008-12-11 | Fuji Electric Device Technology Co Ltd | 双方向横形絶縁ゲート型バイポーラトランジスタ |
| US8294507B2 (en) * | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
| US8681518B2 (en) * | 2009-07-21 | 2014-03-25 | Cree, Inc. | High speed rectifier circuit |
| WO2012160963A1 (en) * | 2011-05-20 | 2012-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9356536B2 (en) * | 2013-01-11 | 2016-05-31 | ABBI Research Ltd. | Bidirectional power conversion with fault-handling capability |
| US9685502B2 (en) * | 2013-02-07 | 2017-06-20 | John Wood | Bipolar junction transistor structure |
-
2016
- 2016-09-15 WO PCT/US2016/052008 patent/WO2017049006A1/en active Application Filing
- 2016-09-15 EP EP16847338.7A patent/EP3350914B1/en active Active
- 2016-09-15 CN CN201680052122.2A patent/CN108028603B/zh active Active
- 2016-09-15 JP JP2018513600A patent/JP6879572B2/ja active Active
- 2016-09-15 KR KR1020187002332A patent/KR102590999B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014122472A1 (en) | 2013-02-07 | 2014-08-14 | John Wood | A bipolar junction transistor structure |
| US20140375287A1 (en) | 2013-06-24 | 2014-12-25 | Ideal Power, Inc. | Systems, circuits, devices, and methods with bidirectional bipolar transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6879572B2 (ja) | 2021-06-02 |
| JP2018533205A (ja) | 2018-11-08 |
| EP3350914A4 (en) | 2018-08-29 |
| CN108028603A (zh) | 2018-05-11 |
| EP3350914A1 (en) | 2018-07-25 |
| KR20180042230A (ko) | 2018-04-25 |
| WO2017049006A1 (en) | 2017-03-23 |
| EP3350914B1 (en) | 2021-04-07 |
| CN108028603B (zh) | 2020-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10211283B2 (en) | Operation of double-base bipolar transistors with additional timing phases at switching transitions | |
| US10497699B2 (en) | Double-base-connected bipolar transistors with passive components preventing accidental turn-on | |
| US9742395B2 (en) | Circuits, methods, and systems with optimized operation of double-base bipolar junction transistors | |
| KR101655519B1 (ko) | 역-도전 절연 게이트 바이폴라 트랜지스터 및 게이트 구동기 회로를 갖는 전자 회로 | |
| US9742385B2 (en) | Bidirectional semiconductor switch with passive turnoff | |
| US9787304B2 (en) | Methods, systems, and devices for active charge control diodes | |
| US10475909B2 (en) | Electric assembly including a bipolar switching device and a wide bandgap transistor | |
| US20230066664A1 (en) | Method and system of operating a bi-directional double-base bipolar junction transistor (b-tran) | |
| CN111668216A (zh) | 用于操作超结晶体管器件的方法 | |
| KR102590999B1 (ko) | 스위칭 전환에서 추가 타이밍 단계를 갖는 이중-베이스 양극성 트랜지스터의 동작 | |
| JPH09107097A (ja) | 整流素子およびその駆動方法 | |
| CN110767651A (zh) | 功率半导体器件 | |
| KR102765723B1 (ko) | 초접합 트랜지스터 디바이스를 동작시키기 위한 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 20180124 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PG1501 | Laying open of application | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20210820 Comment text: Request for Examination of Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20230329 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20230912 |
|
| PG1601 | Publication of registration |