CN104103580A - 等离子体处理方法和等离子体处理装置 - Google Patents

等离子体处理方法和等离子体处理装置 Download PDF

Info

Publication number
CN104103580A
CN104103580A CN201410137294.2A CN201410137294A CN104103580A CN 104103580 A CN104103580 A CN 104103580A CN 201410137294 A CN201410137294 A CN 201410137294A CN 104103580 A CN104103580 A CN 104103580A
Authority
CN
China
Prior art keywords
film
plasma
gas
chamber
removing step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410137294.2A
Other languages
English (en)
Other versions
CN104103580B (zh
Inventor
味上俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN104103580A publication Critical patent/CN104103580A/zh
Application granted granted Critical
Publication of CN104103580B publication Critical patent/CN104103580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Public Health (AREA)
  • Epidemiology (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

等离子体处理方法和等离子体处理装置。能够抑制由附着于腔室的内部的含Ti膜导致的蚀刻特性的经时变差。等离子体处理方法包括：蚀刻工序、改性工序、第1去除工序和第2去除工序。蚀刻工序：将配置于腔室的内部的被处理体上所形成的、具有规定的图案的TiN膜作为掩模，用第1含氟气体的等离子体对绝缘膜进行蚀刻。改性工序：绝缘膜被蚀刻之后，用含氧气体的等离子体从附着于腔室内部的部件上的含碳膜和含Ti膜中将含碳膜去除并且用含氧气体的等离子体对含Ti膜的表面进行改性。第1去除工序：用第2含氟气体的等离子体将含Ti膜的表面被改性而得到的TiO膜去除。第2去除工序：用含氯气体的等离子体将TiO膜被去除而露出的含Ti膜的残膜从部件上去除。

Description

等离子体处理方法和等离子体处理装置
技术领域
本发明的各个技术方案和实施方式均涉及等离子体处理方法和等离子体处理装置。
背景技术
在半导体的制造工艺中，广泛地采用等离子体处理装置用于实施以薄膜的堆积或蚀刻等为目的的等离子体处理。作为等离子体处理装置，可列举出例如用于进行薄膜的堆积处理的等离子体CVD(Chemical Vapor Deposition：化学气相沉积)装置、用于进行蚀刻处理的等离子体蚀刻装置等。
等离子体处理装置具备：例如，用于对被处理体进行等离子体处理的腔室、用于将腔室的内部减压的排气部、以及用于向腔室的内部供给处理气体的气体供给部等。另外，等离子体处理装置具备：用于将腔室内的处理气体等离子体化的、供给微波、RF波等电磁能量的等离子体生成机构；以及用于施加偏置电压，将等离子体中的离子向着配置于腔室的内部的被处理体加速的偏置电压施加机构等。
然而已知，在等离子体处理装置中，对形成有双嵌入布线用的绝缘膜的被处理体进行蚀刻时，为了在绝缘膜上形成蚀刻图案在绝缘膜的表面上形成具有耐等离子体性的掩模。这一点被例如专利文献1中所公开：在被处理体的绝缘膜的表面上形成具有规定的图案的含Ti膜(例如TiN膜)，将TiN膜作为掩模蚀刻被处理体上的绝缘膜。
现有技术文献
专利文献
专利文献1：日本特开2006-216964号公报
发明内容
发明要解决的问题
然而，现有技术中存在如下问题：存在由附着于腔室的内部的含Ti膜导致的蚀刻特性经时变差的担心。即，现有技术中，将TiN膜作为掩模蚀刻被处理体上的绝缘膜时，TiN膜自身与绝缘膜同时被蚀刻。因此，现有技术中，由被蚀刻的TiN膜产生的含Ti膜累积附着于腔室的内部的各种部件上，腔室的内部的等离子体密度变化，结果有被处理体的蚀刻特性经时变差的担心。特别是对多组被处理体进行处理时经时变差变得明显。
用于解决问题的方案
本发明的一技术方案的等离子体处理方法包括：蚀刻工序、改性工序、第一去除工序和第二去除工序。蚀刻工序：将配置于腔室的内部的被处理体上所形成的、具有规定的图案的TiN膜作为掩模，用第1含氟气体的等离子体对绝缘膜进行蚀刻。改性工序：前述绝缘膜被蚀刻之后，用含氧气体的等离子体从附着于前述腔室内部的部件上的含碳膜和含Ti膜中将前述含碳膜去除并且用前述含氧气体的等离子体对前述含Ti膜的表面进行改性。第1去除工序：用第2含氟气体的等离子体将前述含Ti膜的表面被改性而得到的TiO膜去除。第2去除工序：用含氯气体的等离子体将前述TiO膜被去除而露出的前述含Ti膜的残膜从前述部件上去除。
发明的效果
根据本发明的各个技术方案和实施方式，实现一种能够抑制由附着于腔室内部的含Ti膜导致的蚀刻特性的经时恶化的等离子体处理方法和等离子体处理装置。
附图说明
图1是表示本实施方式的等离子体处理装置构成的概略的纵向剖视图。
图2是表示利用本实施方式的等离子体处理装置的等离子体处理方法的处理流程的流程图。
图3是用于说明利用本实施方式的等离子体处理装置的等离子体处理方法的处理流程的说明图。
图4A是用于说明本实施方式中在进行改性工序之后进行第1去除工序的意义的说明图(其1)。
图4B是用于说明本实施方式中在进行改性工序之后进行第1去除工序的意义的说明图(其1)。
图5是用于说明本实施方式中在进行改性工序之后进行第1去除工序的意义的说明图(其2)。
图6A是表示本实施方式中的第1去除工序中使用的第2含氟气体的种类与含Ti膜的去除量的关系的图。
图6B是表示本实施方式中的第1去除工序中使用的第2含氟气体的种类与含Ti膜的去除量的关系的图。
图7A是说明本实施方式中进行第1去除工序之后进行第2去除工序的意义的说明图。
图7B是说明本实施方式中进行第1去除工序之后进行第2去除工序的意义的说明图。
图8A是表示本实施方式中的第2去除工序中使用的含氯气体的种类与含Ti膜的去除量的关系的图。
图8B是表示本实施方式中的第2去除工序中使用的含氯气体的种类与含Ti膜的去除量的关系的图。
图9A是表示本实施方式中的第2去除工序中使用的压力和含Ti膜的去除量的关系的图。
图9B是表示本实施方式中的第2去除工序中使用的压力和含Ti膜的去除量的关系的图。
具体实施方式
以下，参照附图对于各种实施方式进行详细说明。此外，在各附图中，对于同一或相当的部分标注同一符号。
本实施方式的等离子体处理方法的1个实施方式中包括：蚀刻工序，将配置于腔室的内部的被处理体上所形成的、具有规定的图案的TiN膜作为掩模，用第1含氟气体的等离子体对绝缘膜进行蚀刻；改性工序，绝缘膜被蚀刻之后，用含氧气体的等离子体从附着于腔室内部的部件上的含碳膜和含Ti膜中将含碳膜去除并且用含氧气体的等离子体对含Ti膜的表面进行改性；第1去除工序，用第2含氟气体的等离子体将含Ti膜的表面被改性而得到的TiO膜从前述含Ti膜的表面去除；和第2去除工序，用含氯气体的等离子体将TiO膜被去除而露出的含Ti膜的残膜从部件上去除。
另外，在本实施方式的等离子体处理方法的一个实施方式中，第2含氟气体包含CF4或SF6。
另外，在本实施方式的等离子体处理方法的一个实施方式中，第2含氟气体还包含O2。
另外，在本实施方式的等离子体处理方法的一个实施方式中，含氯气体包含Cl2、BCl3和SiCl4中的至少任意一种。
另外，本实施方式的等离子体处理方法的1个实施方式中，改性工序、第1去除工序和第2去除工序在腔室的内部没有配置被处理体的状态下实施。
另外，本实施方式的等离子体处理方法的1个实施方式中，进一步包含图案化工序：在蚀刻工序前，将TiN膜图案化成规定的图案。
另外，本实施方式的等离子体处理方法的1个实施方式中，第2去除工序在比第1去除工序低的压力下实施。
本实施方式的等离子体处理装置的1个实施方式具备：腔室，其用于对被处理体进行等离子体处理；排气部，用于对腔室的内部进行减压；气体供给部，用于对腔室的内部供给处理气体；和控制部，实施如下处理：将配置于腔室的内部的被处理体上所形成的、具有规定的图案的TiN膜作为掩模，用第1含氟气体的等离子体对绝缘膜进行蚀刻，绝缘膜被蚀刻之后，用含氧气体的等离子体从附着于腔室内部的部件上的含碳膜和含Ti膜中将含碳膜去除并且用含氧气体的等离子体对含Ti膜的表面进行改性，用第2含氟气体的等离子体将含Ti膜的表面被改性而得到的TiO膜去除，用含氯气体的等离子体将TiO膜被去除而露出的含Ti膜的残膜从部件上去除。
图1是表示本实施方式的等离子体处理装置构成的概略的纵向剖视图。如图1所示，等离子体处理装置1具有腔室11，该腔室11大致圆筒状且划分出用于进行等离子体处理的等离子体处理空间S。腔室11通过接地线12电连接而接地。
腔室11内设有保持作为被处理体的晶圆W的晶圆卡盘10。晶圆卡盘10的下表面被作为下部电极的基座13支撑。基座13由例如铝等金属形成为大致圆盘状。在腔室11的底部，隔着绝缘板14设有支撑台15，基座13被该支撑台15的上表面支撑。晶圆卡盘10的内部设置有电极(没有图示)，构成为能够通过对该电极施加直流电压而产生静电力从而吸附保持晶圆W。
在基座13的上表面、晶圆卡盘10的外周部设置有用于提高等离子体处理的均匀性的、例如由硅形成的导电性的聚焦环20。基座13、支撑台15和聚焦环20被例如由石英形成的圆筒部件21覆盖其外侧面。
支撑台15的内部例如呈圆环状地设有流通制冷剂的制冷剂路径15a，能够通过控制该制冷剂路径15a所供给的制冷剂的温度而控制晶圆卡盘10上保持的晶圆W的温度。另外，在晶圆卡盘10与该晶圆卡盘10上保持的晶圆W之间，例如贯通基座13、支撑台15和绝缘板14而设置有供给例如氦气作为导热气体的导热气体管22。
上部电极42的电极支撑体52与用于对该电极支撑体52供给高频电力而生成等离子体的第1高频电源30经由第1匹配器31而电连接。第1高频电源30以输出例如27～100MHz频率、本实施方式中例如40MHz的高频电力的方式而构成。第1匹配器31使第1高频电源30的内部阻抗与负荷阻抗匹配，在腔室11内生成等离子体时起到使第1高频电源30的内部阻抗与负荷阻抗表观上一致的作用。
另外，基座13与用于通过对该基座13供给高频电力而对晶圆W施加偏压从而向晶圆W引入离子的第2高频电源40经由第2匹配器41而电连接。第2高频电源40构成为输出频率低于由第1高频电源30输出的高频电力的频率例如400kHz～13.56MHz的频率、本实施方式中例如13.56MHz的高频电力的方式。第2匹配器41与第1匹配器31同样地，使第2高频电源40的内部阻抗与负荷阻抗匹配。需要说明的是，以下，将由第1高频电源30输出的高频电力以及由第2高频电源40输出的高频电力分别称为“高频电力HF”和“高频电力LF”。
在作为下部电极的基座13的上方，上部电极42面向基座13平行地设置。上部电极42隔着绝缘性的支撑部件50被腔室11的上部支撑。因此，上部电极42与腔室11同样地为接地电位。
上部电极42由与晶圆卡盘10上保持的晶圆W形成相对面的电极板51和从上方支撑该电极板51的电极支撑体52构成。在电极板51上，向腔室11的内部供给处理气体的多个气体供给口53贯通电极板51而形成。作为电极板51，由例如焦耳热少的低电阻的导电体或半导体构成，本实施方式中应用例如硅。
电极支撑体52由导电体构成，本实施方式中应用例如铝。在电极支撑体52内部的中央部，设置有形成为大致圆盘状的气体扩散室54。另外，在电极支撑体52的下部，形成有多个由气体扩散室54向下方延伸的气孔55，气体供给口53经由该气孔55与气体扩散室54连接。
气体扩散室54与气体供给管71连接。气体供给管71如图1所示与处理气体供给源72连接，由处理气体供给源72供给的处理气体经由气体供给管71供给至气体扩散室54。供给至气体扩散室54的处理气体通过气孔55和气体供给口53被导入至腔室11内。即，上部电极42作为向腔室11内供给处理气体的喷头而起作用。
本实施方式中的处理气体供给源72具有气体供给部72a、气体供给部72b、气体供给部72c和气体供给部72d。气体供给部72a向等离子体处理空间S供给第1含氟气体作为蚀刻处理用的气体。第1含氟气体为例如CF4/C4F8/C5F6/Ar。
气体供给部72b向等离子体处理空间S供给含氧气体作为蚀刻处理后的附着物去除处理用的气体。含氧气体为例如O2。
气体供给部72c向等离子体处理空间S供给第2含氟气体作为蚀刻处理后的附着物去除处理用的气体。第2含氟气体包含例如CF4或SF6。第2含氟气体进而也可以包含O2。
另外，气体供给部72d向等离子体处理空间S供给含氯气体作为蚀刻处理后的附着物去除处理用的气体。含氯气体含有例如Cl2、BCl3和SiCl4中的至少任意一种。
需要说明的是，处理气体供给源72除了气体供给部72a～72d以外，也可以具有其他的向等离子体处理空间S供给各种气体的气体供给部。
另外，处理气体供给源72具备：在各气体供给部72a、72b、72c、72d与气体扩散室54之间分别设置的阀73a、73b、73c、73d和流量调整机构74a、74b、74c、74d。向气体扩散室54供给的气体的流量被流量调整机构74a、74b、74c、74d控制。
由腔室11的内壁和圆筒部件21的外侧面在腔室11的底部形成排气流路80，作为用于将腔室11内的气氛向该腔室11的外部排出的流路而起作用。在腔室11的底面设有排气口90。在排气口90的下方形成有排气室91，该排气室91经由排气管92与排气装置93相连接。因此，通过驱动排气装置93，能够经由排气流路80和排气口90将腔室11内的气氛进行排气，将处理容器内减压至规定的真空度为止。
另外，在腔室11的内壁可拆卸地设置有沉积物屏蔽件(没有图示)，用于防止蚀刻副产物(沉积物)附着于腔室11。需要说明的是，以下，有时将腔室11的内壁和沉积物屏蔽件统称作“腔室11的内壁”。
上述等离子体处理装置1的工作由控制部150统一控制。该控制部150设有用于控制等离子体蚀刻装置的各部分且具有CPU的过程控制器151、用户界面152以及存储部153。
用户界面152由用于工序管理者管理等离子体处理装置1的进行指令输入操作的键盘、可视化显示等离子体处理装置1的运转状况的显示器等构成。
在存储部153中存储有制程，该制程存储有利用过程控制器151的控制来实现等离子体处理装置1所执行的各种处理的控制程序(软件)、处理条件数据等。并且，根据需要，由来自用户界面152的指示等从存储部153中调出任意制程，并由过程控制器151执行该任意制程，从而在过程控制部151的控制下，由等离子体处理装置1进行所期望的处理。另外，对于控制程序、处理条件数据等制程，能够利用处于存储在可由计算机读取的计算机存储介质(例如，硬盘、CD、软盘以及半导体存储器等)等中的状态的制程，或者能够从其他装置通过例如专用线路随时传送而在线(on-line)地利用制程。
例如，控制部150控制等离子体处理装置1的各部分以进行后述的等离子体处理方法。如果列举具体的一例，将配置于腔室11的内部的被处理体上所形成的、具有规定的图案的TiN膜作为掩模，用第1含氟气体的等离子体对绝缘膜进行蚀刻。接着，控制部150在绝缘膜被蚀刻之后，用含氧气体的等离子体从附着于腔室11的内部的部件上的含碳膜和含Ti膜中将含碳膜去除并且用含氧气体的等离子体对含Ti膜的表面进行改性。接着，控制部150用第2含氟气体的等离子体将含Ti膜的表面被改性而得到的TiO膜去除。接着，控制部150用含氯气体的等离子体将TiO膜被去除而露出的含Ti膜的残膜从腔室11的内部的部件上去除。
此处，腔室11的内部的部件与例如腔室11的内壁、聚焦环20、圆筒部件21、支撑部件50和电极板51等相当。另外，被处理体与例如由绝缘膜与具有规定的图案的TiN膜按顺序层叠而成的晶圆W相当。绝缘膜为例如双嵌入布线用的层间绝缘膜，包含SiOCH等作为相对介电常数为规定值(例如4.2)以下的低介电常数物质。
接着，对于利用本实施方式的等离子体处理装置1的等离子体处理方法的处理流程进行说明。图2是表示利用本实施方式的等离子体处理装置的等离子体处理方法的处理流程的流程图。图3是用于说明利用本实施方式的等离子体处理装置的等离子体处理方法的处理流程的说明图。需要说明的是，图3中说明的是如下例子：等离子体处理装置1实施一连串等离子体处理，除去附着于作为腔室11的内部部件的一例的、腔室11的内壁11a上的含碳物和含Ti物。
如图2所示，等离子体处理装置1的控制部150进行蚀刻工序(步骤S101)将配置于腔室11的内部的被处理体上所形成的、具有规定的图案的TiN膜作为掩模，用第1含氟气体的等离子体对绝缘膜进行蚀刻。具体而言，控制部150由处理气体供给源72向腔室11内供给第1含氟气体，将具有规定的图案的TiN膜作为掩模，用第1含氟气体的等离子体对绝缘膜进行蚀刻。此时，在绝缘膜的基础上，作为掩模的TiN膜也被蚀刻。结果，如图3的(A)所示，由绝缘膜产生的含碳膜201与由TiN膜产生的含Ti膜202附着于腔室11的内壁11a上。此处，含碳膜201包含例如CF系沉积物，含Ti膜202包含例如TiF、TiO和TiOF。另外，第1含氟气体为例如CF4/C4F8/C5F6/Ar。
列举更详细的一个例子进行说明。控制部150将被处理体配置于晶圆卡盘10上。之后，控制部150由作为喷头的上部电极42向腔室11内部导入第1含氟气体，由第1高频电源30向腔室11内部施加等离子体生成用的高频电力，生成第1含氟气体的等离子体。另外，控制部150通过第2高频电源40向晶圆卡盘10施加引入离子用的高频电力，向被处理体引入等离子体中的离子。另外，控制部150在被处理体的绝缘膜被蚀刻之后，将被处理体由规定的输入/输出口向腔室11的外部输出。即，作为蚀刻工序以后的工序的后述的改性工序、第1去除工序和第2去除工序以在腔室11的内部没有配置被处理体的状态下实施。
接着，控制部150进行改性工序(步骤S102)：用含氧气体的等离子体将附着于腔室11的内壁11a上的含碳膜201去除，并且用含氧气体的等离子体对含Ti膜202的表面进行改性。结果，如图3的(B)所示，附着于腔室11的内壁11a上的含碳膜201被去除同时含Ti膜202的表面被改性而得到TiO膜202b，并且含Ti膜202的残膜202a残留于内壁11a上。此处，含氧气体为例如O2。
列举更详细的一个例子进行说明。控制部150以腔室11的内部没有配置被处理体的状态，由作为喷头的上部电极42向腔室11内部导入含氧气体，由第1高频电源30向腔室11内部施加等离子体生成用的高频电力，生成含氧气体的等离子体。另外，控制部150没有由第2高频电源40b施加引入离子用的高频电力。另外，控制部150持续进行处理，直至附着于腔室11的内壁11a上的含碳膜201被去除同时含Ti膜202的表面被改性而得到TiO膜202b为止。
接着，控制部150进行第1去除工序(步骤S103)，用第2含氟气体的等离子体将得到的TiO膜202b从含Ti膜202的残膜202a上去除。结果，如图3的(C)所示，含Ti膜202的残膜202a露出。此处，第2含氟气体包含CF4或SF6。第2含氟气体优选进一步包含O2。
列举更详细的一个例子进行说明。控制部150由作为喷头的上部电极42向腔室11内部导入第2含氟气体，由第1高频电源30向腔室11内部施加用于生成等离子体的高频电力而使第2含氟气体的等离子体产生。另外，控制部150没有由第2高频电源40b施加用于引入离子的高频电力。另外，控制部150持续进行处理，直至TiO膜202b完全被去除且含Ti膜202的残膜202a露出为止。
接着，控制部150进行第2去除工序(步骤S104)，用含氯气体的等离子体将露出的含Ti膜202的残膜202a从腔室11的内壁11a上去除。另外，第2去除工序在低于第1去除工序的压力下实施。结果，如图3的(D)所示，含Ti膜202的残膜202a被去除，腔室11的内壁11a露出。即，含Ti膜202的主要成分TiF与含氯气体之间的反应性比较大，所以通过含Ti膜202的残膜202a与含氯气体的等离子体的反应，含Ti膜202的残膜202a以络合物气体TiCl的形式被有效地去除。即，作为络合物气体的TiCl由腔室11以气体的形式被排气。此处，含氯气体包含例如Cl2、BCl3和SiCl4中的至少任意一种。
列举更详细的一个例子进行说明。控制部150由作为喷头的上部电极42向腔室11内部导入含氯气体，由第1高频电源30向腔室11内部施加等离子体生成用的高频电力，使之生成含氯气体的等离子体。另外，控制部150持续进行处理，直至含Ti膜202的残膜202a被完全去除且腔室11的内壁11a露出为止。
这样，本实施方式的等离子体处理装置1将TiN膜作为掩模蚀刻绝缘膜之后，进行改性工序：用含氧气体的等离子体从附着于腔室11的内部的部件上的含碳膜201和含Ti膜202中将含碳膜201去除并且用含氧气体的等离子体对含Ti膜202的表面进行改性。接着，等离子体处理装置1进行第1去除工序：用第2含氟气体的等离子体将含Ti膜202的表面被改性而得到的TiO膜202b从含Ti膜202的残膜202a上去除。接着，等离子体处理装置1进行第2去除工序：用含氯气体的等离子体将TiO膜202b被去除而露出的含Ti膜202的残膜202a从腔室11的内部的部件上去除。因此，根据本实施方式，即便由TiN膜产生的含Ti膜202附着于腔室11内部的各种部件上，也能够将含Ti膜202从各种部件上去除，变得能够抑制腔室11的内部的等离子体密度的变化。结果，根据本实施方式，能够抑制由附着于腔室11的内部的含Ti膜202导致的蚀刻特性的经时变差。
接着，对于本实施方式中的改性工序和第1去除工序，进行更详细的说明。图4A和图4B是用于说明本实施方式中在进行改性工序之后进行第1去除工序的意义的说明图(其1)。图4A和图4B表示各条件与附着于腔室11的内壁11a上的含Ti膜的去除量的关系。图4A表示将模拟了含Ti膜的test chip(以下，简单地称为“测试芯片”)配置于腔室11的内壁11a的规定位置A，将测试芯片的去除量ΔT作为含Ti膜的去除量而检测的检测结果。图4B表示将测试芯片配置于腔室11的内壁11a的、位于规定位置A下方的规定位置B，将测试芯片的去除量ΔT作为含Ti膜的去除量进行检测的检测结果。需要说明的是，测试芯片是TiN膜与TiO膜顺次层叠作为含Ti膜的芯片。测试芯片的初始厚度为。
另外，图4A和图4B中，纵轴表示测试芯片的去除量，横轴表示沿着测试芯片的延伸方向的位置的坐标(mm)。另外，图4A和图4B中，“CF4＝100”表示不进行改性工序而使用CF4＝100sccm作为第2含氟气体进行第1去除工序情况下得到的结果。“CF4/O2＝95/5”表示不进行改性工序而使用CF4/O2＝95/5sccm作为第2含氟气体进行第1去除工序情况下得到的结果。“Pre－Ash＋CF4/O2”表示进行了改性工序之后，使用CF4/O2＝95/5sccm作为第2含氟气体进行第1去除工序情况下得到的结果。另外，改性工序中，作为条件使用：处理时间：30秒、处理气体：O2＝350sccm、压力：13Pa(100mT)、高频电力HF/高频电力LF：600/0W。第1去除工序中，作为其他的条件使用：处理时间：30秒、压力：2.7Pa(20mT)、高频电力HF/高频电力LF：600/0W。
如图4A和图4B所示，进行改性工序之后进行第1去除工序的情况，与不进行改性工序而进行第1去除工序的情况相比较，测试芯片的去除量ΔT变大。换言之，通过在进行第1去除工序之前进行改性工序，与没有进行改性工序的情况相比较，能够使附着于腔室11的内壁11a上的含Ti膜的去除量增大。可以认为这是因为，含Ti膜以含Ti膜的表面被改性而得到的TiO膜与第1去除工序中使用的第2含氟气体反应的反应物形式被去除。
图5是用于说明本实施方式中进行改性工序之后进行第1去除工序的意义的说明图(其2)。图5表示附着于腔室11的内部的各部件上的含Ti膜的去除量。图5表示将测试芯片配置于腔室11的内部的各部件上，将测试芯片的去除量ΔT作为含Ti膜的去除量进行检测的检测结果。需要说明的是，图5中，“0时”表示测试芯片表面的基准方向；“3时”表示由基准方向旋转了90°的方向；“6时”表示由基准方向旋转了180°的方向。
如图5所示，在进行了改性工序之后进行第1去除工序的情况下，配置于腔室11的除了内壁11a以外的其他部件即聚焦环20、圆筒部件21、支撑部件50和电极板51的测试芯片的去除量ΔT也变得比较大。
图6A和图6B是表示本实施方式中的第1去除工序中使用的第2含氟气体的种类与含Ti膜的去除量的关系的图。图6A表示将测试芯片配置于腔室11的内壁11a的规定位置A，将测试芯片的去除量ΔT作为含Ti膜的去除量进行检测的检测结果。图6B表示将测试芯片配置于腔室11的内壁11a的、位于规定位置A下方的规定位置B，将测试芯片的去除量ΔT作为含Ti膜的去除量进行检测的检测结果。
另外，图6A和图6B表示在第1去除工序中使用CF4＝100sccm作为第2含氟气体情况下得到的结果。还表示第1去除工序中使用CF4＝200sccm作为第2含氟气体情况下得到的结果。还表示第1去除工序中使用CF4＝300sccm作为第2含氟气体情况下得到的结果。还表示第1去除工序中使用CF4/Ar＝100/200sccm作为第2含氟气体情况下得到的结果。还表示第1去除工序中使用CF4/Ar＝200/100sccm情况下得到的结果。还表示第1去除工序中使用CF4/CH4＝95/5sccm情况下得到的结果。还表示第1去除工序中使用CF4/CH4＝90/10sccm情况下得到的结果。还表示第1去除工序中使用CF4/O2＝95/5sccm情况下得到的结果。还表示第1去除工序中使用CF4/O2＝90/10sccm情况下得到的结果。
如图6A和图6B所示，通过使用CF4、CF4/O2，与CF4/Ar、CF4/CH4相比较，能够使测试芯片的去除量ΔT增大。进而，通过使用CF4/O2，与CF4相比较，能够使测试芯片的去除量ΔT增大。
这样，第1去除工序中，通过选择CF4、CF4/O2作为第2含氟气体，与CF4/Ar、CF4/CH4相比较，能够使测试芯片的去除量ΔT增大。换言之，第1去除工序中，通过选择CF4、CF4/O2作为第2含氟气体，与CF4/Ar、CF4/CH4相比较，能够使附着于腔室11的内壁11a上的含Ti膜的去除量增大。可以认为这是因为，含Ti膜以含Ti膜的表面被改性而得到的TiO膜与第1去除工序中使用的第2含氟气体反应的反应物形式被去除。
接着，对于本实施方式中的第1去除工序和第2去除工序，进行更详细的说明。图7A和图7B是说明本实施方式中进行了第1去除工序之后进行第2去除工序的意义的说明图。图7A和图7B表示各条件与附着于腔室11的内壁11a上的含Ti膜的去除量的关系。图7A表示将模拟了含Ti膜的test chip(以下，简单地称为“测试芯片”)配置于腔室11的内壁11a的规定位置A，将测试芯片的去除量ΔT作为含Ti膜的去除量而检测的检测结果。图7B表示将测试芯片配置于腔室11的内壁11a的、位于规定位置A下方的规定位置B，将测试芯片的去除量ΔT作为含Ti膜的去除量进行检测的检测结果。需要说明的是，测试芯片是TiN膜与TiO膜顺次层叠作为含Ti膜的芯片。测试芯片的初始厚度为
另外，图7A和图7B中，纵轴表示测试芯片的去除量横轴表示沿着测试芯片的延伸方向的位置的坐标(mm)。另外，图7A和图7B中，“ME2＿Only”表示不进行改性工序和第1去除工序而使用Cl2＝150sccm作为含氯气体进行第2去除工序情况下得到的结果。“Pre＿Ash＋ME1＋ME2”表示依次进行改性工序和第1去除工序之后，使用Cl2＝150sccm作为含氯气体进行第2去除工序的情况下得到的结果。另外，改性工序中，作为条件使用处理时间：30秒、处理气体：O2＝350sccm、压力：13Pa(100mT)、高频电力HF/高频电力LF：600/0W。第1去除工序中，作为条件使用：处理时间：15秒、处理气体：CF4/O2＝95/5sccm、压力：2.7Pa(20mT)、高频电力HF/高频电力LF：600/0W。第2去除工序中，作为其他的条件使用：处理时间：2秒、压力：1.3Pa(10mT)、高频电力HF/高频电力LF：300/0W。
如图7A和图7B所示，依次进行改性工序和第1去除工序之后进行第2去除工序的情况，与不进行改性工序和第1去除工序而进行第2去除工序的情况相比较，测试芯片的去除量ΔT变大。换言之，通过在进行第2去除工序之前进行改性工序和第1去除工序，与不进行改性工序和第1去除工序的情况相比较，能够使附着于腔室11的内壁11a上的含Ti膜的去除量增大。可以认为这是因为：对于含氯气体具有耐性的TiO膜通过该TiO膜与第2含氟气体的反应而事先从含Ti膜的表层被去除，之后，含Ti膜的残膜与第2去除工序中使用的含氯气体的等离子体反应，含Ti膜的残膜以络合物气体形式被去除。
图8A和图8B是表示本实施方式中的第2去除工序中使用的含氯气体的种类与含Ti膜的去除量的关系的图。图8A表示将测试芯片配置于腔室11的内壁11a的规定位置A，将测试芯片的去除量ΔT作为含Ti膜的去除量进行检测的检测结果。图8B表示将测试芯片配置于腔室11的内壁11a的、位于规定位置A下方的规定位置B，将测试芯片的去除量ΔT作为含Ti膜的去除量进行检测的检测结果。
另外，图8A和图8B表示第2去除工序中使用Cl2＝60sccm作为含氯气体的情况下得到的结果。还表示第2去除工序中使用Cl2＝150sccm作为含氯气体的情况下得到的结果。还表示第2去除工序中使用Cl2＝240sccm作为含氯气体的情况下得到的结果。还表示第2去除工序中使用Cl2/CH4＝135/15sccm作为含氯气体的情况下得到的结果。还表示第2去除工序中使用Cl2/Ar＝150/150sccm作为含氯气体的情况下得到的结果。还表示第2去除工序中使用Cl2/O2＝145/5sccm作为含氯气体的情况下得到的结果。
另外，图8A和图8B中，“Post ME1(With Pre－Ash)”表示依次进行改性工序和第1去除工序情况下得到的结果。“ME2”表示依次进行改性工序和第1去除工序之后，进行第2去除工序情况下得到的结果。另外，改性工序中，作为条件使用：处理时间：30秒、处理气体：O2＝350sccm、压力：13Pa(100mT)、高频电力HF/高频电力LF：600/0W。第1去除工序中，作为条件使用：处理时间：15秒、压力：2.7Pa(20mT)、高频电力HF/高频电力LF：600/0W。第2去除工序中，作为其他的条件使用：处理时间：2秒、压力：1.3Pa(10mT)、高频电力HF/高频电力LF：300/0W。
如图8A和图8B所示，通过使用Cl2＝150sccm，与Cl2＝60sccm、Cl2＝240sccm相比较，能够使测试芯片的去除量ΔT增大。进而，通过使用Cl2＝150sccm，与Cl2/CH4＝135/15sccm、Cl2/Ar＝150/150sccm、Cl2/O2＝145/5sccm相比较，能够使测试芯片的去除量ΔT增大。
这样，在第2去除工序中通过选择Cl2作为含氯气体，与Cl2/CH4、Cl2/Ar、Cl2/O2相比较，能够使测试芯片的去除量ΔT增大。换言之，在第2去除工序中通过选择Cl2作为含氯气体，与Cl2/CH4、Cl2/Ar、Cl2/O2相比较，能够使附着于腔室11的内壁11a上的含Ti膜的去除量增大。可以认为这是因为，第1去除工序之后得到的含Ti膜的残膜与含氯气体的等离子体反应，含Ti膜的残膜以络合物气体TiCl形式被去除。
图9A和图9B为表示本实施方式中的第2去除工序中使用的压力与含Ti膜的去除量的关系的图。图9A表示将测试芯片配置于腔室11的内壁11a的规定位置A，将测试芯片的去除量ΔT作为含Ti膜的去除量进行检测的检测结果。图9B表示将测试芯片配置于腔室11的内壁11a的、位于规定位置A下方的规定位置B，将测试芯片的去除量ΔT作为含Ti膜的去除量进行检测的检测结果。
另外，图9A和图9B表示第2去除工序中使用1.3Pa(10mT)的压力情况下得到的结果。还表示第2去除工序中使用6.7Pa(50mT)作为压力的情况下得到的结果。还表示第2去除工序中使用13Pa(100mT)作为压力的情况下得到的结果。
另外，图9A和图9B中，“Post ME1(With Pre－Ash)”表示依次进行改性工序和第1去除工序之后进行第2去除工序情况下得到的结果。“ME2”表示依次进行改性工序和第1去除工序之后，进行第2去除工序情况下得到的结果。另外，改性工序中，作为条件使用处理时间：30秒、处理气体：O2＝350sccm、压力：13Pa(100mT)、高频电力HF/高频电力LF：600/0W。第1去除工序中，作为条件使用：处理时间：15秒、压力：2.7Pa(20mT)、高频电力HF/高频电力LF：600/0W。第2去除工序中，作为其他的条件使用：处理时间：2秒、高频电力HF/高频电力LF：300/0W。
如图9A和图9B所示，通过使用低于第1去除工序的压力1.3Pa(10mT)，与使用高于第1去除工序的压力6.7Pa(50mT)、13Pa(100mT)的情况相比较，能够使测试芯片的去除量ΔT增大。
这样，通过使用低于第1去除工序的压力进行第2去除工序，能够使测试芯片的去除量ΔT进一步增大。换言之，通过使用低于第1去除工序的压力进行第2去除工序，能够使附着于腔室11的内壁11a上的含Ti膜的去除量增大。
如上所述，根据本实施方式，将TiN膜作为掩模将绝缘膜蚀刻之后，进行改性工序：用含氧气体的等离子体从附着于腔室11的内部的部件上的含碳膜和含Ti膜中将含碳膜201去除并且用含氧气体的等离子体对含Ti膜202的表面进行改性；第1去除工序：用第2含氟气体的等离子体将含Ti膜的表面被改性而得到的TiO膜202b从含Ti膜的残膜202a上去除；和第2去除工序：用含氯气体的等离子体将TiO膜被去除而露出的含Ti膜的残膜202a从腔室11的内部的部件上去除。因此，根据本实施方式，即便由TiN膜产生的含Ti膜附着于腔室11内部的各种部件上，也能够由各种部件将含Ti膜去除，所以能够抑制腔室11的内部的等离子体密度的变化。结果，根据本实施方式，能够抑制由附着于腔室11的内部的含Ti膜导致的蚀刻特性的经时变差。
另外，根据本实施方式，第2含氟气体包含CF4或SF6。结果，能够效率良好地将附着于腔室11的内部的部件上的含Ti膜202的表面被改性而得到的TiO膜202b从含Ti膜的残膜202a上去除。
另外，根据本实施方式，第2含氟气体进而包含O2。结果，能够更加效率良好地将附着于腔室11的内部的部件上的含Ti膜202的表面被改性而得到的TiO膜202b从含Ti膜的残膜202a上去除。
另外，根据本实施方式，含氟气体含有Cl2、BCl3和SiCl4中的至少任意一种。结果，含Ti膜202的残膜202a与含氯气体的等离子体反应，含Ti膜202的残膜202a以络合物气体TiCl的形式被效率良好地去除。
另外，根据本实施方式，改性工序、第1去除工序和第2去除工序以腔室11的内部没有配置被处理体的状态实施。结果，能够不受被处理体的放出物的影响而将附着于腔室11内部的各种部件的含Ti膜效率良好地去除。
另外，根据本实施方式，第2去除工序在低于第1去除工序的压力下实施。结果，能够促进含Ti膜202的残膜202a与含氯气体的等离子体反应从而含Ti膜202的残膜202a变成络合物气体TiCl的生成反应。由此，能够将含Ti膜202的残膜202a以络合物气体TiCl的形式进一步效率良好地去除。
(其他的实施方式)
以上，说明了本实施方式的等离子体处理方法和等离子体处理装置，但并不限定于此。以下，说明其他实施方式。
也可以例如，在将TiN膜作为掩模蚀刻绝缘膜之前，进一步进行图案化工序在TiN膜图案化成规定的图案。该情况下，蚀刻工序、改性工序、第1去除工序和第2去除工序在进行图案化工序之后进行。例如，图案化工序中，对于绝缘膜上形成的TiN膜利用Cl2/CF4/CH4/Ar的等离子体进行等离子体处理，由此将TiN膜图案化成规定的图案。之后，进行蚀刻工序、改性工序、第1去除工序和第2去除工序。结果，即便在由被图案化的TiN膜和被蚀刻的TiN膜产生的含Ti膜附着于腔室11的内部的各种部件上的情况下，也能够由各种部件将含Ti膜去除。
另外，上述实施方式中，对于改性工序、第1去除工序和第2去除工序在以腔室11的内部没有配置被处理体的状态下实施的例子进行说明，但不限于此。例如，改性工序、第1去除工序和第2去除工序也可以以腔室11的内部配置有仿真晶圆(dummy wafer)等的状态实施。
附图标记说明
1 等离子体处理装置
11 腔室
11a 内壁
20 聚焦环
30 第1高频电源
40 第2高频电源
42 上部电极
51 电极板
52 电极支撑体
72 处理气体供给源；
72a、72b、72c、72d 气体供给部
74a、74b、74c、74d 流量调整机构
150 控制部；
S 等离子体处理空间
W 晶圆

Claims (8)

1.一种等离子体处理方法，其特征在于，包括：
蚀刻工序：将配置于腔室的内部的被处理体上所形成的、具有规定的图案的TiN膜作为掩模，用第1含氟气体的等离子体对绝缘膜进行蚀刻；
改性工序：所述绝缘膜被蚀刻之后，用含氧气体的等离子体从附着于所述腔室内部的部件上的含碳膜和含Ti膜中将所述含碳膜去除并且用所述含氧气体的等离子体对所述含Ti膜的表面进行改性；
第1去除工序：用第2含氟气体的等离子体将所述含Ti膜的表面被改性而得到的TiO膜去除；和
第2去除工序：用含氯气体的等离子体将所述TiO膜被去除而露出的所述含Ti膜的残膜从所述部件上去除。
2.根据权利要求1所述的等离子体处理方法，其特征在于，所述第2含氟气体包含CF4或SF6。
3.根据权利要求2所述的等离子体处理方法，其特征在于，所述第2含氟气体进而包含O2。
4.根据权利要求1～3的任一项所述的等离子体处理方法，其特征在于，所述含氯气体含有Cl2、BCl3和SiCl4中的至少任意一种。
5.根据权利要求1～4的任一项所述的等离子体处理方法，其特征在于，所述改性工序、所述第1去除工序和所述第2去除工序在所述腔室的内部没有配置所述被处理体的状态下实施。
6.根据权利要求1～5的任一项所述的等离子体处理方法，其特征在于，进一步包括图案化工序：在所述蚀刻工序之前，将所述TiN膜图案化成所述规定的图案。
7.根据权利要求1～6的任一项所述的等离子体处理方法，其特征在于，所述第2去除工序在低于所述第1去除工序的压力下实施。
8.一种等离子体处理装置，其特征在于，具备：
腔室，其用于对被处理体进行等离子体处理；
排气部，用于对所述腔室的内部进行减压；
气体供给部，用于向所述腔室的内部供给处理气体；和
控制部，实施如下处理：将配置于所述腔室的内部的被处理体上所形成的、具有规定的图案的TiN膜作为掩模，用第1含氟气体的等离子体对绝缘膜进行蚀刻，所述绝缘膜被蚀刻之后，用含氧气体的等离子体从附着于所述腔室内部的部件上的含碳膜和含Ti膜中将所述含碳膜去除并且用所述含氧气体的等离子体对所述含Ti膜的表面进行改性，用第2含氟气体的等离子体将所述含Ti膜的表面被改性而得到的TiO膜去除，用含氯气体的等离子体将所述TiO膜被去除而露出的所述含Ti膜的残膜从所述部件上去除。
CN201410137294.2A 2013-04-05 2014-04-04 等离子体处理方法和等离子体处理装置 Active CN104103580B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013079677A JP6049527B2 (ja) 2013-04-05 2013-04-05 プラズマ処理方法及びプラズマ処理装置
JP2013-079677 2013-04-05

Publications (2)

Publication Number Publication Date
CN104103580A true CN104103580A (zh) 2014-10-15
CN104103580B CN104103580B (zh) 2018-01-26

Family

ID=51653738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410137294.2A Active CN104103580B (zh) 2013-04-05 2014-04-04 等离子体处理方法和等离子体处理装置

Country Status (5)

Country Link
US (1) US9147556B2 (zh)
JP (1) JP6049527B2 (zh)
KR (1) KR102152088B1 (zh)
CN (1) CN104103580B (zh)
TW (1) TWI621174B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9972504B2 (en) * 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
JP2017045849A (ja) * 2015-08-26 2017-03-02 東京エレクトロン株式会社 シーズニング方法およびエッチング方法
WO2017123423A1 (en) * 2016-01-13 2017-07-20 Applied Materials, Inc. Hydrogen plasma based cleaning process for etch hardware
JP7190938B2 (ja) 2019-02-27 2022-12-16 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7241627B2 (ja) 2019-07-05 2023-03-17 東京エレクトロン株式会社 クリーニング方法及びプラズマ処理装置
JP7300945B2 (ja) * 2019-09-13 2023-06-30 東京エレクトロン株式会社 クリーニング方法およびクリーニングプログラムを記録する記録媒体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1328495A (zh) * 1998-10-16 2001-12-26 弗罗纽斯焊接机械制造两合公司 焊接设备的调节装置
US20020072016A1 (en) * 2000-12-13 2002-06-13 Applied Materials, Inc. Substrate cleaning apparatus and method
WO2002091449A2 (en) * 2000-11-21 2002-11-14 Applied Materials, Inc. Etching a substrate in a process zone
US20060191555A1 (en) * 2005-02-28 2006-08-31 Atsushi Yoshida Method of cleaning etching apparatus
US20080190893A1 (en) * 2007-02-13 2008-08-14 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330063A (ja) * 1998-05-20 1999-11-30 Tokyo Electron Ltd プラズマ処理装置のクリ−ニング方法
JP2003297745A (ja) * 2002-04-03 2003-10-17 Japan Radio Co Ltd 半導体集積回路の製造方法
JP5047504B2 (ja) * 2005-02-05 2012-10-10 三星電子株式会社 ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
KR100690881B1 (ko) * 2005-02-05 2007-03-09 삼성전자주식회사 미세 전자 소자의 듀얼 다마신 배선의 제조 방법 및 이에의해 제조된 듀얼 다마신 배선을 구비하는 미세 전자 소자
US20110130007A1 (en) * 2009-10-26 2011-06-02 Applied Materials, Inc. In-situ clean to reduce metal residues after etching titanium nitride
US20110162674A1 (en) * 2009-10-26 2011-07-07 Applied Materials, Inc. In-situ process chamber clean to remove titanium nitride etch by-products
JP5712741B2 (ja) * 2011-03-31 2015-05-07 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法及び記憶媒体
JP2012243958A (ja) * 2011-05-19 2012-12-10 Hitachi High-Technologies Corp プラズマ処理方法
US20130084707A1 (en) * 2011-09-30 2013-04-04 Tokyo Electron Limited Dry cleaning method for recovering etch process condition
JP5982223B2 (ja) * 2012-08-27 2016-08-31 東京エレクトロン株式会社 プラズマ処理方法、及びプラズマ処理装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1328495A (zh) * 1998-10-16 2001-12-26 弗罗纽斯焊接机械制造两合公司 焊接设备的调节装置
WO2002091449A2 (en) * 2000-11-21 2002-11-14 Applied Materials, Inc. Etching a substrate in a process zone
WO2002091449A3 (en) * 2000-11-21 2003-06-05 Applied Materials Inc Etching a substrate in a process zone
US20020072016A1 (en) * 2000-12-13 2002-06-13 Applied Materials, Inc. Substrate cleaning apparatus and method
US20060191555A1 (en) * 2005-02-28 2006-08-31 Atsushi Yoshida Method of cleaning etching apparatus
US20080190893A1 (en) * 2007-02-13 2008-08-14 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus

Also Published As

Publication number Publication date
CN104103580B (zh) 2018-01-26
TWI621174B (zh) 2018-04-11
TW201515088A (zh) 2015-04-16
KR102152088B1 (ko) 2020-09-04
US20140299576A1 (en) 2014-10-09
JP2014204001A (ja) 2014-10-27
US9147556B2 (en) 2015-09-29
KR20140121357A (ko) 2014-10-15
JP6049527B2 (ja) 2016-12-21

Similar Documents

Publication Publication Date Title
TWI760555B (zh) 蝕刻方法
CN106206286B (zh) 蚀刻方法
CN103843117B (zh) 通过介稳氢终止的硅的选择性蚀刻
CN104103580A (zh) 等离子体处理方法和等离子体处理装置
US20220157610A1 (en) Etching method
CN103928285B (zh) 等离子体处理方法和等离子体处理装置
TW200947548A (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
US20220328323A1 (en) Etching method and plasma processing apparatus
US11456180B2 (en) Etching method
TW201801184A (zh) 蝕刻介電層中之特徵部的方法
TWI766866B (zh) 蝕刻方法
US11600501B2 (en) Etching method and plasma processing apparatus
JP2021090039A (ja) 基板処理方法及びプラズマ処理装置
KR20220150845A (ko) 기판 처리 방법 및 플라즈마 처리 장치
CN104576355B (zh) 等离子体处理方法
CN106158619A (zh) 被处理体的处理方法
JP7190988B2 (ja) エッチング方法及び基板処理装置
KR20120104945A (ko) 에칭 방법, 에칭 장치 및 컴퓨터 판독 가능한 기억 매체
JP7321059B2 (ja) プラズマ処理方法及びプラズマ処理装置
TWI843909B (zh) 電漿處理方法及電漿處理設備
US11417535B2 (en) Etching method and plasma processing apparatus
JP2022077710A (ja) エッチング方法
JP2021153170A (ja) エッチング方法及びプラズマ処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant