CN104078340A - 铜金属层图形化方法、铜插塞、栅极和互连线的形成方法 - Google Patents

铜金属层图形化方法、铜插塞、栅极和互连线的形成方法 Download PDF

Info

Publication number
CN104078340A
CN104078340A CN201310106729.2A CN201310106729A CN104078340A CN 104078340 A CN104078340 A CN 104078340A CN 201310106729 A CN201310106729 A CN 201310106729A CN 104078340 A CN104078340 A CN 104078340A
Authority
CN
China
Prior art keywords
copper
metal layer
layer
copper metal
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310106729.2A
Other languages
English (en)
Inventor
王新鹏
洪中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310106729.2A priority Critical patent/CN104078340A/zh
Publication of CN104078340A publication Critical patent/CN104078340A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种铜金属层图形化方法、铜插塞、栅极和互连线的形成方法，铜金属层图形化方法包括：提供基底，在所述基底上形成铜金属层，在所述铜金属层上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，对暴露的铜金属层进行离子注入，所述离子注入的注入离子中含有卤素离子，所述暴露的铜金属层进行离子注入后形成铜卤材料层；去除所述铜卤材料层。本方法可以实现铜金属层的高效率刻蚀，并得到非常好的刻蚀形貌。

Description

铜金属层图形化方法、铜插塞、栅极和互连线的形成方法
技术领域
本发明属于半导体制造领域，特别是涉及一种铜金属层的图形化方法，铜插塞的形成方法，铜栅极的形成方法，以及铜互连线的形成方法。
背景技术
在半导体制造业中，铝是最早用于作为互连的金属，而且它在硅片制造业中仍然是最普遍的互连金属。但是随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸不断缩小，金属导线也随之变细，一方面导致金属电阻R增加，另一方面，由于金属电阻的增加，使产生的热量增多，加剧了铝的电迁徙现象，降低了铝的可靠性。单位芯片面积上器件的密度的持续增加，使得介于介质材料之间，且间隔紧凑的导线与位于导线之间的介质材料起到了电容C的作用。由于电阻R和电容C的增加，带来了严重RC延迟问题，使芯片性能下降。
与铝金属相比，铜具有更高的导电性能，铜的电阻率为1.7μΩ/cm，而铝的为2.7μΩ/cm。由于铜的电阻小，在承受相同的电流时，铜横截面积比铝小，更窄的线宽允许更高密度的电路集成；铜横截面积的降低也使相邻导线间的寄生电容减小，提高了信号的传输速度；还能降低功耗。而且铜的抗电迁徙能力比铝好(Cu<107A/cm2，Al<106A/cm2)，不会因为电迁徙产生连线孔洞，提高了器件的可靠性。因此，采用铜作为互连金属，可以满足高频、高集成度、大功率、大容量和使用寿命长的要求。铝互连工艺已逐渐被铜互连工艺所代替。
但铜在氧化硅和硅中的扩散速度很快，可能导致很高的漏电流和介质层击穿，为此需要在铜互连线和半导体基底之间设置防止铜扩散的阻挡层。铜的另一个缺点是在采用含Cl等离子体刻蚀过程中产生的副产物为非挥发性物质，在刻蚀中，还存在刻蚀速率慢、所需温度高以及刻蚀后刻蚀面粗糙的缺点，这是限制铜作为互连金属的主要技术障碍。
为了克服铜刻蚀难的缺点，现有技术中采用大马士革法进行铜互连制作。大马士革法的主要步骤是先对介质层进行刻蚀，产生制作互连金属所需的沟槽和通孔，然后在所述沟槽、通孔底部和侧壁上沉积金属阻挡层和铜籽晶层，接着在所述沟槽内淀积金属铜，并将所述沟槽和通孔填满，最后使用CMP（化学机械平坦化）技术清除额外的金属铜。于2012年12月5日公布的公布号为CN102810508A的中国专利文献揭示在制作沟槽和通孔时，介质层极易受到等离子体的损伤，湿法清洗后，该沟槽和通孔侧壁处的介质层会呈现弓形（bowing）的形状，对后续的金属阻挡层和铜籽晶层淀积造成负面影响。而且该工艺在特征尺寸达到30nm以下时很难再适用，因为淀积完金属阻挡层和铜籽晶层后，沟槽和通孔被基本填满，无法再继续淀积铜金属层，沟槽和通孔无法得到致密填充，严重影响了器件的性能。
综上所述，导致铜作为互连金属的瓶颈在于铜的图形化困难。
发明内容
本发明解决的问题是现有技术中难以图形化铜金属层。
为解决上述问题，本发明提供一种铜金属层的图形化方法，包括：
提供基底，在所述基底上形成铜金属层，在所述铜金属层上形成图形化的掩膜层；
以所述图形化的掩膜层为掩膜，对暴露的铜金属层进行离子注入，所述离子注入的注入离子中含有卤素离子，所述暴露的铜金属层进行离子注入后形成铜卤材料层；
去除所述铜卤材料层。
可选地，对所述暴露的铜金属层进行离子注入时，离子注入的深度等于铜金属层的厚度。
可选地，对所述暴露的铜金属层进行离子注入时，离子注入的深度小于铜金属层的厚度；重复所述离子注入和去除所述铜卤材料层的步骤，直至所述暴露的铜金属层被完全去除。
可选地，所述卤素离子为Cl离子、Br离子或其组合。
可选地，去除所述铜卤材料层的方法为干法刻蚀，所述干法刻蚀的刻蚀气体中含有Ar和含氯气体、含溴气体、含氟气体中的一种或几种。
可选地，去除所述铜卤材料层的方法为湿法刻蚀，所述湿法刻蚀的刻蚀液为水、FeCl3的水溶液或(NH4)SO4的水溶液。
可选地，在10-90℃温度下去除所述铜卤材料层。
可选地，在进行离子注入后，去除所述铜卤材料层前，对铜金属层进行退火处理。
可选地，在进行离子注入后，去除所述铜卤材料层前，仅对所述暴露的铜金属层进行退火处理。
可选地，至少在进行一次离子注入后，去除所述铜卤材料层前，对铜金属层进行退火处理。
可选地，至少在进行一次离子注入后，去除所述铜卤材料层前，仅对所述暴露的铜金属层进行退火处理。
本发明还提供一种铜插塞的形成方法，包括：
利用所述的方法对铜金属层进行图形化，形成铜插塞；
形成介质层将所述铜插塞包裹，所述介质层暴露出铜插塞的上表面。
可选地，还包括：在所述铜插塞与所述介质层之间形成阻挡层。
本发明还提供一种铜栅极的形成方法，包括：
利用所述的方法对铜金属层进行图形化，形成铜栅极；
形成介质层将所述铜栅极包裹，所述介质层暴露出铜栅极的上表面。
可选地，还包括：在所述铜栅极与所述介质层之形成阻挡层。
本发明还提供一种铜互连线的形成方法，包括：
利用所述的方法对铜金属层进行图形化，形成铜互连线。
与现有技术相比，本发明具有以下优点：
使用离子注入，卤素离子进入暴露的铜金属层，形成铜卤材料层。所述铜卤材料层主要包含卤素离子进入暴露的铜金属层的晶体结构的间隙中形成的间隙固溶体，和卤素离子进入暴露的铜金属层并与暴露的铜金属层发生键合形成的铜的卤化物。卤素离子的进入使铜金属层的晶体结构发生畸变，使所述固溶体的活性提高，比较容易去除，这有利于去除所述暴露的铜金属层。铜的卤化物是可溶于水的化合物，能够很容易去除，最终有利于去除所述暴露的铜金属层。在离子注入工艺中，卤素离子轰击铜金属层中的铜原子会对铜金属层和铜卤材料层的晶体结构产生损伤，损伤后的铜金属层活性提高，加速了暴露的铜金属层转化为铜卤材料层的速率；损伤后的铜卤材料层活性也得到提高，有利于所述铜卤材料层的去除。
其中离子注入工艺中注入离子不受铜金属层对离子固溶度极限的限制，可以通过高剂量离子注入来提高暴露的铜金属层转化为铜卤材料层的效率，而形成的铜卤材料层可以较容易地进行去除，进而可以大幅度加速对暴露的铜金属层的去除速率。离子注入工艺还可以对注入离子的含量、均匀性和深度进行精确控制，而且具有非常好的各向异性，进而可以对通过离子注入形成的铜卤材料层的形成速率、深度和形貌进行精确控制，随后去除所述铜卤材料层的方法不会对铜金属层造成损伤，并能有效去除铜卤材料层，所以去除铜金属层的速率、深度和形貌也可以通过控制离子注入工艺得到精确控制。其次，离子注入工艺为低温工艺，避免了高温操作给器件带来的负面影响。
在具体实施例中，离子注入的深度可以等于铜金属层的厚度，以提高刻蚀速率。离子注入深度也可以小于铜金属层的厚度，每一次刻蚀一部分暴露的铜金属层后，可以及时调整离子注入的工艺参数，以保证刻蚀后的铜金属层具有良好的形貌。
在具体实施例中，对铜金属层进行Cl离子注入时，产生的铜的氯化物在轰击下吸收能量后转变为气态，也就是说已产生的固态的铜的氯化物在Cl离子的轰击下可以转化为气态逃逸，这对铜金属层的图形化是有利的，减轻了后续去除铜卤材料层的负担，加速了铜金属层的图形化速率。离子注入后，可以对铜金属层进行退火处理或选择性的仅对所述暴露的铜金属层进行所述退火处理。仅对所述暴露的铜金属层进行退火处理可以避免退火操作给元件带来的负面影响。对铜金属层进行退火处理，可以加速卤素离子在铜金属层中的扩散和反应，扩散可以使卤素离子扩散至暴露的铜金属层的更深处，卤素离子与铜金属层形成的铜的卤化物层更容易去除，提高了去除暴露的铜金属层的效率。
在具体实施例中，去除所述铜卤材料层的方法为干法刻蚀或湿法刻蚀。使用干法刻蚀时，可以通过刻蚀气体的成分比和浓度，以及刻蚀的温度对刻蚀速率进行调控。使用湿法刻蚀时，可以通过调节溶液的浓度和刻蚀的温度对刻蚀速率进行调控，进而达到在不明显损伤铜金属层的前提下尽可能高速率地去除铜卤材料层。去除所述铜卤材料层也是在低温下进行，避免了高温操作给器件带来的负面影响。
在制备铜插塞和铜栅极时，避免了沟槽填充工艺可能带来的孔洞问题，降低了器件能耗和提高了器件的可靠性。
铜在硅和氧化硅中都有很高的扩散率，这种高扩散率将破坏器件的性能，在具体实施例中。在制备铜插塞和铜栅极时，使用阻挡层来防止铜的扩散，该阻挡层还能改善铜与介质层之间的界面特性。
附图说明
图1是本发明第一实施例铜金属层图形化方法的流程示意图；
图2至图6是本发明第一实施例铜金属层图形化方法的剖面结构示意图；
图7至图8是本发明第二实施例铜插塞形成方法的剖面结构示意图；
图9至图12是本发明第三实施例铜栅极形成方法的剖面结构示意图；
图13至图16是本发明第四实施例铜互连线形成方法的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特点和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其他方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
第一实施例
本实施例为铜金属层的图形化方法。
参照图2，并结合参照图1，执行步骤S1，提供基底101，在所述基底101上形成铜金属层102，在所述铜金属层上形成图形化的掩膜层103。
在具体实施例中基底101的材质可以是单晶硅、多晶硅、非晶硅中的一种，也可以是绝缘体上硅或本领域所熟知的其他材料。在所述基底101中形成有半导体器件（未示出），例如具有栅极、源极和漏极的金属氧化物半导体器件。所述基底101还可以形成有金属互连结构（未示出），如金属互连线或插塞。在与铜金属层102接触的表面上还形成有阻挡层（未示出），用于防止铜的扩散和改善铜金属层102与基底101之间的界面特性，其材料可以为钽、氮化钽、钽硅氮中的一种或几种。
在具体实施例中，形成铜金属层102的方法可以为化学气相沉积或物理气相沉积。所述图形化的掩膜层103为光刻胶或硬质掩膜层（hard mask）。铜金属层102的图形化工艺在10-90℃的低温下进行，使用光刻胶可以满足工艺要求。所述图形化的掩膜层103也可以为硬质掩膜层，其材料可以为TiN、TaN或其他本领域所熟知的材料。在具体实施例中，还可以在铜金属层102与光刻胶之间形成底部抗反射层（未示出）用以消除或缓解曝光反射问题，实现精细图形的精确转移。
参照图3和图4，并结合参照图1，执行步骤S2，以所述图形化的掩膜层103为掩膜，对暴露的铜金属层102进行离子注入，所述离子注入的注入离子中含有卤素离子，所述暴露的铜金属层102进行离子注入后形成铜卤材料层104。
在具体实施例中，参照图3，离子注入的深度可以小于铜金属层的厚度，每一次去除一部分暴露的铜金属层后，可以及时调整离子注入的工艺参数，以保证刻蚀后的铜金属层具有良好的形貌。参照图4，离子注入的深度也可以等于铜金属层的厚度，以提高刻蚀速率。两种选择可以根据具体情况的需要进行选择。
所述铜卤材料层104主要包含卤素离子进入暴露的铜金属层102的晶体结构的间隙中形成的间隙固溶体，和卤素离子进入暴露的铜金属层102并与暴露的铜金属层102发生键合形成的铜的卤化物。卤素离子的进入使铜金属层的晶体结构发生畸变，使所述固溶体的活性较高，比较容易去除，这有利于去除所述暴露的铜金属层102。铜的卤化物是可溶于水的化合物，能够很容易去除，最终有利于去除所述暴露的铜金属层102。在离子注入工艺中，卤素离子轰击铜金属层102中的铜原子会对铜金属层和铜卤材料层的晶体结构产生损伤，损伤后的铜金属层102活性提高，加速了暴露的铜金属层102转化为铜卤材料层104的速率；损伤后的铜卤材料层104活性也得到提高，有利于铜卤材料层104的去除。
离子注入工艺中注入离子不受铜金属层102对离子固溶度极限的限制，可以通过高剂量离子注入来提高暴露的铜金属层102转化为铜卤材料层104的效率，而形成的铜卤材料层104可以较容易地进行去除，进而可以大幅度加速刻蚀速率。离子注入工艺还可以对注入离子的含量、均匀性和深度进行精确控制，而且具有非常好的各向异性，进而可以对通过离子注入形成的铜卤材料层104的形成速率、深度和形貌进行精确控制，随后去除所述铜卤材料层104的方法不会对铜金属层102造成损伤，并能有效去除铜卤材料层104，所以去除铜金属层102的速率、深度和形貌也可以通过控制离子注入工艺得到精确控制。其次，离子注入工艺为低温工艺，避免了高温操作给芯片带来的负面影响。
在具体实施例中，所述卤素离子为Cl离子、Br离子，或者其组合。根据所需要的离子注入深度，对离子注入的能量进行调节，需要说明的是由于Cl离子、Br离子质量不同，相同的离子注入能量，由于Br离子的质量较Cl离子的大，Br离子的注入深度大于Cl离子的注入深度。在具体实施例中，所述离子注入的能量为1-500Kev。对铜金属层102进行Cl离子注入时，产生的铜的氯化物在轰击下吸收能量时转变为气态，也就是说已产生的固态的铜的氯化物在Cl离子的轰击下可以转化为气态逃逸，这对铜金属层102的图形化是有利的，减轻了后续去除铜卤材料层104的负担，加速了铜金属层102的图形化速率。
在具体实施例中，离子注入后，可以在100-280℃温度下，对铜金属层102进行退火处理或选择性的仅对所述暴露的铜金属层102进行所述退火处理。仅对所述暴露的铜金属层102进行所述退火处理可以避免退火操作给元件带来的负面影响，为了防止在退火工艺中卤素离子的横向扩散造成刻蚀形貌的恶化，可以采用快速退火工艺进行处理。对铜金属层102进行退火处理，可以加速铜与卤素离子的反应，并使卤素离子扩散至暴露的铜金属层102的更深处，卤素离子与暴露的铜金属层102形成的铜的卤化物层104更容易去除，提高了去除暴露的铜金属层102的效率。
参照图3、图4、图5和图6，并结合参照图1，执行步骤S3，去除所述铜卤材料层104。
在具体实施例中，参照图3和图5，离子注入深度小于铜金属层的厚度时，去除所述铜卤材料层104后，还剩余有未被去除的暴露的铜金属层，参照图6，重复所述离子注入和去除所述铜卤材料层104的步骤，直至所述暴露的铜金属层102被完全去除。参照图4和图6，离子注入的深度等于铜金属层的厚度时，去除所述铜卤材料层104后，暴露的铜金属层102被完全去除。
在具体实施例中，在10-90℃的温度下去除所述铜卤材料层104，较佳的，在10-90℃的温度下去除所述铜卤材料层104。去除所述铜卤材料层104的方法为干法刻蚀或湿法刻蚀。所述干法刻蚀为使用含有Ar和含氯气体、含溴气体、含氟气体中的一种或几种气体作为刻蚀气体，对铜卤材料层104进行清除，可以通过对刻蚀气体的成分比和浓度，以及刻蚀的温度对刻蚀速率进行调控，防止刻蚀速度过快而造成的刻蚀形貌变劣，刻蚀液气体浓度过高会对铜金属层102造成损伤，而刻蚀速率过低又会影响刻蚀效率。或使用水、FeCl3的水溶液或(NH4)SO4的水溶液作为刻蚀液对铜卤材料层104进行湿法刻蚀，也可以通过调节FeCl3的水溶液或(NH4)SO4的水溶液的浓度和刻蚀的温度对刻蚀速率进行调控，防止刻蚀速度过快而造成的刻蚀形貌变劣，刻蚀液浓度或刻蚀温度过高会对铜金属层102造成损伤，而刻蚀液浓度或刻蚀温度过低又会影响刻蚀效率。使用水作为湿法刻蚀的刻蚀液时，仅可通过刻蚀的温度对刻蚀的速率进行调控。在具体实施例中，在20℃下使用FeCl3的水溶液对所述铜卤材料层104进行清除，或者在30℃下使用(NH4)SO4的水溶液对所述铜卤材料层104进行清除。去除所述铜的卤化物材料层104在低温下进行，避免了高温操作给芯片带来的负面影响。
第二实施例
本实施例为铜插塞的形成方法。
参照图6，参照第一实施例中的步骤S1-S3对铜金属层102进行图形化，得到铜插塞106。
铜插塞106与基底101的中的导电区（未示出）相接触。
所述暴露的铜金属层102被完全刻蚀后，形成沟槽105和铜插塞106。
参照图6至图8，形成介质层108将所述铜插塞106包裹，并去除掩膜层103，所述介质层108暴露出铜插塞106的上表面。
在具体实施例中，介质层108的材料为氧化硅或者氮氧化硅，在其他实施例中，介质材料层的材料可以为本领域技术人员公知的其他材料。所述介质层108的形成方法可以为使用化学气相沉积或物理气相沉积法在沟槽105内沉积介质层108，所述介质层108将沟槽105全部填充，然后使用化学机械抛光法暴露出所述铜插塞106的上表面。
参照图7和图8，在具体实施例中，在所述铜插塞106与所述介质层108之间形成阻挡层107。
铜在硅和氧化硅中都有很高的扩散率，这种高扩散率将破坏器件的性能，需要有阻挡层107来防止铜的扩散。在具体实施例中，所述阻挡层107的形成方法可以为形成沟槽105后，在沟槽105内沉积介质层108前，在沟槽105内使用沉积法沉积一层阻挡材料层，然后使用干法刻蚀刻蚀大部分所述阻挡层107，而在所述铜插塞106侧壁会留下一层阻挡层107。所述阻挡层107的材料为钽、氮化钽、钽硅氮中的一种或几种。阻挡层107还能改善铜插塞106与将要填充的介质层之间的界面特性。
在具体实施例中，所述铜插塞106的上表面积为10-100μm2。
第三实施例
本实施例为铜栅极的形成方法。
参照图9，提供基底201，所述基底上形成铜金属层202，在所述铜金属层上形成图形化的掩膜层203。
在具体实施例中，在所述基底201中形成有晶体管元件（未示出），例如具有源极、漏极和栅介质层等其他晶体管元件。该步骤的其他内容请参照第一实施例中的步骤S1。在具体实施例中，形成源极和漏极的方法为：提供基底201，在所述基底201上形成掩膜层，所述掩膜层定义了源极和漏极的位置，以掩膜层为掩膜，根据欲形成晶体管的类型对基底201进行离子注入。其他实施例中，所述基底201也可以不包括源极和漏极，在形成铜栅极之后再在基底201上形成源极和漏极。
参照图10，参照第一实施例中的步骤S2-S3，对铜金属层202进行图形化，得到铜栅极204。
参照图10至图12，形成介质层206将所述铜栅极204包裹，并去除掩膜层203，所述介质层206暴露出铜栅极204的上表面。
在具体实施例中，参照图11和图12，在所述铜栅极204与所述介质层206之间形成阻挡层205。形成阻挡层205的方法可参照实施例二中形成阻挡层的方法。
第四实施例
本实施例为铜互连线的形成方法。
参照图13，提供基底301，所述基底上形成铜金属层302，在所述铜金属层上形成图形化的掩膜层303。
在所述基底301中形成有半导体器件（未示出），例如具有栅极、源极和漏极的金属氧化物半导体器件。所述基底301还形成有金属插塞（未示出）。该步骤的其他内容请参照第一实施例中的步骤S1。
参照图14，参照第一实施例中的步骤S2-S3，对铜金属层302进行图形化，得到所需图形的铜互连线304。所述暴露的铜金属层被完全刻蚀后，形成沟槽305。
在具体实施例中，参照图14至图16，形成介质层307将所述铜互连线304包裹，并去除掩膜层303，所述介质层307暴露出铜互连线304的上表面。
在具体实施例中，参照图15和图16，在所述铜互连线304与所述介质层306之间形成阻挡层306。形成阻挡层306的方法可参照实施例二中形成阻挡层的方法。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (16)

1.一种铜金属层的图形化方法，其特征在于，包括：
提供基底，在所述基底上形成铜金属层，在所述铜金属层上形成图形化的掩膜层；
以所述图形化的掩膜层为掩膜，对暴露的铜金属层进行离子注入，所述离子注入的注入离子中含有卤素离子，所述暴露的铜金属层进行离子注入后形成铜卤材料层；
去除所述铜卤材料层。
2.如权利要求1所述的铜金属层的图形化方法，其特征在于，对所述暴露的铜金属层进行离子注入时，离子注入的深度等于铜金属层的厚度。
3.如权利要求1所述的铜金属层的图形化方法，其特征在于，对所述暴露的铜金属层进行离子注入时，离子注入的深度小于铜金属层的厚度；重复所述离子注入和去除所述铜卤材料层的步骤，直至所述暴露的铜金属层被完全去除。
4.如权利要求1所述的铜金属层的图形化方法，其特征在于，所述卤素离子为Cl离子、Br离子或其组合。
5.如权利要求1所述的铜金属层的图形化方法，其特征在于，去除所述铜卤材料层的方法为干法刻蚀，所述干法刻蚀的刻蚀气体中含有Ar和含氯气体、含溴气体、含氟气体中的一种或几种。
6.如权利要求1所述的铜金属层的图形化方法，其特征在于，去除所述铜卤材料层的方法为湿法刻蚀，所述湿法刻蚀的刻蚀液为水、FeCl3的水溶液或(NH4)SO4的水溶液。
7.如权利要求1、5或6所述的铜金属层的图形化方法，其特征在于，在10-90℃温度下去除所述铜卤材料层。
8.如权利要求2所述的铜金属层的图形化方法，其特征在于，在进行离子注入后，去除所述铜卤材料层前，对铜金属层进行退火处理。
9.如权利要求2所述的铜金属层的图形化方法，其特征在于，在进行离子注入后，去除所述铜卤材料层前，仅对所述暴露的铜金属层进行退火处理。
10.如权利要求3所述的铜金属层的图形化方法，其特征在于，至少在进行一次离子注入后，去除所述铜卤材料层前，对铜金属层进行退火处理。
11.如权利要求3所述的铜金属层的图形化方法，其特征在于，至少在进行一次离子注入后，去除所述铜卤材料层前，仅对所述暴露的铜金属层进行退火处理。
12.一种铜插塞的形成方法，其特征在于，包括：
利用权利要求1-11任一项所述的方法对铜金属层进行图形化，形成铜插塞；
形成介质层将所述铜插塞包裹，所述介质层暴露出铜插塞的上表面。
13.如权利要求12所述的铜插塞的形成方法，其特征在于，还包括：在所述铜插塞与所述介质层之间形成阻挡层。
14.一种铜栅极的形成方法，其特征在于，包括：
利用权利要求1-11任一项所述的方法对铜金属层进行图形化，形成铜栅极；
形成介质层将所述铜栅极包裹，所述介质层暴露出铜栅极的上表面。
15.如权利要求14所述的铜栅极的形成方法，其特征在于，还包括：在所述铜栅极与所述介质层之形成阻挡层。
16.一种铜互连线的形成方法，其特征在于，包括：
利用权利要求1-11任一项所述的方法对铜金属层进行图形化，形成铜互连线。
CN201310106729.2A 2013-03-28 2013-03-28 铜金属层图形化方法、铜插塞、栅极和互连线的形成方法 Pending CN104078340A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310106729.2A CN104078340A (zh) 2013-03-28 2013-03-28 铜金属层图形化方法、铜插塞、栅极和互连线的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310106729.2A CN104078340A (zh) 2013-03-28 2013-03-28 铜金属层图形化方法、铜插塞、栅极和互连线的形成方法

Publications (1)

Publication Number Publication Date
CN104078340A true CN104078340A (zh) 2014-10-01

Family

ID=51599530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310106729.2A Pending CN104078340A (zh) 2013-03-28 2013-03-28 铜金属层图形化方法、铜插塞、栅极和互连线的形成方法

Country Status (1)

Country Link
CN (1) CN104078340A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04324932A (ja) * 1991-04-25 1992-11-13 Nec Corp Ｃｕ膜のエッチング方法
US20060175289A1 (en) * 2005-02-07 2006-08-10 Hyung-Suk Jung Method of fabricating semiconductor device
JP2009231424A (ja) * 2008-03-21 2009-10-08 Dainippon Printing Co Ltd 半導体装置の製造方法
CN102054750A (zh) * 2009-11-02 2011-05-11 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN102760685A (zh) * 2011-04-27 2012-10-31 中芯国际集成电路制造(上海)有限公司 铜互连线的刻蚀后处理方法
CN102779740A (zh) * 2011-05-09 2012-11-14 中国科学院微电子研究所 一种半导体工艺方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04324932A (ja) * 1991-04-25 1992-11-13 Nec Corp Ｃｕ膜のエッチング方法
US20060175289A1 (en) * 2005-02-07 2006-08-10 Hyung-Suk Jung Method of fabricating semiconductor device
JP2009231424A (ja) * 2008-03-21 2009-10-08 Dainippon Printing Co Ltd 半導体装置の製造方法
CN102054750A (zh) * 2009-11-02 2011-05-11 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN102760685A (zh) * 2011-04-27 2012-10-31 中芯国际集成电路制造(上海)有限公司 铜互连线的刻蚀后处理方法
CN102779740A (zh) * 2011-05-09 2012-11-14 中国科学院微电子研究所 一种半导体工艺方法

Similar Documents

Publication Publication Date Title
TWI788837B (zh) 三維記憶體元件及其形成方法
JP2004526325A (ja) 窓枠状のｇｃおよびｃｂを改良するために加工した縦型ゲート上部の処理
US20130337647A1 (en) Methods of forming a semiconductor device
JP2011204750A (ja) 半導体装置の製造方法
KR20090036876A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조 방법
US11158539B2 (en) Method and structure for barrier-less plug
CN103066014A (zh) 一种铜/空气隙的制备方法
CN103050433A (zh) 半导体的接触孔结构及其制作方法
JP2011228578A (ja) 半導体装置およびその製造方法
TWI791218B (zh) 三維記憶體元件及其形成方法
CN101996932B (zh) 形成互连结构的方法
JP4950373B2 (ja) 半導体製造方法
CN104078340A (zh) 铜金属层图形化方法、铜插塞、栅极和互连线的形成方法
US7557012B2 (en) Method for forming surface strap
CN102054674A (zh) 金属栅电极和金属栅电极的制作方法
CN109755175B (zh) 互连结构及其形成方法
CN105655288A (zh) 半导体结构的形成方法
KR20080060020A (ko) 반도체 소자의 제조방법
KR100532968B1 (ko) 반도체 장치의 패턴 형성 방법
CN108198783B (zh) 金属互连结构及其形成方法
JP2009054683A (ja) 半導体装置およびその製造方法
KR100559527B1 (ko) 반도체 소자의 콘택 플러그 및 그 제조 방법
CN114496908A (zh) 半导体结构及其形成方法
KR100376258B1 (ko) 반도체 소자의 플러그 형성 방법
CN105633011A (zh) 互连结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20141001

RJ01 Rejection of invention patent application after publication