KR100559527B1 - 반도체 소자의 콘택 플러그 및 그 제조 방법 - Google Patents

반도체 소자의 콘택 플러그 및 그 제조 방법 Download PDF

Info

Publication number
KR100559527B1
KR100559527B1 KR1020030083875A KR20030083875A KR100559527B1 KR 100559527 B1 KR100559527 B1 KR 100559527B1 KR 1020030083875 A KR1020030083875 A KR 1020030083875A KR 20030083875 A KR20030083875 A KR 20030083875A KR 100559527 B1 KR100559527 B1 KR 100559527B1
Authority
KR
South Korea
Prior art keywords
contact plug
interlayer insulating
insulating film
metal film
wiring
Prior art date
Application number
KR1020030083875A
Other languages
English (en)
Other versions
KR20050050190A (ko
Inventor
김대영
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030083875A priority Critical patent/KR100559527B1/ko
Publication of KR20050050190A publication Critical patent/KR20050050190A/ko
Application granted granted Critical
Publication of KR100559527B1 publication Critical patent/KR100559527B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체 소자의 콘택 플러그 및 그 제조 방법에 관한 것으로, 특히 본 발명의 제조 방법은 반도체 기판의 하부 구조물에 하부 배선을 형성하고, 하부 배선이 있는 반도체 기판의 하부 구조물 상부에 층간 절연막을 형성하고, 층간 절연막내에 하부 배선이 드러나는 콘택홀을 형성하고, 콘택홀에 장벽 금속막 및 갭필 금속막을 형성한 후에 층간 절연막 표면이 드러날 때까지 화학적기계적연마(CMP) 공정을 실시하여 하부 배선과 수직으로 연결되는 콘택 플러그를 형성하고, 화학적기계적연마(CMP) 공정이 수행된 다음에, 세정 케미컬 용액을 이용한 세정 공정을 장시간 진행하여 층간 절연막 및 장벽 금속막 표면보다 상부로 높게 돌출된 콘택 플러그를 형성하고, 층간 절연막 및 상부로 돌출된 콘택 플러그 상부에 콘택 플러그와 수직으로 연결된 상부 배선을 형성한다. 따라서 본 발명은 층간 절연막보다 콘택 플러그 표면을 높게 상부로 돌출된 형태로 만들어 상부 배선과 콘택 플러그와의 수직 연결을 안정되게 구현할 수 있다.
상부로 돌출된 콘택 플러그, 화학적기계적연마(CMP), 세정 공정

Description

반도체 소자의 콘택 플러그 및 그 제조 방법{CONTACT PLUG OF THE SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
도 1a 내지 도 1d는 종래 기술에 의한 반도체 소자의 콘택 플러그 제조 공정을 순차적으로 나타낸 수직 단면도들,
도 2는 종래 기술에 의해 제조된 콘택 플러그의 구조를 나타낸 수직 단면도,
도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 콘택 플러그 제조 공정을 순차적으로 나타낸 수직 단면도들,
도 4는 본 발명에 의해 제조된 콘택 플러그의 구조를 나타낸 수직 단면도,
도 5는 본 발명의 콘택 플러그 제조 공정시 세정 공정 시간에 따른 콘택 플러그 형태를 비교한 도면.
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로서, 특히 반도체 소자의 콘택 플러그 및 그 제조 방법에 관한 것이다.
반도체 소자의 고집적화가 진행됨에 따라 소자의 크기를 축소시키는 것 이외에도 소자의 성능을 향상시키기 위한 연구가 진행되고 있다. 현재 대부분의 반도 체장치의 배선 공정은 단일 배선만으로는 고집적 소자의 동작시 요구되는 신호를 신속하게 전달하는데 어려움이 있기 때문에 이를 극복하기 위하여 다층 배선구조를 채택하고 있는데, 다층 배선 공정에서 콘택 플러그(contact plug) 또는 비아(via)(이하, 설명의 간략화를 위하여 콘택 플러그라 함)를 이용하여 하부 금속 배선과 상부 금속 배선을 수직으로 연결하고 있다.
도 1a 내지 도 1d는 종래 기술에 의한 반도체 소자의 콘택 플러그 제조 공정을 순차적으로 나타낸 수직 단면도들이다. 이들 도면들을 참조하여 종래 기술에 의한 반도체 소자의 콘택 플러그 제조 방법에 대해 설명한다.
우선 도 1a에 나타난 바와 같이, 반도체 소자(미도시됨)를 층간 절연하는 층간 절연막(미도시됨)을 포함한 반도체 기판의 하부 구조물(10)에 통상의 금속 배선 공정을 실시하여 하부 배선(12)을 형성한다. 그리고 하부 배선(12)을 포함한 반도체 기판의 하부 구조물(10)에 TEOS(thetraethyleorthosilicate) 등의 산화 물질로 층간 절연막(14)을 형성한다. 층간 절연막(14)을 식각해서 하부 배선(12) 표면이 드러나는 콘택홀(16)을 형성한다.
그 다음 도 1b에 도시된 바와 같이, 콘택홀을 갖는 층간 절연막(14) 전면에 장벽 금속막(barrier metal)(18)으로서 Ti막 또는 Ti/TiN막을 증착한 후에, 장벽 금속막(18)이 증착된 콘택홀에 갭필 금속막(20)으로서 텅스텐(W)을 채워넣는다. 이때 갭필 금속막(20)은 콘택홀을 완전히 갭필할 수 있는 두께로 증착한다.
그리고 도 1c에 도시된 바와 같이, 화학적기계적연마(CMP : Chemical Mechanical Polishing) 공정으로 층간 절연막(14) 표면이 드러날 때까지 갭필 금속 막 및 장벽 금속막(18)을 식각하여 하부 배선(12)과 수직으로 연결되며 그 표면이 평탄화된 콘택 플러그(20a)를 형성한다.
도면에 미도시되어 있지만, 화학적기계적연마(CMP) 공정 이후에 연마 공정시 발생된 불순물을 제거하고자 세정 공정을 진행한다.
그리고나서 도 1d에 도시된 바와 같이, 콘택 플러그(20a)가 있는 층간 절연막(14) 상부에 금속 배선 공정을 실시하여 콘택 플러그(20a)와 수직으로 연결되는 상부 배선(22)을 형성한다.
도 2는 종래 기술에 의해 제조된 콘택 플러그의 구조를 나타낸 수직 단면도이다. 도 2를 참조하면, 일반적으로 콘택 플러그(20a)는 공정 조건이 안정된 텅스텐(W)을 주로 사용하는데, 텅스텐 콘택 플러그(20a)는 화학적기계적연마(CMP) 공정시 콘택 플러그(20a) 표면이 과도 식각되어 콘택홀에 움푹 들어간 리세스(recess)를 유발하게 된다. 이러한 콘택 플러그(20a)의 리세스가 심할 경우 도 1d와 같이 상부 배선(22)과 콘택 플러그(20a)의 수직 연결이 제대로 되지 않고 보이드(void)(24)를 발생하여 불안정한 배선 연결과 더불어 수율 저하의 원인이 된다.
이를 방지하기 위하여 화학적기계적연마(CMP) 공정이후에 소프트한 패드로 반도체 웨이퍼 기판을 연마하는 버핑 연마(buffing polishing) 공정을 도입하고 있지만, 이때도 역시 콘택 플러그(20a)의 리세스를 줄이는데 한계가 있다.
그러므로 콘택 플러그(20a)는 상부 배선과 전기적 연결이 좋기 위해서 플러그 표면이 리세스된 형태보다는 플러그 표면이 상부로 돌출된(protrude) 형태를 얻 는 것이 바람직하지만, 버핑 연마 공정으로도 콘택 플러그(20a) 표면을 상부로 돌출된(protrude) 형태로 만들기는 어렵다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 화학적기계적연마(CMP) 공정이후에 실시되는 세정 공정시 층간 절연막을 식각하는 세정 케미컬 용액을 이용한 세정 공정을 장시간 실시함으로써 층간 절연막보다 콘택 플러그 표면을 높게 상부로 돌출된 형태로 만들어 상부 배선과 콘택 플러그와의 수직 연결을 안정되게 구현할 수 있는 반도체 소자의 콘택 플러그 및 그 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 하부 배선과 상부 배선을 수직으로 연결하는 반도체 소자의 콘택 플러그에 있어서, 반도체 기판의 하부 구조물에 형성된 하부 배선과, 하부 배선이 있는 반도체 기판의 하부 구조물 상부에 형성된 층간 절연막과, 층간 절연막의 콘택홀에 형성된 장벽 금속막과, 장벽 금속막이 형성된 층간 절연막내의 콘택홀에 형성되며 장벽 금속막을 통해 하부 배선과 수직으로 연결되며 층간 절연막 및 장벽 금속막 표면보다 상부로 높게 돌출된 콘택 플러그와, 층간 절연막 및 상부로 돌출된 콘택 플러그 상부에 콘택 플러그와 수직으로 연결된 상부 배선을 포함한다.
상기 목적을 달성하기 위하여 본 발명의 제조 방법은, 하부 배선과 상부 배선을 수직으로 연결하는 반도체 소자의 콘택 플러그를 제조하는 방법에 있어서, 반도체 기판의 하부 구조물에 하부 배선을 형성하는 단계와, 하부 배선이 있는 반도체 기판의 하부 구조물 상부에 층간 절연막을 형성하는 단계와, 층간 절연막내에 하부 배선이 드러나는 콘택홀을 형성한 후에, 층간 절연막의 콘택홀에 장벽 금속막을 형성하는 단계와, 장벽 금속막이 형성된 콘택홀에 갭필 금속막을 형성하고 층간 절연막 표면이 드러날 때까지 화학적기계적연마 공정을 실시하여 하부 배선과 수직으로 연결되는 콘택 플러그를 형성하는 단계와, 화학적기계적연마 공정이 수행된 다음에, 세정 케미컬 용액을 이용한 세정 공정에 의해 층간 절연막 및 장벽 금속막을 식각하여 층간 절연막 및 장벽 금속막 표면보다 상부로 높게 돌출된 콘택 플러그를 형성하는 단계와, 층간 절연막 및 상부로 돌출된 콘택 플러그 상부에 콘택 플러그와 수직으로 연결된 상부 배선을 형성하는 단계를 포함한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 콘택 플러그 제조 공정을 순차적으로 나타낸 수직 단면도들로서, 이들 도면들을 참조하여 본 발명에 따른 반도체 소자의 콘택 플러그 제조 방법에 대해 설명한다.
우선 도 3a에 나타난 바와 같이, 반도체 소자(미도시됨)를 층간 절연하는 층간 절연막(미도시됨)을 포함한 반도체 기판의 하부 구조물(100)에 통상의 금속 배선 공정을 실시하여 하부 배선(102)을 형성한다. 그리고 하부 배선(102)을 포함한 반도체 기판의 하부 구조물(100)에 TEOS 등의 산화 물질로 층간 절연막(104)을 형성한다. 층간 절연막(104)을 식각해서 하부 배선(102) 표면이 드러나는 콘택홀(106)을 형성한다.
그 다음 도 3b에 도시된 바와 같이, 콘택홀을 갖는 층간 절연막(104) 전면에 장벽 금속막(108)으로서 Ti막 또는 Ti/TiN막을 증착한 후에, 장벽 금속막(108)이 증착된 콘택홀에 갭필 금속막(110)으로서 텅스텐(W)을 채워넣는다. 이때 갭필 금속막(110)은 콘택홀을 완전히 갭필할 수 있는 두께로 증착한다.
그리고 도 3c에 도시된 바와 같이, 화학적기계적연마(CMP) 공정으로 층간 절연막(104) 표면이 드러날 때까지 갭필 금속막 및 장벽 금속막(108)을 식각하여 하부 배선(102)과 수직으로 연결되며 그 표면이 평탄화된 콘택 플러그(110a)를 형성한다.
이와 같은 화학적기계적연마(CMP) 공정 이후에, 본 발명은 연마 공정시 발생된 불순물을 제거하고자 세정 공정을 진행하는데, 층간 절연막(104)을 식각하는 세정 케미컬 용액, 예컨대 HF 용액을 이용한 세정 공정을 장시간, 일 예로 3분 내지 10분 동안 실시한다. 이때 세정 공정은 브러쉬를 이용한 세정 공정 또는 배쓰(bath) 타입의 세정 공정을 이용하도록 한다.
이러한 세정 공정에 의해 층간 절연막(104a)의 TEOS 및 장벽 금속막(108a)의 Ti 또는 Ti/TiN은 HF 용액에 식각되지만, 콘택 플러그(110a)의 텅스텐(W)은 식각이 덜 진행된다.
그러므로 세정 공정에 의해 식각된 층간 절연막(104a) 및 장벽 금속막(108a)은 화학적기계적연마(CMP)에 평탄화된 콘택 플러그(110a)보다 그 높이가 낮아지게 되고 이에 따라 도 3d와 같이 콘택 플러그(110a) 표면이 상부로 돌출된 형태를 갖게 된다.
그리고나서 도 3e에 도시된 바와 같이, 표면이 돌출된 콘택 플러그(110a)와 층간 절연막(104a) 상부에 금속 배선 공정을 실시하여 돌출된 콘택 플러그(110a)와 수직으로 연결되는 상부 배선(112)을 형성한다. 이에 따라 본 발명은 층간 절연막(104a) 표면보다 상부로 돌출된 콘택 플러그(110a)에 의해 상부 배선과의 수직 연결이 전기적으로 안정되게 된다.
도 4는 본 발명에 의해 제조된 콘택 플러그의 구조를 나타낸 수직 단면도이다. 도 4를 참조하면, 본 발명의 콘택 플러그를 갖는 반도체 소자는 반도체 기판의 하부 구조물(100)에 형성된 하부 배선(미도시됨)과, 하부 배선이 있는 반도체 기판의 하부 구조물(100) 상부에 형성되며 그 표면이 평탄화된 층간 절연막(104a)과, 평탄화된 층간 절연막(104a)내의 콘택홀을 통해 하부 배선과 수직으로 연결되며 층간 절연막(104a) 표면보다 높게 상부로 돌출된 콘택 플러그(110a)와, 층간 절연막(104a) 및 상부로 돌출된 콘택 플러그(110a) 상부에 콘택 플러그(110a)와 수직으로 연결된 상부 배선(112)으로 이루어진다.
그러므로 본 발명은 화학적기계적연마(CMP) 공정시 콘택 플러그(110a) 표면이 과도 식각되어 콘택홀에 움푹 들어간 리세스(recess) 형태를 취하더라도 화학적기계적연마(CMP) 공정이후에 세정 케미컬 용액으로 세정 공정을 실시하여 층간 절연막(104a) 및 장벽 금속막(108a)을 식각함으로써 콘택 플러그(110a) 높이보다 층간 절연막(104a) 및 장벽 금속막(108a)의 높이가 더 낮아진다.
이에 따라 본 발명의 콘택 플러그(110a)는 세정 공정에 의해 식각된 층간 절연막(104a) 및 장벽 금속막(108a)보다 수직 높이가 높아진 돌출된 형태를 취하므로 상부 배선(112)과의 수직 연결이 전기적으로 안정된 상태를 유지하게 된다.
도 5는 본 발명의 콘택 플러그 제조 공정시 세정 공정 시간에 따른 콘택 플러그 형태를 비교한 도면이다.
도 5를 참조하면, 종래 콘택 플러그 제조 공정은 화학적기계적연마(CMP) 공정이후 실시되는 세정 공정시 30초간 HF 용액으로 세정 공정(도 5의 첫 번째 도면)을 진행한다.
하지만, 본 발명에서는 화학적기계적연마(CMP) 공정이후에 실시되는 세정 공정시 도 5의 두 번째 내지 네 번째 도면과 같이 종래보다 긴 세정 공정시간(3분∼10분)으로 HF 용액을 이용한 세정 공정을 진행하기 때문에 콘택 플러그(110a)가 HF 용액에 의해 식각된 층간 절연막(104a) 및 장벽 금속막(108a)보다 수직 높이가 높아진 돌출된 형태를 갖게 된다.
이상 설명한 바와 같이, 본 발명은 화학적기계적연마(CMP) 공정이후에 실시되는 세정 공정시 층간 절연막을 식각하는 세정 케미컬 용액(예컨대 HF 용액)을 이용한 세정 공정을 장시간 실시함으로써 층간 절연막보다 콘택 플러그 표면을 높게 상부로 돌출된 형태로 만들어 상부 배선과 콘택 플러그와의 수직 연결을 안정되게 구현할 수 있는 효과가 있다.
한편 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (7)

  1. 삭제
  2. 하부 배선과 상부 배선을 수직으로 연결하는 반도체 소자의 콘택 플러그에 있어서,
    반도체 기판의 하부 구조물에 형성된 상기 하부 배선과,
    상기 하부 배선이 있는 상기 반도체 기판의 하부 구조물 상부에 형성된 층간 절연막과,
    상기 층간 절연막의 콘택홀에 형성된 장벽 금속막과,
    상기 장벽 금속막이 형성된 상기 층간 절연막내의 콘택홀에 형성되며 상기 장벽 금속막을 통해 상기 하부 배선과 수직으로 연결되며 상기 층간 절연막 및 상기 장벽 금속막 표면보다 상부로 높게 돌출된 콘택 플러그와,
    상기 층간 절연막 및 상부로 돌출된 콘택 플러그 상부에 상기 콘택 플러그와 수직으로 연결된 상기 상부 배선
    을 포함하는 반도체 소자의 콘택 플러그.
  3. 삭제
  4. 하부 배선과 상부 배선을 수직으로 연결하는 반도체 소자의 콘택 플러그를 제조하는 방법에 있어서,
    반도체 기판의 하부 구조물에 상기 하부 배선을 형성하는 단계와,
    상기 하부 배선이 있는 상기 반도체 기판의 하부 구조물 상부에 층간 절연막을 형성하는 단계와,
    상기 층간 절연막내에 상기 하부 배선이 드러나는 콘택홀을 형성한 후에, 상기 층간 절연막의 콘택홀에 장벽 금속막을 형성하는 단계와,
    상기 장벽 금속막이 형성된 콘택홀에 갭필 금속막을 형성하고 상기 층간 절연막 표면이 드러날 때까지 화학적기계적연마 공정을 실시하여 상기 하부 배선과 수직으로 연결되는 콘택 플러그를 형성하는 단계와,
    상기 화학적기계적연마 공정이 수행된 다음에, 세정 케미컬 용액을 이용한 세정 공정에 의해 상기 층간 절연막 및 상기 장벽 금속막을 식각하여 상기 층간 절연막 및 상기 장벽 금속막 표면보다 상부로 높게 돌출된 콘택 플러그를 형성하는 단계와,
    상기 층간 절연막 및 상부로 돌출된 콘택 플러그 상부에 상기 콘택 플러그와 수직으로 연결된 상부 배선을 형성하는 단계
    를 포함하는 반도체 소자의 콘택 플러그의 제조 방법.
  5. 제 4항에 있어서,
    상기 세정 케미컬 용액은 HF 용액인 것을 특징으로 하는 반도체 소자의 콘택 플러그의 제조 방법.
  6. 제 4항에 있어서,
    상기 세정 공정은 3분 내지 10분 동안 진행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 제조 방법.
  7. 제 4항에 있어서,
    상기 세정 공정은 브러쉬를 이용한 세정 또는 배쓰 타입의 세정 공정인 것을 특징으로 하는 반도체 소자의 콘택 플러그 제조 방법.
KR1020030083875A 2003-11-25 2003-11-25 반도체 소자의 콘택 플러그 및 그 제조 방법 KR100559527B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030083875A KR100559527B1 (ko) 2003-11-25 2003-11-25 반도체 소자의 콘택 플러그 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030083875A KR100559527B1 (ko) 2003-11-25 2003-11-25 반도체 소자의 콘택 플러그 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050050190A KR20050050190A (ko) 2005-05-31
KR100559527B1 true KR100559527B1 (ko) 2006-03-10

Family

ID=38665699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030083875A KR100559527B1 (ko) 2003-11-25 2003-11-25 반도체 소자의 콘택 플러그 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100559527B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824776A (zh) * 2012-11-16 2014-05-28 无锡华润上华科技有限公司 Dmos器件及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102483002B1 (ko) * 2018-01-17 2022-12-30 주식회사 케이씨텍 기판 처리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824776A (zh) * 2012-11-16 2014-05-28 无锡华润上华科技有限公司 Dmos器件及其制造方法

Also Published As

Publication number Publication date
KR20050050190A (ko) 2005-05-31

Similar Documents

Publication Publication Date Title
KR100400037B1 (ko) 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법
US7348676B2 (en) Semiconductor device having a metal wiring structure
JP3672752B2 (ja) デュアルダマシン構造体とその形成方法
JP5744790B2 (ja) 集積回路とその方法
JP4030877B2 (ja) 窓枠状のｇｃおよびｃｂを改良するために加工した縦型ゲート上部の処理
US20070117378A1 (en) Method of forming a trench for use in manufacturing a semiconductor device
JPH08204014A (ja) 半導体装置とその製造方法
US6444574B1 (en) Method for forming stepped contact hole for semiconductor devices
KR100538810B1 (ko) 반도체소자의 소자분리 방법
US8053358B2 (en) Methods of forming integrated circuit devices using contact hole spacers to improve contact isolation
KR100533971B1 (ko) 반도체 소자의 캐패시터 제조방법
US20070218684A1 (en) Method for fabricating storage node contact plug of semiconductor device
JP2002009149A (ja) 半導体装置およびその製造方法
US20040232558A1 (en) Semiconductor device and method of manufacturing the same
US6806188B2 (en) Semiconductor device capable of preventing ring defect and method of manufacturing the same
US8253254B2 (en) Semiconductor device and manufacturing method thereof
JP2004014828A (ja) 半導体装置の製造方法
KR100559527B1 (ko) 반도체 소자의 콘택 플러그 및 그 제조 방법
US7115497B2 (en) Method for forming storage node contact plug of DRAM (dynamic random access memory)
US20040137680A1 (en) Manufacturing method of semiconductor device
KR100798270B1 (ko) 반도체 소자 및 그 제조 방법
KR100800823B1 (ko) Ｍｉｍ 커패시터를 갖는 반도체 소자의 배선 제조 방법
KR100728968B1 (ko) 반도체 소자의 제조방법
KR100218246B1 (ko) 접촉개구부의 제조방법
KR100685622B1 (ko) 반도체 소자의 콘택 플러그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee