CN104051613B - 磁阻型随机存取存储器器件及其制造方法 - Google Patents
磁阻型随机存取存储器器件及其制造方法 Download PDFInfo
- Publication number
- CN104051613B CN104051613B CN201410095518.8A CN201410095518A CN104051613B CN 104051613 B CN104051613 B CN 104051613B CN 201410095518 A CN201410095518 A CN 201410095518A CN 104051613 B CN104051613 B CN 104051613B
- Authority
- CN
- China
- Prior art keywords
- pattern
- layer
- cap layers
- pad
- contact plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 93
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 21
- 238000005516 engineering process Methods 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 5
- 238000004891 communication Methods 0.000 claims description 4
- 239000012530 fluid Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 344
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 238000009413 insulation Methods 0.000 description 14
- 239000012535 impurity Substances 0.000 description 12
- 238000000926 separation method Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 125000006850 spacer group Chemical group 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- -1 for example Substances 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000005294 ferromagnetic effect Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910021580 Cobalt(II) chloride Inorganic materials 0.000 description 1
- 229910015136 FeMn Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910021577 Iron(II) chloride Inorganic materials 0.000 description 1
- 229910021570 Manganese(II) fluoride Inorganic materials 0.000 description 1
- 229910017231 MnTe Inorganic materials 0.000 description 1
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910019041 PtMn Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002322 conducting polymer Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- CTNMMTCXUUFYAP-UHFFFAOYSA-L difluoromanganese Chemical compound F[Mn]F CTNMMTCXUUFYAP-UHFFFAOYSA-L 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- NMCUIPGRVMDVDB-UHFFFAOYSA-L iron dichloride Chemical compound Cl[Fe]Cl NMCUIPGRVMDVDB-UHFFFAOYSA-L 0.000 description 1
- FZGIHSNZYGFUGM-UHFFFAOYSA-L iron(ii) fluoride Chemical compound [F-].[F-].[Fe+2] FZGIHSNZYGFUGM-UHFFFAOYSA-L 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- 239000005300 metallic glass Substances 0.000 description 1
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本发明涉及磁阻型随机存取存储器器件及其制造方法。一种制造磁阻型随机存取存储器(MRAM)器件的方法包括：在衬底上以交替且重复的布置形成第一图案和第二图案；在第一图案和第二图案的顶表面上形成第一帽层；以及去除第一帽层的第一部分和在第二图案下方的部分，以形成暴露衬底的第一开口。该方法还包括形成分别填充第一开口的下部的源极线；形成分别填充第一开口的上部的第二帽层图案；以及去除第一帽层的第二部分和在第二图案下方的部分，以形成暴露衬底的第二开口。从而，在衬底上一体地形成且顺序地叠堆接触塞和焊盘层，以填充第二开口。
Description
相关申请的交叉引用
2013年3月14日提交的、名称为“Magnetoresistive Random Access MemoryDevice and Method Of Manufacturing The Same(磁阻型随机存取存储器器件及其制造方法)”的韩国专利申请No.10-2013-0027037的全文以引用方式并入本文。
技术领域
本文描述的一个或多个实施例涉及半导体器件。
背景技术
磁阻型随机存取存储器(MRAM)器件的磁隧道结(MTJ)结构可连接到与衬底电连接的接触塞。接触塞和MTJ结构可能不直接连接。结果，必须形成焊盘以连接接触塞和MTJ结构。焊盘可具有微小尺寸。因此，用于形成焊盘的图案化处理需要是高度准确的。现有的焊盘形成方法不能达到这种准确度。
发明内容
根据一个实施例，一种制造磁阻型随机存取存储器(MRAM)器件的方法包括：在衬底上形成第一图案和第二图案，第一图案和第二图案交替且重复地设置并且彼此接触；在第一图案和第二图案的顶表面上形成第一帽层；去除第一帽层的第一部分和在第二图案下方的部分，以形成暴露衬底的第一开口；形成分别填充第一开口的下部的源极线；形成分别填充第一开口的上部的第二帽层图案；去除第一帽层的第二部分和在第二图案下方的部分，以形成暴露衬底的第二开口；以及一体地形成顺序叠堆在衬底上的接触塞和焊盘层，以分别填充第二开口。
形成第一开口可包括：去除第一帽层的第一部分、在第二图案下方的部分的上部、以及与第二图案的所述部分相邻的第一图案的上部，以形成凹陷；形成蚀刻停止层图案，蚀刻停止层图案覆盖被凹陷暴露的第一帽层的侧壁；以及去除第二图案被凹陷暴露的部分的下部以形成暴露衬底的第三开口，第三开口分别与凹陷流体连通。
形成第三开口可包括通过湿法蚀刻工艺去除第二图案的所述部分的下部。第一图案、蚀刻停止层图案和第二帽层图案可被形成为包括基本上相同的材料，并且第一帽层和第二图案可被形成为包括基本上相同的材料。
第一图案、蚀刻停止层图案和第二帽层图案可被形成为包括硅氮化物，并且第一帽层和第二图案可被形成为包括硅氧化物。
形成蚀刻停止层图案可包括：在凹陷的内壁和第一帽层上形成蚀刻停止层；以及对蚀刻停止层进行各向异性蚀刻，以在凹陷的侧壁上形成蚀刻停止层图案。
形成源极线可包括：形成导电层，导电层填充第三开口和凹陷的至少一部分；以及去除导电层的上部，以形成分别填充第三开口的源极线。
形成第二帽层图案可包括：在源极线和第一帽层上形成第二帽层以填充凹陷；以及将第二帽层的上部平面化，直到第一帽层的顶表面被暴露。
形成第二开口可包括通过湿法蚀刻工艺去除第一帽层的第二部分和在第二图案下方的部分。
该方法可以进一步包括：在一体地形成接触塞和焊盘层之后，将每个焊盘层划分成多个焊盘。该方法可以进一步包括：在将每个焊盘层划分成多个焊盘之后，形成与中焊盘相应的一些电连接的MTJ结构。当从顶侧看时，MTJ结构可形成在六边形的顶点和中心。
将每个焊盘层划分成多个焊盘可包括：部分去除焊盘层，以形成暴露第一图案的顶表面的第四开口；以及形成分别填充第四开口的划分层图案。
形成第一图案和第二图案可包括：在与衬底的顶表面基本上平行的第二方向上，在衬底上交替地且重复地形成第一图案和第二图案，第一图案中的每个和第二图案中的每个在第一方向上延伸，该第一方向基本上平行于衬底的顶表面并且基本上垂直于第二方向，并且其中形成第一开口包括形成在第一方向上延伸的第一开口。
形成第一开口可包括去除述第二方向上的第3n-2个第二图案，其中n是正整数。形成第二开口可包括去除第一帽层的第二部分和第二方向上的第3n个和第3n-1个第二图案。
可在一体地形成接触塞和焊盘层之后，将每个焊盘层划分成两个焊盘。在形成第二帽层图案之后，该方法可包括：在第一帽层和第二帽层图案上形成掩模，该掩模包括设置在第一方向上的多个第五开口，第五开口中的每个在第二方向上延伸；去除第一帽层的第三部分和在第二图案下方的部分，以形成第六开口；以及形成分别填充第六开口的第三图案。
形成第六开口可包括通过干法蚀刻工艺去除第一帽层的第三部分和在第二图案下方的部分，并且其中在干法蚀刻工艺期间，源极线受到第二帽层图案的保护。第三图案可被形成为包括与第一图案和第二帽层图案基本上相同的材料。
根据另一个实施例，一种磁阻型随机存取存储器(MRAM)器件包括：在第二方向上设置在衬底上的多个源极线，源极线中的每个在第一方向上延伸；在衬底上在源极线之间的多个接触塞，这多个接触塞设置在第一方向和第二方向上；在接触塞的相应的一些上的多个焊盘，焊盘中的每个与接触塞的相应的一个一体地形成；以及在焊盘的相应的一些上的多个磁隧道结(MTJ)结构，其中MTJ结构布置在六边形的顶点和中心。
MRAM器件可以进一步包括：绝缘层图案，其围绕接触塞的侧壁和源极线；蚀刻停止层图案，其覆盖每个焊盘的侧壁；划分层图案，其覆盖每个焊盘的侧壁；以及帽层图案，其覆盖每个源极线的顶表面。绝缘层图案、蚀刻停止层图案、划分层图案和帽层图案可包括基本上相同的材料，并且帽层图案和蚀刻停止层图案的顶表面可与焊盘的顶表面基本上共平面。
MRAM器件可以进一步包括：被掩埋在衬底的上部的多个栅结构，多个被掩埋的栅结构设置在第二方向上并且每个被掩埋的栅结构在第一方向上延伸，其中每个源极线可设置在衬底上在被掩埋的栅结构之间，并且其中接触塞没有与被掩埋的栅结构重叠。
根据另一个实施例，一种存储器器件包括：在衬底上的多个源极线；在衬底上的多个接触塞，至少一个接触塞在源极线的相应对之间；在接触塞的相应一些上的多个焊盘，焊盘中的每个与接触塞中的至少一个一体地形成；以及在焊盘的相应的一些上的多个磁隧道结(MTJ)结构，其中焊盘和接触塞由相同材料形成。
每个焊盘可与接触塞中的对应的一个自对准。另外，每个焊盘可与接触塞中的相邻的一些一体地形成。接触塞可具有平面化的顶表面。
根据另一个实施例，一种用于制造半导体器件的方法包括：在衬底上形成源极线；在源极线的相应对之间形成一定数目的接触塞；在接触塞上方形成焊盘层；以及形成与焊盘的相应的一些电连接的MTJ结构，其中每个焊盘层接触至少一个接触塞，并且其中接触塞以与焊盘层相同的操作一体地形成。每个焊盘层可接触至少一个接触塞，并且接触塞可以与焊盘层相同的操作一体地形成。所述数目可大于1。
附图说明
通过参照附图详细描述示例性实施例，对于本领域的普通技术人员而言，特征将变得清楚，在附图中：
图1、图3、图4、图6、图8、图9、图11、图12、图14、图15、图17、图19、图21、图23、图24、图26、图28、图30、图32、图34、图36、图38、图39、图40、图42、图43、图44、图47、图49、图51、图52、图54和图55示出MRAM器件的一个实施例的垂直截面图；
图25、图29、图31和图45示出MRAM器件的水平截面图；以及
图2、图5、图7、图10、图13、图16、图18、图20、图22、图27、图33、图35、图37、图41、图46、图48、图50、图53和图56示出MRAM器件的平面图。
具体实施方式
下文中，参照附图更充分地描述示例实施例；然而，它们可以用不同形式实施并且不应该被理解为限于本文阐述的实施例。确切地说，提供这些实施例使得本公开将是彻底和完全的，并且将示例性实现方式充分传达给本领域的技术人员。
在附图中，为了清楚示出，可夸大层和区域的尺寸。还应该理解，当层或元件被称为在另一层或衬底“上”时，它能够直接在其它层或衬底上，或者还可能存在中间层。另外，应该理解，当层被称为在另一层“下方”时，它能够直接处于下方并且也可能存在一个或多个中间层。另外，还应该理解，当层被称为在两个层“之间”时，它能够是这两个层之间的唯一层，或者也可能存在一个或多个中间层。类似的参考标号始终指代类似的元件。
图1至图56示出制造MRAM器件的方法实施例的各种阶段的截面图和平面图。图1、图3、图4、图6、图8、图9、图11、图12、图14、图15、图17、图19、图21、图23、图24、图26、图28、图30、图32、图34、图36、图38、图39、图40、图42、图43、图44、图47、图49、图51、图52、图54和图55示出MRAM器件的垂直截面图，图25、图29、图31和图45是MRAM器件的水平截面图，图2、图5、图7、图10、图13、图16、图18、图20、图22、图27、图33、图35、图37、图41、图46、图48、图50、图53和图56示出MRAM器件的平面图。
图1、图3、图4、图6、图8、图9、图11、图12、图14、图15、图17、图19、图21、图23、图24、图26、图28、图30、图32、图38、图42、图47、图49、图51和图54示出沿着A-A'线截取的垂直截面图，图34、图36、图39和图43示出沿着B-B'线截取的垂直截面图，图40和图44示出沿着C-C'线截取的垂直截面图，图52和图55示出沿着H-H'线截取的垂直截面图。
图25示出沿着D-D'线截取的水平截面图，图29示出沿着E-E'线截取的水平截面图，图31示出沿着F-F'线截取的水平截面图，图45示出沿着G-G'线截取的水平截面图。
参照图1和图2，可将杂质注入第一区I中衬底100的上部中，以形成杂质区103。可在衬底100上形成隔离层110，以将衬底100划分成有源区105和场区(field region)。
衬底100可以是硅衬底、锗衬底、硅-锗衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底等。衬底100可包括其中可形成有存储器单元的第一区I和其中可形成有外围电路的第二区II。
杂质可包括n型杂质，例如，磷、砷等，或p型杂质，例如，硼、镓等。杂质区103可用作存储器单元的源极/漏极区。
可通过浅沟槽隔离(STI)工艺形成隔离层110。具体地讲，在衬底100的上部形成第一沟槽之后，可在衬底100上形成充分填充第一沟槽的绝缘层。可将绝缘层的上部平面化，直到可暴露衬底100的顶表面。可通过化学气相沉积(CVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺等形成绝缘层。在示例实施例中，在形成隔离层110之前，可使用氮化物在第一沟槽的内壁上形成衬垫(liner)。
作为在形成隔离层110之前形成杂质区103的替代，可在形成隔离层110之后形成杂质区103。
可部分去除衬底100以形成第二沟槽107。
在示例实施例中，可在衬底100上形成第一掩模层。可通过光刻工艺将第一掩模层图案化，以形成第一掩模120。可使用第一掩模120作为蚀刻掩模蚀刻衬底100的上部，以形成第二沟槽107。在示例实施例中，第二沟槽107可被形成为在与衬底100的顶表面基本上平行的第一方向上延伸。多个第二沟槽107可在与衬底100的顶表面基本上平行并且与第一方向基本上垂直的第二方向上形成。在示例实施例中，在被隔离层110划分的每个有源区105内形成两个第二沟槽107。第一掩模层可被形成为包括例如硅氧化物。
参照图3，可在第二沟槽107的内壁上形成第一栅绝缘层130。可在第一栅绝缘层130和第一掩模层120上形成第一栅电极层140，以充分填充第二沟槽107。
在示例实施例中，可通过热氧化工艺或自由基氧化工艺，在被第二沟槽107暴露的衬底100的上部上形成第一栅绝缘层130。在其它示例实施例中，可通过以下方式形成第一栅绝缘层130：通过(例如，CVD工艺)在第二沟槽107的内壁和第一掩模120上沉积硅氧化物层或金属氧化物层，并且去除硅氧化物层或金属氧化物层在第一掩模120上的一部分。金属层可被形成为包括例如氧化铪、氧化钽、氧化锆等。
可通过原子层沉积(ALD)工艺、物理气相沉积(PVD)工艺等将第一栅电极层140形成为包括金属或金属氮化物，例如，钨、氮化钛、氮化钽等和/或金属硅化物。
参照图4和图5，可去除第一栅电极层140的上部，以形成部分填充第二沟槽107的第一栅电极145。可在第一栅电极145、第一栅绝缘层130和第一掩模120上形成填充第二沟槽107的剩余部分的第一帽层150。
在示例实施例中，可通过例如化学机械抛光(CMP)工艺和/或回蚀工艺，将第一栅电极层140的上部平面化。可通过各向异性蚀刻工艺进一步去除第一栅电极层140在第二沟槽107上的一部分，以形成第一栅电极145。因此，第一栅电极145可填充第二沟槽107的下部。在示例实施例中，第一栅电极145可在第一方向上延伸，并且多个第一栅电极145可在第二方向上形成。第一帽层150可被形成为包括例如硅氧化物、硅氮化物等。
参照图6和图7，可通过CMP工艺和/或回蚀工艺去除第一帽层150和第一掩模120的上部，直到暴露衬底100的顶表面，以形成第一帽层图案155。因此，第一帽层图案155可填充第二沟槽107的上部。在示例实施例中，第一帽层图案155可在第一方向上延伸，并且多个第一帽层图案155可在第二方向上形成。
第一栅绝缘层130、第一栅电极145和第一帽层图案155可形成第一栅结构。第一栅结构可以是填充第二沟槽105的掩埋栅结构。第一栅结构和杂质区103可形成晶体管。
参照图8，可在第一栅结构、衬底100和隔离层110上顺序地形成第二栅绝缘层160、第二栅电极层170、第三栅电极层180和第二掩模层190。
第二栅绝缘层160可被形成为包括例如硅氧化物。第二栅电极层170可被形成为包括例如掺杂的多晶硅。第三栅电极层180可被形成为包括例如金属和/或金属氮化物。第二掩模层190可被形成为包括例如硅氮化物。
参照图9和图10，可通过光刻工艺将第二掩模层190图案化，以在第二区II中形成第二掩模195。可使用第二掩模195作为蚀刻掩模蚀刻第三栅电极层180和第二栅电极层170，以分别形成第三栅电极185和第二栅电极175。
当形成第二栅电极175和第三栅电极185时，在示例实施例中，第二栅绝缘层160可不被图案化而是可以保留在衬底100、隔离层110和第一栅结构上。可供选择地，可将第二栅绝缘层160与第二栅电极层170和第三栅电极层180一起图案化，以将它们从衬底100的第一区I中去除。
在第二区II中顺序堆叠在衬底100上的第二栅绝缘层160、第二栅电极175、第三栅电极185和第二掩模195可形成第二栅结构。第二栅电极175和第三栅电极185以及第二掩模195可被称为第二栅电极结构。
参照图11，可在第二绝缘层160和第二栅电极结构上形成蚀刻停止层200。第一绝缘中间层210可形成在蚀刻停止层200上，以具有比第二栅电极结构的顶表面更高的顶表面，使得第一绝缘中间层210可充分覆盖第二栅电极结构。
蚀刻停止层200可被形成为包括例如硅氮化物。第一绝缘中间层210可被形成为包括例如硅氧化物。因此，蚀刻停止层200可包括与第二掩模195的材料基本上相同的材料，从而被合并其中。第一绝缘中间层210在第一区I中的一部分可在随后工艺中被去除，并且从而这部分可用作牺牲层。
参照图12和图13，可在第一绝缘中间层210上顺序地形成硬掩模上硅(SOH)层220、氮氧化物层230和第一光致抗蚀剂图案240。
第一光致抗蚀剂图案240可包括布置在第二方向上的多个第一开口245，第一开口245的每一个可在第一方向上延伸。在示例实施例中，每个第一开口245可以与每个有源区105中的彼此相邻的两个第一栅结构和衬底100在其间的一部分重叠。
参照图14，可使用第一光致抗蚀剂图案240作为蚀刻掩模蚀刻氮氧化物层230，以形成氮氧化物层图案。可使用氮氧化物层图案作为蚀刻掩模蚀刻SOH层220，以形成SOH层图案225。SOH层图案225可包括暴露第一绝缘中间层210的顶表面的多个第二开口227。
每个第二开口227可具有比第一栅结构更宽的在第二方向上的宽度。例如，每个第二开口227在第二方向上的宽度可以是第一栅结构的宽度的大约2.5倍至大约3倍。
另外，SOH层图案225在第二开口227之间的部分可具有比第一栅结构更宽的在第二方向上的宽度。例如，SOH层图案225在第二开口227之间的部分的宽度可以是第一栅结构的宽度的大约2.5倍至大约4倍。因此，SOH层图案225在第二开口227之间的部分可能不具有高的长宽比，因此可能不会倒塌。另外，可使用SOH层图案225作为蚀刻掩模正确地执行后续的蚀刻工艺(参照图15和图16)。
参照图15和图16，可使用SOH层图案225作为蚀刻掩模蚀刻第一绝缘中间层210，以形成第一绝缘中间层图案215。可使用第一绝缘中间层210下方的蚀刻停止层200作为蚀刻终止点，执行蚀刻工艺。从而，穿过第一绝缘中间层图案215的多个第三开口211可暴露蚀刻停止层200的顶表面。在示例实施例中，每个第三开口211可与每个有源区105中的彼此相邻的两个第一栅结构和衬底100在其间的一部分重叠。
如上所述，第一绝缘中间层图案215在第一区I中的一部分可在后续工艺(参照图19和图20)中被去除，从而可被称为牺牲层图案215。
参照图17和图18，可在每个第三开口211的侧壁上形成第一分隔件250。可通过在第三开口211的侧壁、蚀刻停止层200被暴露的顶表面、以及牺牲层图案215上形成第一分隔件层来形成第一分隔件250。然后，可各向异性蚀刻第一分隔件层。可通过ALD工艺将第一分隔件层形成为包括例如硅氮化物。
在示例实施例中，每个第一分隔件250可被形成为与第一栅结构重叠。在每个第三开口211中的每个第一分隔件250彼此相对的部分可在第二方向上分隔第一距离。在示例实施例中，第一距离可近似于第一栅结构在第二方向上的宽度。
当从顶侧看时，环形形状的一个第一分隔件250可形成在每个第三开口211中。也就是说，每个第一分隔件250可具有其每一个均可在第一方向上延伸的第一两个部分和连接第一两个部分的第二两个部分。为方便说明，第一分隔件250的第一两个部分可被称为独立的第一分隔件250。从而，每个第三开口211中的第一分隔件250可在第二方向上彼此分隔第一距离。
参照图19和图20，可在牺牲层图案215上形成第三掩模260。可去除牺牲层图案215没有被第三掩模260覆盖的部分，以形成暴露蚀刻停止层200的顶表面的多个第四开口213。
在示例实施例中，第三掩模260可被形成为覆盖牺牲层图案215在第二区II中的整个部分和牺牲层图案215在与第二区II相邻的第一区I中的一部分。牺牲层图案215在第一区I中的中心部分可被暴露。在示例实施例中，第三掩模260可被形成为覆盖第二区II和牺牲层图案215在第一区I中形成在第一分隔件250中最外的那些的外侧的部分。
在示例实施例中，可使用氢氟酸作为蚀刻溶液通过湿法蚀刻工艺去除牺牲层图案215没有被第三掩模260覆盖的部分。
因此，随着牺牲层图案215在第一区I中的一部分被去除，第一分隔件250可彼此分隔第二距离。第二距离可对应于牺牲层图案215在第二方向上的宽度。也就是说，第一分隔件250可通过第四开口213彼此分隔第二距离。在示例实施例中，第二距离可以是第一栅结构在第二方向上的宽度的大约2.5倍至大约4倍，从而可大于第一距离。
结果，设置在第二方向上的第一分隔件250可相互分隔第一距离或第二距离。具体地讲，当从第一分隔件250的最外那些开始计数时，从奇数的第一分隔件250到相邻的偶数的第一分隔件250的距离可以是第一距离。从偶数的第一分隔件250到相邻的奇数的第一分隔件250的距离可以是第二距离。
参照图21和图22，在去除第三掩模260之后，可在衬底100上形成接触第一分隔件250的第二分隔件270。在示例实施例中，可通过在蚀刻停止层200和牺牲层图案215上形成覆盖第一分隔件250的第二分隔件层并且各向异性蚀刻第二分隔件层，形成第二分隔件270。
第二分隔件层可被形成为包括例如硅氧化物。从而，第二分隔件层接触牺牲层图案215的部分可被合并其中。在示例实施例中，可通过ALD工艺形成第二分隔件层。
在示例实施例中，第二分隔件层可填充彼此分隔第一距离的第一分隔件250之间的间隔。第二分隔件层还可部分填充并且部分覆盖蚀刻停止层200在彼此分隔第二距离的第一分隔件250之间的部分。
参照图23，可在蚀刻停止层200、第一分隔件250和第二分隔件270以及牺牲层图案215上形成填充层280，以充分填充第二分隔件270之间的间隔，即，第四开口213的剩余部分。在示例实施例中，可通过ALD工艺或CVD工艺将填充层280形成为包括与第一分隔件250的材料基本上相同的材料，例如，硅氮化物。
参照图24和图25，可将填充层280、第一分隔件250和第二分隔件270、以及牺牲层图案215的上部平面化，以形成第一图案285和第二图案275。可在第一图案285和第二图案275以及牺牲层图案215上顺序地形成第二帽层290和第三帽层295。
在示例实施例中，可通过CMP工艺和/或回蚀工艺执行平面化工艺。通过平面化工艺，第一分隔件250和填充层280可被转换成第一图案285。第二分隔件270可被转换成第二图案275。从而，第一图案285和第二图案275中的每个可在第一方向上延伸。第一图案285和第二图案275可在第二方向上交替且重复地形成。第一图案285和第二图案275可彼此接触。
在示例实施例中，第一图案285中的一些可与第一栅结构重叠。其它的第一图案285可与隔离层110重叠。在示例实施例中，第二图案275可重叠于与第一栅结构相邻的杂质区103。
第一图案285可包括例如硅氮化物。第二图案275可包括例如硅氧化物。第二帽层290可被形成为包括例如硅氮化物，从而被合并到第一图案285中。第三帽层295可被形成为包括例如硅氮化物。
参照图26和图27，可在第三帽层295上形成第二光致抗蚀剂图案305。可使用第二光致抗蚀剂图案305作为蚀刻掩模蚀刻第三帽层295、第二帽层290、第一图案285和第二图案275的上部，以形成凹陷287。
在示例实施例中，第二光致抗蚀剂图案305可包括设置在第二方向上的多个第五开口307，第五开口307的每一个可在第一方向上延伸。每个第五开口307可重叠于衬底100在彼此相邻的第一栅结构之间的部分和每个有源区105中的第一图案285与第二图案275相邻的部分上的第二图案275。从而，当从第二图案275的最外的那些开始计数时，可通过凹陷287暴露第(3n-2)个第二图案275，例如，第一、第四和第七个第二图案275。这里，n表示正整数。在示例实施例中，可通过干法蚀刻工艺执行蚀刻工艺。
参照图28和图29，在去除第二光致抗蚀剂图案305之后，可在第二帽层290和第三帽层295的侧壁上和第一图案285被每个凹陷287暴露的上侧壁上形成蚀刻停止层图案309。可通过在凹陷287的内壁和第三帽层295上形成蚀刻停止层并且对蚀刻停止层进行各向异性蚀刻，形成蚀刻停止层图案309。从而，蚀刻停止层图案309可至少覆盖第二帽层290的侧壁。
蚀刻停止层图案309可被形成为包括与第一图案285或第三帽层295的材料基本上相同的材料，例如，硅氮化物，从而被合并到其中。蚀刻停止层图案309可包括与第二图案275或第二帽层290的材料不同的材料，例如，硅氮化物，它相对于第二图案275或第二帽层290具有高蚀刻选择性。因此，可以防止当随后针对第二图案275执行湿法蚀刻工艺时第二帽层290被蚀刻。
可去除被凹陷287暴露的第二图案275。可去除蚀刻停止层200和其下方的第二栅绝缘层160的一部分，以形成第六开口217。第六开口217可暴露衬底100的上部并且可分别与凹陷287流体连通。
在示例实施例中，可使用氢氟酸作为蚀刻溶液通过湿法蚀刻工艺去除被暴露的第二图案275。可通过干法蚀刻工艺去除蚀刻停止层200和第二栅绝缘层160的一部分。(每个第六开口217可被形成为在第一方向上延伸。为便于说明，第六开口217和与其流体连通的凹陷287经常可被简称为第七开口。)
参照图30和图31，可形成分别填充每个第七开口的下部和上部的源极线300和第四帽层图案310。也就是说，源极线300可被形成为填充每个第六开口217并且第四帽层图案310可被形成为填充每个凹陷287。
可通过在衬底100被暴露的上部上形成第一导电层以填充第六开口217和凹陷287，形成源极线300。然后，可去除第一导电层的上部。在示例实施例中，可完全去除第一导电层在凹陷287中的部分，使得每个源极线300可被形成为只填充每个第六开口217。可供选择地，可部分去除第一导电层在凹陷287中的部分，使得每个源极线300可被形成为填充每个第六开口217和每个凹陷287的下部。第一导电层可被形成为包括金属，例如，钨、钛、钽等、和/或金属氮化物，例如，氮化钨、氮化钛、氮化钽等。
每个源极线300可在第一方向上延伸。多个源极线300可在第二方向上延伸。在示例实施例中，每个源极线300可形成在衬底100和隔离层110在相邻的第一栅结构之间的部分上。
可通过在源极线300、蚀刻停止层图案309、以及第三帽层295上形成第四帽层以填充凹陷287，形成第四帽层图案310。然后，可将第四帽层和第三帽层295的上部平面化。
在示例实施例中，可执行平面化工艺，直到第二帽层290的顶表面被暴露。因此，可去除第三帽层295。第四帽层可被形成为包括例如硅氮化物，从而被合并到第一图案285和/或蚀刻停止层图案309中。
参照图32和图33，可在第二帽层290、第四帽层图案310、蚀刻停止层图案309和牺牲层图案215上形成第四掩模320。在示例实施例中，第四掩模320可包括设置在第一方向上的多个第八开口325，多个第八开口325的每一个可在第二方向上延伸。每个第八开口325可形成在第一区I中，并且可部分暴露第二帽层290、第四帽层图案310、蚀刻停止层图案309和牺牲层图案215。在示例实施例中，每个第八开口325可被形成为于衬底100的场区重叠，即，与隔离层110重叠。
在示例实施例中，可通过双图案化工艺(DPT)形成具有微小宽度的第四掩模320。第四掩模320可被形成为包括相对于硅氮化物和硅氧化物具有蚀刻选择性的材料，例如，多晶硅。
参照图34和图35，可使用第四掩模320作为蚀刻掩模，蚀刻第二帽层290和第二图案275。在示例实施例中，可通过干法蚀刻工艺执行蚀刻工艺。当执行干法蚀刻工艺时，可去除第一图案285和第四帽层图案310与第二图案275相邻的部分。然而，源极线300可受到第四帽层图案310保护，从而可不被去除。
在干法蚀刻工艺期间，还可去除蚀刻停止层200、第二栅绝缘层160和衬底100在第二图案275下方的部分，以形成暴露衬底100上部的第九开口218。
参照图36和图37，可形成填充第九开口218的第三图案330。可通过在衬底100、第一图案285、第四帽层图案310和第四掩模320上形成绝缘层以充分填充第九开口218，形成第三图案330。可将绝缘层的上部平面化。在示例实施例中，可执行平面化工艺，直到第四掩模320的上部被去除。绝缘层可被形成为包括例如硅氮化物，从而可被合并到第一图案285、第四帽层图案310、蚀刻停止层图案309和第二帽层290中。
在示例实施例中，每个第三图案330可在第二方向上延伸。多个第三图案330可在第一方向上形成。从而，第二图案275的侧壁可被第一图案285和第三图案330围绕。
参照图38至图41，在第三图案330和第四掩模320上形成第三光致抗蚀剂图案340之后，可使用第三光致抗蚀剂图案340作为蚀刻掩模蚀刻第二帽层290和第二图案275。第三光致抗蚀剂图案340可覆盖第二区II和第一区I与其相邻的部分。在示例实施例中，第三光致抗蚀剂图案340可覆盖第二区II、在第二方向上源极线300最接近第二区II的那些的部分、以及在第一方向上第三图案330最接近第二区II的那些的部分。从而，在蚀刻工艺期间，第二区II中的牺牲层图案215可以受到保护。
在示例实施例中，被暴露的第二帽层290和其下方的第二图案275可包括相对于第一图案285和第三图案330、第四帽层图案310、蚀刻停止层图案309具有蚀刻选择性的材料，例如，硅氧化物，从而可使用例如氢氟酸作为蚀刻溶液通过湿法蚀刻工艺将它去除。
可去除蚀刻停止层200和第二栅绝缘层160在第二图案275下方的部分，以形成暴露衬底100上部的第十开口219。在示例实施例中，可通过干法蚀刻工艺去除蚀刻停止层200和第二栅绝缘层160的一部分。
参照图42至图46，可形成填充每个第十开口219的接触塞350和焊盘层360。可通过在衬底100、第一图案285和第三图案330、第四帽层图案310、蚀刻停止层图案309和第四掩模320上形成第二导电层，形成接触塞350和焊盘层360。然后，可将第二导电层的上部平面化。
被平面化的第二导电层的上部可用作焊盘层360。被平面化的第二导电层的下部可用作接触塞350。也就是说，可通过单个工艺将接触塞350和焊盘层360形成为包括基本上相同的材料。因此，可一体地形成接触塞350和焊盘层360。焊盘层360可与接触塞350自对准地形成。从而，可不通过额外的工艺，而是通过用于形成接触塞350的相同工艺形成焊盘层360，这样可减少用于形成微小图案的蚀刻工艺。
第二导电层可被形成为包括金属，例如，钨、钛、钽等、和/或金属氮化物，例如，氮化钨、氮化钛、氮化钽等。
接触塞350可在第一方向和第二方向二者上形成。每个接触塞350可接触衬底100的杂质区103。在示例实施例中，两个接触塞350可在两个源极线300之间在第二方向上形成。
每个焊盘层360可形成在相邻的源极线300之间设置在第二方向上的两个接触塞350上。每个焊盘层360可以具有比两个接触塞350的水平横截面之和更宽的水平横截面宽度。每个焊盘层360的彼此平行的一对侧壁可被蚀刻停止层图案309覆盖。每个焊盘层360的彼此平行的另一对侧壁可被第三图案330覆盖。在示例实施例中，焊盘层360的顶表面可与第三图案330、第四帽层图案310和蚀刻停止层图案309的顶表面基本上共平面。
参照图47和图48，可在焊盘层360、第四帽层图案310、蚀刻停止层图案309和第四掩模320上形成第五掩模370。可使用第五掩模370作为蚀刻掩模将焊盘层360图案化，以形成通过第十一开口367划分的多个焊盘365。在示例实施例中，第五掩模370可暴露焊盘层360在第一图案285上的部分。从而，第十一开口367可暴露第一图案285。
可通过图案化工艺将每个焊盘层360划分成两个焊盘265。每个焊盘365可形成在每个第一接触塞350上。每个焊盘365在第二方向上的宽度可比每个接触塞350的宽度更宽。
参照图49和图50，在去除第五掩模370之后，可形成填充每个十一开口367的划分层图案380。可通过在第三图案330、焊盘365、第四帽层图案310、蚀刻停止层图案309和第四掩模320上形成绝缘层以填充第十一开口367，形成划分层图案380。可将绝缘层的上部平面化。绝缘层可被形成为包括例如硅氮化物。
参照图51至图53，下电极390、磁隧道结(MTJ)结构430和上电极440可被形成为顺序叠堆在每个焊盘365上。在示例实施例中，MTJ结构430可包括顺序叠堆的固定层结构图案400、隧道势垒层图案410和自由层图案420。
具体地讲，可在焊盘365、划分层图案380、第四帽层图案310、蚀刻停止层图案309和第四掩模320上顺序形成下电极层、固定层结构、隧道势垒层、自由层和上电极层。可通过光刻工艺将上电极层图案化，以形成上电极440。通过使用上电极440作为蚀刻掩模的干法蚀刻工艺，自由层、隧道势垒层、固定层结构和下电极层可被图案化成以形成顺序叠堆在每个焊盘365上的下电极390、固定层结构图案400、隧道势垒层图案410和自由层图案420。下电极层和上电极层可被形成为包括金属和/或金属氮化物。
可在下电极层上形成势垒层，以防止固定层结构的金属异常生长。势垒层可被形成为包括非晶金属或金属氮化物，例如，钽、氮化钽、钛、氮化钛等。
在示例实施例中，固定层结构可包括钉扎层(pinning layer)、下铁磁层、抗铁磁耦合分隔件层和上铁磁层。钉扎层可被形成为包括例如FeMn、IrMn、PtMn、MnO、MnS、MnTe、MnF2、FeF2、FeCl2、FeO、CoCl2、CoO、NiCl2、NiO、Cr等。下铁磁层和上铁磁层可被形成为包括例如Fe、Ni、Co等。抗铁磁耦合分隔件层可被形成为包括例如Ru、Ir、Rh等。
隧道势垒层可被形成为包括例如氧化铝或氧化镁。自由层可被形成为包括例如Fe、Ni、Co等。MTJ结构430和用于形成MTJ结构430的工艺可不限于以上描述。
使用上电极440作为蚀刻掩模的干法蚀刻工艺可包括例如等离子体反应蚀刻工艺或溅射工艺。可使用包含含氟气体和氨气的蚀刻气体、以及包含用于减少上电极440的消耗的氧气的反应气体执行等离子体反应蚀刻工艺。
当执行干法蚀刻工艺时，导电聚合物可能附接到MTJ结构430的侧壁。从而，固定层结构图案400和自由层图案420可能电短路。为了防止电短路，MTJ结构430可被形成为彼此分隔。在示例实施例中，当从顶侧看时，MTJ结构430可形成在六边形的顶点和中心。
每个MTJ结构430可通过下电极390接触每个焊盘365，并且可经由与每个焊盘365一体形成的每个接触塞350电连接到衬底100的杂质区103。从而，MTJ结构430或下电极390可被形成为在考虑到焊盘365的位置的情况下进行布置。下文中，为便于说明，可只描述MTJ结构430的位置。
多个MTJ结构430可设置在第一方向和第二方向二者上，以形成MTJ结构阵列。一个MTJ结构430可与一个焊盘365重叠。MTJ结构阵列可包括设置在第一方向上的多个MTJ结构行。每个MTJ结构行可包括线性设置在第二方向上的多个MTJ结构430。MTJ结构阵列可包括设置在第二方向上的多个MTJ结构列。每个MTJ结构列可包括以Z字方式设置在第一方向上的多个MTJ结构430。
从而，MTJ结构430与对应焊盘365重叠的区域可根据其位置而变化。例如，在同一MTJ结构行中，第二方向上的奇数的MTJ结构430与对应焊盘365重叠的区域可不同于第二方向上的偶数的MTJ结构430与对应焊盘365重叠的区域。另外，在同一MTJ结构列中，第一方向上的奇数的MTJ结构430与对应焊盘365重叠的区域可不同于第一方向上的偶数的MTJ结构430与对应焊盘365重叠的区域。
以上MTJ结构阵列中的MTJ结构430可设置在六边形的顶点和中心。这个布置可允许MTJ结构相互分隔最大距离。MTJ结构430可被设置成一一对应地对应于焊盘365。
参照图54至图56，可在焊盘365、划分层图案380、第四帽层图案310、蚀刻停止层图案309和第四掩模320上形成第二绝缘中间层450，以覆盖下电极390、MTJ结构和上电极440。可在第二绝缘中间层450上形成接触上电极440的位线460，以制造MRAM器件。
第二绝缘中间层450可被形成为包括例如硅氧化物。位线460可被形成为包括例如金属、金属氮化物和/或金属硅化物。在示例实施例中，位线460可在第二方向上延伸，并且多个位线460可在第一方向上形成。
如以上讨论的，在制造MRAM器件的方法中，可通过单个工艺一体地形成接触塞350和焊盘层360。另外，可通过单个工艺将焊盘层360划分成焊盘365。从而，可容易地形成具有微小尺寸的焊盘365。另外，对应于焊盘365的MTJ结构430可被形成为相互分隔最大距离或其它预定距离，使得在用于形成MTJ结构430的蚀刻工艺中产生的故障可减少。
本文已经公开了示例实施例，尽管采用了特定术语，但只以通用和描述含义使用和解释这些术语，而不是出于限制目的。在一些情形下，如提交本申请的领域的普通技术人员所清楚的，结合特定实施例描述的特征、特性和/或元件可单独地使用或者与结合其它实施例描述的特征、特性和/或元件组合起来使用，除非另外明确指示。因此，本领域的技术人员应该理解，可在不脱离如下面的权利要求书中阐述的本发明的精神和范围的情况下进行形式和细节上的各种变化。
Claims (30)
1.一种制造MRAM器件的方法，包括：
在衬底上形成第一图案和第二图案，所述第一图案和所述第二图案交替且重复地设置并且彼此接触；
在所述第一图案和所述第二图案的顶表面上形成第一帽层；
去除所述第一帽层的第一部分和所述第二图案在所述第一部分下方的部分，以形成暴露所述衬底的第一开口；
形成分别填充所述第一开口的下部的源极线；
形成分别填充所述第一开口的上部的第二帽层图案；
去除所述第一帽层的第二部分和所述第二图案在所述第二部分下方的部分，以形成暴露所述衬底的第二开口；以及
一体地形成顺序叠堆在所述衬底上的接触塞和焊盘层，以分别填充第二开口。
2.根据权利要求1所述的方法，其中形成所述第一开口的步骤包括：
去除所述第一帽层的所述第一部分、所述第二图案在所述第一部分下方的部分的上部、以及与所述第二图案的所述部分相邻的所述第一图案的上部，以形成凹陷；
形成蚀刻停止层图案，所述蚀刻停止层图案覆盖被所述凹陷暴露的所述第一帽层的侧壁；以及
去除所述第二图案被所述凹陷暴露的部分的下部，以形成暴露所述衬底的第三开口，所述第三开口分别与所述凹陷流体连通。
3.根据权利要求2所述的方法，其中形成所述第三开口的步骤包括：通过湿法蚀刻工艺去除所述第二图案的所述部分的下部。
4.根据权利要求2所述的方法，其中：
所述第一图案、所述蚀刻停止层图案和所述第二帽层图案被形成为包括基本上相同的材料，以及
所述第一帽层和所述第二图案被形成为包括基本上相同的材料。
5.根据权利要求4所述的方法，其中：
所述第一图案、所述蚀刻停止层图案和所述第二帽层图案被形成为包括硅氮化物，以及
所述第一帽层和所述第二图案被形成为包括硅氧化物。
6.根据权利要求2所述的方法，其中形成所述蚀刻停止层图案的步骤包括：
在所述凹陷的内壁和所述第一帽层上形成蚀刻停止层；以及
各向异性蚀刻所述蚀刻停止层，以在所述凹陷的侧壁上形成所述蚀刻停止层图案。
7.根据权利要求2所述的方法，其中形成所述源极线的步骤包括：
形成导电层，所述导电层填充所述第三开口和至少一部分所述凹陷；以及
去除所述导电层的上部，以形成分别填充所述第三开口的所述源极线。
8.根据权利要求7所述的方法，其中形成所述第二帽层图案的步骤包括：
在所述源极线和所述第一帽层上形成第二帽层，以填充所述凹陷；以及
将所述第二帽层的上部平面化，直到所述第一帽层的顶表面被暴露。
9.根据权利要求1所述的方法，其中形成所述第二开口的步骤包括：通过湿法蚀刻工艺去除所述第一帽层的所述第二部分和所述第二图案在所述第二部分下方的部分。
10.根据权利要求1所述的方法，还包括：
在一体地形成所述接触塞和所述焊盘层之后，将每个焊盘层划分成多个焊盘。
11.根据权利要求10所述的方法，还包括：
在将每个焊盘层划分成所述多个焊盘之后，形成与所述焊盘中的相应一些电连接的MTJ结构。
12.根据权利要求11所述的方法，其中当从顶侧看时，所述MTJ结构形成在六边形的顶点和中心。
13.根据权利要求10所述的方法，其中将每个焊盘层划分成所述多个焊盘的步骤包括：
部分去除所述焊盘层，以形成暴露所述第一图案的顶表面的第四开口；以及
形成分别填充所述第四开口的划分层图案。
14.根据权利要求1所述的方法，其中形成所述第一图案和所述第二图案的步骤包括：
在与所述衬底的顶表面基本上平行的第二方向上，在所述衬底上交替地且重复地形成所述第一图案和所述第二图案，所述第一图案中的每个和所述第二图案中的每个在第一方向上延伸，所述第一方向基本上平行于所述衬底的所述顶表面并且基本上垂直于所述第二方向，并且其中，形成所述第一开口的步骤包括：形成在所述第一方向上延伸的所述第一开口。
15.根据权利要求14所述的方法，其中形成所述第一开口的步骤包括：去除所述第二方向上的第3n-2个第二图案，其中n是正整数。
16.根据权利要求15所述的方法，其中形成所述第二开口的步骤包括：去除所述第一帽层的所述第二部分和所述第二方向上的第3n个和第3n-1个第二图案。
17.根据权利要求16所述的方法，还包括：
在一体地形成所述接触塞和所述焊盘层之后，将每个焊盘层划分成两个焊盘。
18.根据权利要求14所述的方法，其中，在形成所述第二帽层图案之后，所述方法包括：
在所述第一帽层和所述第二帽层图案上形成掩模，所述掩模包括设置在所述第一方向上的多个第五开口，所述第五开口中的每个在所述第二方向上延伸；
去除所述第一帽层的第三部分和所述第二图案在所述第三部分下方的部分，以形成第六开口；以及
形成分别填充所述第六开口的第三图案。
19.根据权利要求18所述的方法，其中形成所述第六开口的步骤包括：通过干法蚀刻工艺去除所述第一帽层的所述第三部分和所述第二图案在所述第三部分下方的部分，并且其中，在所述干法蚀刻工艺期间，所述源极线受到所述第二帽层图案的保护。
20.根据权利要求18所述的方法，其中所述第三图案被形成为包括与所述第一图案和所述第二帽层图案基本上相同的材料。
21.一种磁阻型随机存取存储器MRAM器件，包括：
多个源极线，所述多个源极线在第二方向上设置在衬底上，所述源极线中的每个在第一方向上延伸；
多个接触塞，所述多个接触塞在所述衬底上在所述源极线之间，所述多个接触塞设置在所述第一方向和所述第二方向上；
多个焊盘，所述多个焊盘位于所述接触塞中相应的一些上，所述焊盘中的每个与所述接触塞中相应的一个一体地形成；以及
多个磁隧道结MTJ结构，所述多个MTJ结构位于所述焊盘中相应的一些上，其中，所述MTJ结构布置在六边形的顶点和中心。
22.根据权利要求21所述的MRAM器件，还包括：
绝缘层图案，所述绝缘层图案围绕所述接触塞的侧壁和所述源极线；
蚀刻停止层图案，所述蚀刻停止层图案覆盖每个焊盘的侧壁；
划分层图案，所述划分层图案覆盖每个焊盘的侧壁；以及
帽层图案，所述帽层图案覆盖每个源极线的顶表面。
23.根据权利要求22所述的MRAM器件，其中：
所述绝缘层图案、所述蚀刻停止层图案、所述划分层图案和所述帽层图案包括基本上相同的材料，以及
所述帽层图案和所述蚀刻停止层图案的顶表面与所述焊盘的顶表面基本上共平面。
24.根据权利要求21所述的MRAM器件，还包括：
多个栅结构，所述多个栅结构被掩埋在所述衬底的上部，多个被掩埋的栅结构设置在所述第二方向上，并且每个被掩埋的栅结构在所述第一方向上延伸，其中每个源极线设置在所述衬底上在被掩埋的栅结构之间，并且其中，所述接触塞没有与被掩埋的栅结构重叠。
25.一种存储器器件，包括：
在衬底上的多个源极线；
在所述衬底上的多个接触塞，至少一个接触塞位于所述源极线的相应的对之间；
多个焊盘，所述多个焊盘位于所述接触塞中相应的一些上，所述焊盘中的每个与所述接触塞中的至少一个一体地形成；以及
多个磁隧道结MTJ结构，所述多个MTJ结构位于所述焊盘中相应的一些上，其中所述焊盘和所述接触塞由相同材料形成。
26.根据权利要求25所述的存储器器件，其中每个焊盘与所述接触塞中的对应的一个自对准。
27.根据权利要求25所述的存储器器件，其中每个焊盘与所述接触塞中的相邻的一些一体地形成。
28.根据权利要求25所述的存储器器件，其中所述接触塞具有平面化的顶表面。
29.一种用于制造半导体器件的方法，包括：
在衬底中形成源极线；
在相邻源极线之间形成一定数目的接触塞；以及
在所述接触塞上方形成焊盘层；以及
形成与所述焊盘中相应的一些电连接的MTJ结构，其中每个焊盘层接触所述接触塞中的至少一个，并且其中，所述接触塞以与所述焊盘层相同的操作一体地形成。
30.根据权利要求29所述的方法，其中所述数目大于1。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130027037A KR101713871B1 (ko) | 2013-03-14 | 2013-03-14 | 자기 저항 메모리 장치 및 그 제조 방법 |
| KR10-2013-0027037 | 2013-03-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104051613A CN104051613A (zh) | 2014-09-17 |
| CN104051613B true CN104051613B (zh) | 2018-06-01 |
Family
ID=51504215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410095518.8A Active CN104051613B (zh) | 2013-03-14 | 2014-03-14 | 磁阻型随机存取存储器器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9337418B2 (zh) |
| KR (1) | KR101713871B1 (zh) |
| CN (1) | CN104051613B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014011230A (ja) * | 2012-06-28 | 2014-01-20 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| KR102401180B1 (ko) | 2015-10-20 | 2022-05-24 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
| KR102421592B1 (ko) * | 2015-11-03 | 2022-07-18 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US9780301B1 (en) * | 2016-04-15 | 2017-10-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for manufacturing mixed-dimension and void-free MRAM structure |
| KR102537525B1 (ko) | 2016-05-25 | 2023-05-26 | 삼성전자 주식회사 | 반도체 소자의 패턴 형성 방법 |
| KR102611433B1 (ko) * | 2018-11-14 | 2023-12-08 | 삼성전자주식회사 | 자기 기억 소자 |
| CN111354849B (zh) * | 2018-12-24 | 2023-06-30 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN111384234B (zh) * | 2018-12-27 | 2023-07-04 | 联华电子股份有限公司 | 磁阻式随机存取存储器的布局图案 |
| CN112635659B (zh) * | 2019-10-09 | 2023-03-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6153443A (en) * | 1998-12-21 | 2000-11-28 | Motorola, Inc. | Method of fabricating a magnetic random access memory |
| US6165803A (en) * | 1999-05-17 | 2000-12-26 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
| JP2002208682A (ja) | 2001-01-12 | 2002-07-26 | Hitachi Ltd | 磁気半導体記憶装置及びその製造方法 |
| US6783994B2 (en) | 2002-04-26 | 2004-08-31 | Freescale Semiconductor, Inc. | Method of fabricating a self-aligned magnetic tunneling junction and via contact |
| KR100499175B1 (ko) | 2003-09-01 | 2005-07-01 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| JP4560025B2 (ja) | 2006-09-29 | 2010-10-13 | 株式会社東芝 | 磁気ランダムアクセスメモリ及びその製造方法 |
| JP2008098365A (ja) | 2006-10-11 | 2008-04-24 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
| KR100791008B1 (ko) * | 2006-12-26 | 2008-01-04 | 삼성전자주식회사 | 서로 인접하는 셀들에 공유된 상변화 물질 패턴을 구비하는상변화 메모리 소자 및 이를 구비하는 전자제품 |
| KR100800911B1 (ko) * | 2006-12-28 | 2008-02-04 | 동부일렉트로닉스 주식회사 | 상변화 메모리소자의 제조방법 |
| KR100900202B1 (ko) * | 2007-07-31 | 2009-06-02 | 삼성전자주식회사 | 쇼트키 다이오드를 구비하는 상변화 메모리 소자 및 그의제조방법 |
| KR101069284B1 (ko) * | 2008-09-30 | 2011-10-04 | 주식회사 하이닉스반도체 | 상변화 기억 소자의 제조방법 |
| US7884433B2 (en) | 2008-10-31 | 2011-02-08 | Magic Technologies, Inc. | High density spin-transfer torque MRAM process |
| US8455267B2 (en) | 2009-05-14 | 2013-06-04 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
| US8227351B2 (en) | 2010-03-22 | 2012-07-24 | Qualcomm Incorporated | Fabrication of magnetic tunnel junction (MTJ) devices with reduced surface roughness for magnetic random access memory (MRAM) |
| JP2011233835A (ja) | 2010-04-30 | 2011-11-17 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JP2012156167A (ja) * | 2011-01-21 | 2012-08-16 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
| KR102101407B1 (ko) * | 2013-03-14 | 2020-04-16 | 삼성전자주식회사 | 자기 저항 메모리 장치 및 그 제조 방법 |
-
2013
- 2013-03-14 KR KR1020130027037A patent/KR101713871B1/ko active IP Right Grant
-
2014
- 2014-03-13 US US14/208,912 patent/US9337418B2/en active Active
- 2014-03-14 CN CN201410095518.8A patent/CN104051613B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20140273287A1 (en) | 2014-09-18 |
| CN104051613A (zh) | 2014-09-17 |
| KR20140112682A (ko) | 2014-09-24 |
| KR101713871B1 (ko) | 2017-03-09 |
| US9337418B2 (en) | 2016-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104051613B (zh) | 磁阻型随机存取存储器器件及其制造方法 | |
| US11462679B2 (en) | Magnetoresistive random access memory device and method of manufacturing the same | |
| CN104051609B (zh) | 磁阻随机存取存储器器件及其制造方法 | |
| JP6146992B2 (ja) | ３次元半導体装置 | |
| US7622307B2 (en) | Semiconductor devices having a planarized insulating layer and methods of forming the same | |
| CN110391248A (zh) | 垂直存储器装置及其制造方法 | |
| KR102575405B1 (ko) | 자기 저항 메모리 소자 및 그 제조 방법 | |
| CN107706179A (zh) | 半导体存储器件 | |
| KR102175471B1 (ko) | 자기 저항 메모리 장치 및 그 제조 방법 | |
| KR102222799B1 (ko) | 자기 저항 메모리 소자 및 그 제조 방법 | |
| US10008539B2 (en) | Magnetoresistive random access memory device and method of manufacturing the same | |
| KR20150015920A (ko) | 자기 메모리 장치 및 그 제조 방법 | |
| US20140054674A1 (en) | Nonvolatile memory device and method for fabricating the same | |
| US20150188037A1 (en) | Magnetoresistive random access memory devices and methods of manufacturing the same | |
| KR102654937B1 (ko) | 자기 저항 메모리 장치 및 그 제조 방법 | |
| US20150207064A1 (en) | Methods of manufacturing magnetoresistive random access memory devices | |
| KR102237706B1 (ko) | 자기 메모리 장치 | |
| US10109676B2 (en) | MTJ structures including magnetism induction pattern and magnetoresistive random access memory devices including the same | |
| US20150035024A1 (en) | Transistor and method of manufacturing the same | |
| CN105789208A (zh) | 存储元件及其制造方法 | |
| TW202416510A (zh) | 半導體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |