TW202416510A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202416510A
TW202416510A TW112118215A TW112118215A TW202416510A TW 202416510 A TW202416510 A TW 202416510A TW 112118215 A TW112118215 A TW 112118215A TW 112118215 A TW112118215 A TW 112118215A TW 202416510 A TW202416510 A TW 202416510A
Authority
TW
Taiwan
Prior art keywords
pattern
bit line
contact
active pattern
disposed
Prior art date
Application number
TW112118215A
Other languages
English (en)
Inventor
金恩靚
金恩娥
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202416510A publication Critical patent/TW202416510A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明提供一種半導體裝置，包含：主動圖案，安置於基底上且分別包含中心部分；位元線，在主動圖案的中心部分上在第一方向上延伸；字元線，在與第一方向相交的第二方向上與主動圖案相交；柵欄圖案，安置於在字元線上彼此鄰接的位元線之間；接觸溝渠區域，在與第一方向及第二方向相交的第三方向上與主動圖案及字元線相交；以及位元線接觸件及填充絕緣圖案，在接觸溝渠區域中在第三方向上交替地配置。第一方向至第三方向平行於基底的底部表面。填充絕緣圖案分別安置於字元線與柵欄圖案之間。

Description

半導體裝置
本揭露內容是關於一種半導體裝置，且更特定言之，是關於一種半導體記憶體裝置及製造其的方法。 [相關申請案的交叉參考]
本專利申請案主張2022年10月5日在韓國智慧財產局申請的韓國專利申請案第10-2022-0127008號的優先權，所述韓國專利申請案的全部內容特此以引用的方式併入。
半導體裝置由於其小尺寸、多功能特性及/或低製造成本而廣泛地用於電子工業中。半導體裝置可分類為用於儲存邏輯資料的半導體記憶體裝置、用於處理邏輯資料的半導體邏輯裝置以及具有半導體記憶體裝置的功能及半導體邏輯裝置的功能兩者的混合半導體裝置中的任一者。
為了滿足包含半導體裝置的電子裝置的特性（例如，高速及/或低功耗），需要高速且低電壓半導體裝置。半導體裝置已高度整合以滿足此等需求。然而，隨著半導體裝置的高整合密度，用於產生半導體裝置的製造製程的難度亦增加。因此，已對用於改良半導體裝置的生產率的技術進行各種研究。
在態樣中，一種半導體裝置可包含：主動圖案，安置於基底上且分別包含中心部分；位元線，在主動圖案的中心部分上在第一方向上延伸；字元線，在與第一方向相交的第二方向上與主動圖案相交；柵欄圖案，安置於字元線上彼此鄰接的位元線之間；接觸溝渠區域，在與第一方向及第二方向相交的第三方向上與主動圖案及字元線相交；以及位元線接觸件及填充絕緣圖案，在接觸溝渠區域中在第三方向上交替地配置。第一方向至第三方向可平行於基底的底部表面。填充絕緣圖案可分別安置於字元線與柵欄圖案之間。
在態樣中，一種半導體裝置可包含：主動圖案，安置於基底上且包含中心部分；位元線，在主動圖案的中心部分上在第一方向上延伸；一對字元線，在與第一方向相交的第二方向上與主動圖案相交，其中主動圖案的中心部分插入所述一對字元線之間；接觸溝渠區域，在與第一方向及第二方向相交的第三方向上與主動圖案及字元線相交；位元線接觸件，在接觸溝渠區域中安置於主動圖案的中心部分與位元線之間；以及一對填充絕緣圖案，分別安置於接觸溝渠區域中的一對字元線上。第一方向至第三方向可平行於基底的底部表面。位元線接觸件可覆蓋主動圖案的中心部分的頂部表面的部分，且一對填充絕緣圖案可覆蓋主動圖案的中心部分的頂部表面的其他部分。
在態樣中，一種半導體裝置可包含：主動圖案，安置於基底上且分別包含中心部分；位元線，分別在主動圖案的中心部分上在第一方向上延伸；字元線，在與第一方向相交的第二方向上與主動圖案相交；接觸溝渠區域，在與第一方向及第二方向相交的第三方向上與主動圖案及字元線相交；以及位元線接觸件及填充絕緣圖案，在接觸溝渠區域中在第三方向上交替地配置。第一方向至第三方向可平行於基底的底部表面。填充絕緣圖案中的各者在第三方向上可與字元線中的對應一者相交。
現將參考隨附圖式更充分地描述例示性實施例。
圖1為示出根據一些實施例的半導體裝置的方塊圖。
參考圖1，半導體裝置（例如，半導體記憶體裝置）可包含單元區塊CB及在平面視圖中環繞單元區塊CB中的各者的周邊區塊PB。單元區塊CB中的各者可包含單元電路，諸如記憶體積體電路。周邊區塊PB可包含操作單元電路所需的各種周邊電路，且周邊電路可電連接至單元電路。
周邊區塊PB可包含感測放大器電路SA及子字元線驅動器電路SWD。舉例而言，感測放大器電路SA可藉由插入其間的單元區塊CB面向彼此，且子字元線驅動器電路SWD可藉由插入其間的單元區塊CB面向彼此。周邊區塊PB可更包含用於驅動感測放大器的電源電路及接地驅動器電路。
圖2A為對應於圖1的部分『P1』的平面視圖以示出根據一些實施例的半導體裝置。圖2B為圖2A的主動圖案的放大視圖。圖3A至圖3C分別為沿圖2A的線A-A'、線B-B'以及線C-C'截取的橫截面視圖。
參看圖2A至圖3C，可提供基底100。基底100可為半導體基底，諸如矽基底、鍺基底或矽-鍺基底。
裝置隔離圖案120可安置於基底100中且可界定主動圖案ACT。主動圖案ACT可在彼此相交（例如，垂直）的第一方向D1及第二方向D2上彼此間隔開。第一方向D1及第二方向D2可平行於基底100的底部表面。
主動圖案ACT可具有彼此分離的島形狀。主動圖案ACT中的各者可具有在第四方向D4上較長的條形狀。第四方向D4可平行於基底100的底部表面，且可與第一方向D1及第二方向D2相交。當以平面視圖查看時，主動圖案ACT可為基底100的由裝置隔離圖案120環繞的部分。主動圖案ACT可具有在垂直於基底100的底部表面的第六方向D6上突起的形狀。裝置隔離圖案120可包含絕緣材料，諸如氧化矽、氮化矽或其組合。在本說明書中，術語『A或B』、『A及B中的至少一者』、『A或B中至少一者』、『A、B或C』、『A、B以及C中的至少一者』或『A、B或C中的至少一者』可包含相關所列項目中的一或多者的任何及所有組合。
主動圖案ACT中的各者可包含一對邊緣部分111及邊緣部分112以及中心部分113。一對邊緣部分111及邊緣部分112可包含第一邊緣部分111及第二邊緣部分112。第一邊緣部分111可為主動圖案ACT在第四方向D4上的端部分。第二邊緣部分112可為主動圖案ACT在第四方向D4上的另一端部分。中心部分113可為安置於一對邊緣部分111與邊緣部分112之間的主動圖案ACT的部分且可為安置於稍後將描述的一對字元線WL之間的主動圖案ACT的部分。邊緣部分111及邊緣部分112的頂部表面111a及頂部表面112a中的各者可位於比中心部分113的頂部表面113a更高的高度處。邊緣部分111及邊緣部分112以及中心部分113可摻雜有摻雜劑（例如，n型或p型摻雜劑）。
字元線WL可設置於主動圖案ACT中。字元線WL可設置為多個。字元線WL可在第二方向D2上延伸且可在第一方向D1上彼此間隔開。字元線WL可安置於設置於主動圖案ACT及裝置隔離圖案120中的溝渠中。舉例而言，在第一方向D1上彼此鄰接的一對字元線WL可與主動圖案ACT中的各者相交。
字元線WL中的各者可包含閘極電極GE、閘極介電圖案GI以及閘極封蓋圖案GC。閘極電極GE可在第二方向D2上穿透主動圖案ACT及裝置隔離圖案120。閘極介電圖案GI可安置於閘極電極GE與主動圖案ACT之間及閘極電極GE與裝置隔離圖案120之間。閘極封蓋圖案GC可安置於閘極電極GE上以覆蓋閘極電極GE的頂部表面。
接觸溝渠區域CTR可在第三方向D3上與主動圖案、裝置隔離圖案120以及字元線WL（例如，字元線WL的閘極封蓋圖案GC）相交。第三方向D3可平行於基底100的底部表面，且可與第一方向D1、第二方向D2以及第四方向D4相交。舉例而言，第一方向D1與第三方向D3之間的角度可等於或大於30度且等於或小於60度。接觸溝渠區域CTR的內部表面可暴露主動圖案ACT的中心部分113的頂部表面113a、裝置隔離圖案120以及字元線WL（例如，字元線WL的閘極封蓋圖案GC）。
接觸溝渠區域CTR可設置為多個。接觸溝渠區域CTR中的各者可在配置成行的中心部分113上在第三方向D3上延伸。此處，配置成行的中心部分113可定義為主動圖案ACT的中心部分113當中在第三方向D3上依序配置成行的中心部分113。配置成行的中心部分113的頂部表面113a可在接觸溝渠區域CTR的底部處暴露。舉例而言，配置成行的中心部分113的頂部表面113a可由接觸溝渠區域CTR完全暴露。接觸溝渠區域CTR可不暴露主動圖案ACT的邊緣部分111及邊緣部分112的頂部表面111a及頂部表面112a。接觸溝渠區域CTR在第五方向D5上的寬度W1可為30奈米或小於30奈米。接觸溝渠區域CTR在第五方向D5上的間距PT1可為80奈米或小於80奈米。此處，間距PT1可定義為接觸溝渠區域CTR在第五方向D5上重複的最小距離。
緩衝圖案210可安置於基底100上。緩衝圖案210可覆蓋主動圖案ACT的部分、裝置隔離圖案120的部分以及字元線WL的部分。舉例而言，緩衝圖案210可包含氧化矽、氮化矽、氮氧化矽中的至少一者或其任何組合。
位元線BL可設置於裝置隔離圖案120及主動圖案ACT上。位元線BL可設置為多個。位元線BL可在第一方向D1上延伸且可在第二方向D2上彼此間隔開。位元線BL可包含金屬材料。舉例而言，位元線BL中的各者可在配置在第一方向D1上的主動圖案ACT的中心部分113上在第一方向D1上延伸。舉例而言，位元線BL可包含鎢、銣、鉬、鈦中的至少一者或其任何組合。
位元線接觸件DC可設置於主動圖案ACT中的各者上且可設置為多個。位元線接觸件DC可分別連接至主動圖案ACT的中心部分113上。位元線接觸件DC可在第一方向D1及第二方向D2上彼此間隔開。位元線接觸件DC中的各者可安置於主動圖案ACT的中心部分113與位元線BL之間。位元線接觸件DC可將位元線BL中的對應一者電連接至中心部分113中的對應一者。位元線接觸件DC可包含摻雜有摻雜劑的多晶矽、未摻雜的多晶矽、金屬材料中的至少一者或其任何組合。
配置成行的位元線接觸件DC可安置於接觸溝渠區域CTR中且可部分地填充接觸溝渠區域CTR。此處，配置成行的位元線接觸件DC可定義為位元線接觸件DC當中在第三方向D3上依序配置成行的位元線接觸件DC。配置成行的位元線接觸件DC可位於配置成行的中心部分113上。
舉例而言，當以平面視圖查看時，位元線接觸件DC可具有平行四邊形形狀。位元線接觸件DC可包含第一側面DCs1、第二側面DCs2、第三側面DCs3以及第四側面DCs4。位元線接觸件DC的第一側面DCs1及第二側面DCs2可在第一方向D1上延伸且可彼此相對。位元線接觸件DC的第一側面DCs1及第二側面DCs2可分別與稍後將描述的填充絕緣圖案250接觸。位元線接觸件DC的第三側面DCs3及第四側面DCs4可在第三方向D3上自第一側面DCs1延伸至第二側面DCs2且可彼此相對。位元線接觸件DC的第三側面DCs3及第四側面DCs4可位於接觸溝渠區域CTR的內部側壁上。
填充絕緣圖案250可安置於配置成行的位元線接觸件DC的在第三方向D3上彼此鄰接的位元線接觸件DC之間。填充絕緣圖案250可設置為多個。配置成行的填充絕緣圖案250可安置於接觸溝渠區域CTR中且可填充接觸溝渠區域CTR以及配置成行的位元線接觸件DC。此處，配置成行的填充絕緣圖案250可定義為填充絕緣圖案250當中在第三方向D3上依序配置成行的填充絕緣圖案250。在接觸溝渠區域CTR中，位元線接觸件DC及填充絕緣圖案250可在第三方向D3上交替地配置。填充絕緣圖案250中的各者可在第三方向D3上延伸。
填充絕緣圖案250可與字元線WL相交。舉例而言，填充絕緣圖案250可在第三方向D3上與字元線WL相交。填充絕緣圖案250可與字元線WL（例如，字元線WL的閘極封蓋圖案GC）接觸。
舉例而言，當以平面視圖查看時，填充絕緣圖案250可具有平行四邊形形狀。舉例而言，填充絕緣圖案250可具有在第三方向D3上延伸的平行四邊形形狀。填充絕緣圖案250可包含第一側面251、第二側面252、第三側面253以及第四側面254。填充絕緣圖案250的第一側面251及第二側面252可在第一方向D1上延伸且可彼此相對。填充絕緣圖案250的第一側面251及第二側面252可分別與位元線接觸件DC接觸。填充絕緣圖案250的第三側面253及第四側面254可在第三方向D3上自第一側面251延伸至第二側面252且可彼此相對。填充絕緣圖案250的第三側面253及第四側面254可位於接觸溝渠區域CTR的內部側壁上。舉例而言，填充絕緣圖案250的第三側面253及第四側面254可分別與位元線接觸件DC的第三側面DCs3及第四側面DCs4對準。填充絕緣圖案250在第一方向D1上的寬度W2可實質上等於位元線接觸件DC在第一方向D1上的寬度W3。
作為實例，位元線接觸件DC可位於主動圖案ACT的中心部分113上，且一對填充絕緣圖案250可藉由插入其間的位元線接觸件DC在第三方向D3上彼此間隔開。舉例而言，一對填充絕緣圖案250中的一者可與位元線接觸件DC的第一側面DCs1接觸，且所述一對填充絕緣圖案中的另一者可與位元線接觸件DC的第二側面DCs2接觸。主動圖案ACT的中心部分113的頂部表面113a可由位元線接觸件DC及一對填充絕緣圖案250覆蓋。舉例而言，位元線接觸件DC可覆蓋主動圖案ACT的中心部分113的頂部表面113a的部分，且一對填充絕緣圖案250可覆蓋主動圖案ACT的中心部分113的頂部表面113a的其他部分。舉例而言，主動圖案ACT的中心部分113的頂部表面113a可完全由位元線接觸件DC及一對填充絕緣圖案250覆蓋。一對填充絕緣圖案250可分別安置於一對字元線WL上。
填充絕緣圖案250可不覆蓋主動圖案ACT的邊緣部分111及邊緣部分112的頂部表面111a及頂部表面112a。舉例而言，填充絕緣圖案250可與邊緣部分111及邊緣部分112間隔開。填充絕緣圖案250的底部表面250b可位於比主動圖案ACT的邊緣部分111及邊緣部分112的頂部表面111a及頂部表面112a更低的高度處。填充絕緣圖案250的底部表面250b可覆蓋主動圖案ACT的中心部分113的頂部表面113a。填充絕緣圖案250可由單個層或兩個或大於兩個層形成。舉例而言，填充絕緣圖案250可包含氮化矽、氧化矽中的至少一者或其任何組合。
多晶矽圖案310可安置於位元線BL與緩衝圖案210之間及在第一方向D1上彼此鄰接的位元線接觸件DC之間。舉例而言，多晶矽圖案310可與鄰接位元線接觸件DC接觸。多晶矽圖案310可設置為多個。多晶矽圖案310的頂部表面可位於與位元線接觸件DC的頂部表面實質上相同的高度處。多晶矽圖案310可包含多晶矽。
第一歐姆圖案320可設置於位元線BL與位元線接觸件DC之間及位元線BL與多晶矽圖案310之間。第一歐姆圖案320可在第一方向D1上沿位元線BL延伸且可在第二方向D2上彼此間隔開。第一歐姆圖案320可包含金屬矽化物。第一障壁圖案可安置於第一歐姆圖案320與位元線BL之間。第一障壁圖案可包含導電金屬氮化物，諸如氮化鈦或氮化鉭。
位元線封蓋圖案350可設置於位元線BL的頂部表面上。位元線封蓋圖案350可設置為多個。位元線封蓋圖案350可在第一方向D1上沿位元線BL延伸且可在第二方向D2上彼此間隔開。位元線封蓋圖案350可與位元線BL豎直交疊。位元線封蓋圖案350可由單個層或多個層形成。位元線封蓋圖案350可包含氮化矽。
位元線間隔件360可設置於位元線BL的側壁及位元線封蓋圖案350的側壁上。位元線間隔件360可覆蓋位元線BL的側壁及位元線封蓋圖案350的側壁。位元線間隔件360可設置為多個。舉例而言，位元線間隔件360可延伸至位元線接觸件DC的第一側面DCs1及第二側面DCs2的上部部分上。
位元線間隔件360可包含多個間隔件。舉例而言，位元線間隔件360可包含第一間隔件362、第二間隔件364以及第三間隔件366。第三間隔件366可設置於位元線BL的側壁及位元線封蓋圖案350的側壁上。第一間隔件362可安置於位元線BL與第三間隔件366之間及位元線封蓋圖案350與第三間隔件366之間。第二間隔件364可安置於第一間隔件362與第三間隔件366之間。舉例而言，第一間隔件362、第二間隔件364以及第三間隔件366中的各者可包含氮化矽、氧化矽、氮氧化矽中的至少一者或其任何組合。在一些實施例中，第二間隔件364可包含將第一間隔件362與第三間隔件366彼此分離的氣隙。
封蓋間隔件370可位於位元線間隔件360上。封蓋間隔件370可覆蓋位元線間隔件360的側壁的上部部分。舉例而言，封蓋間隔件370可包含氮化矽。
儲存節點接觸件BC可設置於彼此鄰接的位元線BL之間。儲存節點接觸件BC可設置為多個。儲存節點接觸件BC可在第一方向D1及第二方向D2上彼此間隔開。在第二方向D2上彼此鄰接的儲存節點接觸件BC可藉由插入其間的位元線BL彼此間隔開。在第一方向D1上彼此鄰接的儲存節點接觸件BC可藉由插入其間的柵欄圖案FN（稍後將描述）彼此間隔開。儲存節點接觸件BC中的各者可填充設置於主動圖案ACT的邊緣部分111及邊緣部分112中的對應一者上的凹陷區域且可連接至對應邊緣部分111或邊緣部分112。舉例而言，儲存節點接觸件BC可包含摻雜有摻雜劑的多晶矽、未摻雜的多晶矽、金屬材料中的至少一者或其任何組合。
柵欄圖案FN可設置於彼此鄰接的位元線BL之間。柵欄圖案FN可設置為多個。柵欄圖案FN可在第一方向D1及第二方向D2上彼此間隔開。在第二方向D2上彼此鄰接的柵欄圖案FN可藉由插入其間的位元線BL彼此間隔開。在第一方向D1上彼此鄰接的柵欄圖案FN可藉由插入其間的儲存節點接觸件BC彼此間隔開。
柵欄圖案FN可設置於字元線WL上。接觸溝渠區域CTR可在柵欄圖案FN與字元線WL之間在第三方向D3上延伸。填充絕緣圖案250可安置於柵欄圖案FN與字元線WL之間。填充絕緣圖案250可在柵欄圖案FN與字元線WL之間在第三方向D3上延伸。舉例而言，柵欄圖案FN可包含氮化矽。
第二障壁圖案410可共形地覆蓋位元線間隔件360、儲存節點接觸件BC以及柵欄圖案FN。第二障壁圖案410可包含導電金屬氮化物，諸如氮化鈦或氮化鉭。第二歐姆圖案可安置於第二障壁圖案410與儲存節點接觸件BC之間。第二歐姆圖案可包含金屬矽化物。
著陸襯墊LP可設置於儲存節點接觸件BC上。著陸襯墊LP可設置為多個，且著陸襯墊LP可在第一方向D1及第二方向D2上彼此間隔開。著陸襯墊LP中的各者可連接至儲存節點接觸件BC中的對應一者。著陸襯墊LP可覆蓋位元線封蓋圖案350的頂部表面。著陸襯墊LP的下部部分可與儲存節點接觸件BC豎直交疊。著陸襯墊LP的上部部分可在第二方向D2上自下部部分移位。著陸襯墊LP可包含金屬材料，諸如鎢、鈦或鉭。
當以平面視圖查看時，填充圖案440可環繞著陸襯墊LP。填充圖案440可安置於彼此鄰接的著陸襯墊LP之間。當以平面視圖查看時，填充圖案440可具有包含由著陸襯墊LP穿透的孔的網格形狀。舉例而言，填充圖案440可包含氮化矽、氧化矽、氮氧化矽中的至少一者或其任何組合。在一些實施中，填充圖案440可包含空白空間（亦即，氣隙），所述空白空間包含空氣。
資料儲存圖案DSP可設置於著陸襯墊LP上。資料儲存圖案DSP可設置為多個，且資料儲存圖案DSP可在第一方向D1及第二方向D2上彼此間隔開。資料儲存圖案DSP中的各者可經由著陸襯墊LP中的對應一者及儲存節點接觸件BC中的對應一者連接至邊緣部分111及邊緣部分112中的對應一者。
對於一些實例，資料儲存圖案DSP可為包含下部電極、介電層以及上部電極的電容器。在此情況下，半導體裝置可為動態隨機存取記憶體（dynamic random access memory；DRAM）裝置。對於某些實例，資料儲存圖案DSP可包含磁穿隧接面圖案。在此情況下，半導體裝置可為磁性隨機存取記憶體（magnetic random access memory；MRAM）裝置。對於某些實例，資料儲存圖案DSP可包含相變材料或可變電阻材料。在此情況下，半導體裝置可為相變隨機存取記憶體（phase-change random access memory；PRAM）裝置或電阻式隨機存取記憶體（resistive random access memory；ReRAM）裝置。在某些實施例中，資料儲存圖案DSP可包含能夠儲存資料的其他各種結構及/或材料中的至少一者。
圖4A為對應於圖1的部分『P1』的平面視圖以示出根據一些實施例的半導體裝置。圖4B為圖4A的主動圖案的放大視圖。圖5及圖6為沿著圖4A的線B-B'截取的橫截面視圖。出於易於及方便解釋的目的，將省略對如上文所提及的相同特徵的描述。
參考圖4A至圖6，接觸溝渠區域CTR的部分可定義為分離區域SR。分離區域SR可為界定於位元線接觸件DC與位元線BL下方的字元線WL之間的接觸溝渠區域CTR的區域。分離區域SR可安置於位元線接觸件DC與多晶矽圖案310之間且可將位元線接觸件DC與多晶矽圖案310彼此分離。位元線接觸件DC在第一方向D1上的寬度W3可小於填充絕緣圖案250在第一方向D1上的寬度W2。
分離圖案SP可設置於分離區域SR中。分離圖案SP可設置於位元線接觸件DC與字元線WL之間及位元線接觸件DC與多晶矽圖案310之間。舉例而言，分離圖案SP可填充分離區域SR。在一些實施中，分離圖案SP可包含分離區域SR中的空白空間（亦即，氣隙）。分離圖案SP可包含與填充絕緣圖案250相同的材料、與稍後將描述的犧牲間隔件SS相同的材料（例如，氮化矽）、氣隙中的至少一者或其任何組合。
分離圖案SP可與位元線接觸件DC的第三側面DCs3或第四側面DCs4接觸。分離圖案SP可與填充絕緣圖案250的第一側面251或第二側面252接觸。分離圖案SP的側面可在第三方向D3上延伸且可與填充絕緣圖案250的第三側面253或第四側面254對準。
在一些實施例中，如圖5中所繪示，分離圖案SP的頂部表面的至少一部分可不由第一歐姆圖案320覆蓋。因此，多個第一歐姆圖案320可在第一方向D1上彼此間隔開。
在某些實施例中，如圖6中所繪示，第一歐姆圖案320可覆蓋分離圖案SP的頂部表面。第一歐姆圖案320可延伸至位元線接觸件DC的頂部表面及多晶矽圖案310的頂部表面上。
圖7至圖16B為示出製造根據一些實施例的半導體裝置的方法的視圖。更特定而言，圖7、圖9、圖11、圖13以及圖15為對應於圖1的部分『P1』的平面視圖以示出製造根據一些實施例的半導體裝置的方法。圖8A、圖10A、圖12A、圖14A以及圖16A分別為對應於圖7、圖9、圖11、圖13以及圖15的線A-A'的橫截面視圖。圖8B、圖10B、圖12B以及圖14B分別為對應於圖7、圖9、圖11以及圖13的線B-B'的橫截面視圖。圖8C、圖10C、圖12C、圖14C以及圖16B分別為對應於圖7、圖9、圖11、圖13以及圖15的線C-C'的橫截面視圖。
在下文中，將參考圖7至圖16B描述製造參考圖2A至圖3C所描述的半導體裝置的方法。出於易於及方便解釋的目的，將不重複對如上文所提及的相同特徵的描述。
參考圖7及圖8A至圖8C，裝置隔離圖案120及主動圖案ACT可形成於基底100中。裝置隔離圖案120及主動圖案ACT的形成可包含藉由圖案化製程在基底100中形成凹槽，及藉由用絕緣材料填充凹槽來形成裝置隔離圖案120。主動圖案ACT可包含基底100中未形成凹槽的部分。
字元線WL可形成於溝渠中，所述溝渠形成於基底100的上部部分中。字元線WL的形成可包含：在主動圖案ACT及裝置隔離圖案120上形成遮罩圖案；使用遮罩圖案作為蝕刻遮罩來執行異向性蝕刻製程以形成溝渠；以及用字元線WL填充溝渠。字元線WL可在第一方向D1上彼此間隔開且可在主動圖案ACT中在第二方向D2上延伸。舉例而言，用字元線WL填充溝渠可包含：在溝渠中的各者的內部表面上共形地沈積閘極介電圖案GI；用導電層填充溝渠；藉由對導電層執行回蝕製程及/或研磨製程以在溝渠中的各者中形成閘極電極GE；以及在閘極電極GE上形成填充溝渠中的各者的剩餘區域的閘極封蓋圖案GC。一對字元線WL可與主動圖案ACT相交。主動圖案ACT的中心部分113可界定於一對字元線WL之間。主動圖案ACT的藉由插入其間的一對字元線WL分別與中心部分113間隔開的其他部分可定義為邊緣部分111及邊緣部分112。
第一緩衝層210La及第一多晶矽層310La可依序形成於基底100上。第一緩衝層210La及第一多晶矽層310La可覆蓋主動圖案ACT的頂部表面、裝置隔離圖案120的頂部表面以及字元線WL的頂部表面。
接觸遮罩圖案CM可形成於第一多晶矽層310La上。接觸遮罩圖案CM可包含在第三方向D3上延伸的多個線圖案及在線圖案之間在第三方向D3上延伸的遮罩溝渠區域MTR。遮罩溝渠區域MTR中的各者可在配置成行的中心部分113上在第三方向D3上延伸。
參考圖9及圖10A至圖10C，接觸溝渠區域CTR可形成為與配置成行的中心部分113相交。接觸溝渠區域CTR的形成可包含使用接觸遮罩圖案CM作為蝕刻遮罩來執行異向性蝕刻製程。接觸溝渠區域CTR可暴露中心部分113的頂部表面113a、字元線WL的上部部分以及裝置隔離圖案120的上部部分。在異向性蝕刻製程之後，可降低中心部分113的頂部表面113a，且中心部分113的頂部表面113a的至少一部分可由接觸溝渠區域CTR暴露。邊緣部分111及邊緣部分112的頂部表面111a及頂部表面112a可不由接觸溝渠區域CTR暴露。第二緩衝層210Lb及第二多晶矽層310Lb可分別藉由異向性蝕刻製程由第一緩衝層210La及第一多晶矽層310La形成。
舉例而言，接觸溝渠區域CTR的形成可更包含在異向性蝕刻製程之後執行等向性蝕刻製程。接觸溝渠區域CTR在第五方向D5上的寬度W1可藉由等向性蝕刻製程進一步增加。因此，中心部分113的頂部表面113a可由接觸溝渠區域CTR完全暴露。在一些實施例中，可不執行等向性蝕刻製程。接觸溝渠區域CTR在第五方向D5上的間距PT1可為80奈米或小於80奈米。
當接觸溝渠區域CTR形成為具有如本文中所提及的線形狀時，可改良半導體裝置的生產率。更特定而言，當執行用於暴露微型化的半導體裝置的主動圖案ACT的中心部分113的暴露製程及蝕刻製程時，在長度方向上延伸長的線形狀的圖案化可比具有窄面積的點形狀的圖案化更容易。當形成具有線形狀的接觸溝渠區域CTR時，可有效地暴露中心部分113。因此，可減小或最小化半導體裝置的故障。另外，當製造具有相同特徵尺寸的半導體裝置時，點形狀的圖案化可需要光蝕刻光蝕刻（photo-etch-photo-etch；PEPE）製程或EUV製程以暴露主動圖案的中心部分。在一些實施中，可在無上述製程的情況下圖案化線形狀。因此，可改良半導體裝置的生產率。
參考圖11及圖12A至圖12C，位元線接觸線DCL可形成以分別填充接觸溝渠區域CTR。位元線接觸線DCL的形成可包含形成覆蓋基底100的整個頂部表面且填充接觸溝渠區域CTR的位元線接觸層；以及移除位元線接觸層的上部部分以暴露第二多晶矽層310Lb的頂部表面。可移除位元線接觸層的上部部分。因此，可將位元線接觸層劃分為位元線接觸線DCL。
此後，位元線層BLL、位元線封蓋層350L以及位元線遮罩圖案BM可依序形成於基底100的整個頂部表面上。位元線遮罩圖案BM可包含在第一方向D1上延伸的多個線圖案且在第二方向D2上彼此間隔開。第一歐姆層320L可進一步形成於位元線層BLL與位元線接觸線DCL之間及位元線層BLL與第二多晶矽層310Lb之間。
參考圖13及圖14A至圖14C，可形成位元線封蓋圖案350、位元線BL、第一歐姆圖案320、位元線接觸件DC以及多晶矽圖案310。可藉由使用位元線遮罩圖案BM作為蝕刻遮罩分別蝕刻位元線封蓋層350L、位元線層BLL、第一歐姆層320L、位元線接觸線DCL以及第二多晶矽層310Lb來形成位元線封蓋圖案350、位元線BL、第一歐姆圖案320、位元線接觸件DC以及多晶矽圖案310。
可藉由蝕刻製程再次暴露接觸溝渠區域CTR的內部的部分。中心部分113的頂部表面113a的不由位元線接觸件DC覆蓋的部分可藉由接觸溝渠區域CTR暴露於外部。邊緣部分111及邊緣部分112的頂部表面111a及頂部表面112a可不由接觸溝渠區域CTR暴露。
參考圖15、圖16A以及圖16B，填充絕緣圖案250可形成以填充接觸溝渠區域CTR的暴露的內部。填充絕緣圖案250的形成可包含：形成填充絕緣層；填充接觸溝渠區域CTR的暴露的內部；覆蓋位元線BL的側壁及第二緩衝層210Lb；以及移除覆蓋位元線BL的側壁及第二緩衝層210Lb的填充絕緣層。舉例而言，填充絕緣層可共形地覆蓋位元線BL的側壁。由於移除了覆蓋位元線BL的側壁及第二緩衝層210Lb的填充絕緣層（亦即，移除了填充絕緣層的上部部分），因此可將填充絕緣層劃分為填充絕緣圖案250。
在一些實施例中，填充絕緣圖案250可由兩個或大於兩個層形成。在此情況下，填充絕緣層可包含絕緣層的第一填充及絕緣層的第二填充。作為實例，在形成第一填充的絕緣層及第二填充的絕緣層之後，可一起移除第一填充的絕緣層及第二填充的絕緣層的上部部分。
再次參考圖2A至圖3C，位元線間隔件360可形成以覆蓋位元線BL的側壁及位元線封蓋圖案350的側壁。位元線間隔件360的形成可包含依序形成共形地覆蓋位元線BL的側壁及位元線封蓋圖案350的側壁的第一間隔件362、第二間隔件364以及第三間隔件366。
儲存節點接觸件BC及柵欄圖案FN可形成在彼此鄰接的位元線BL之間。儲存節點接觸件BC及柵欄圖案FN可在第二方向D2上交替地配置。儲存節點接觸件BC中的各者可填充設置於主動圖案ACT的邊緣部分111及邊緣部分112中的對應一者上的凹陷區域且可連接至對應邊緣部分111或邊緣部分112。柵欄圖案FN可形成於字元線WL上。
在一些實施例中，儲存節點接觸件BC及柵欄圖案FN的形成可包含：形成儲存節點接觸線，所述儲存節點接觸線中的各者填充鄰接位元線BL之間的空間且在第一方向D1上延伸；藉由移除字元線WL上的儲存節點接觸線的部分來形成初級儲存節點接觸件；在所移除區域中形成柵欄圖案FN；以及藉由移除初級儲存節點接觸件的上部部分來形成儲存節點接觸件BC。儲存節點接觸件BC可為未移除的初級儲存節點接觸件的下部部分。
在一些實施例中，儲存節點接觸件BC及柵欄圖案FN的形成可包含：形成柵欄線，所述柵欄線中的各者填充鄰接位元線BL之間的空間且在第一方向D1上延伸；藉由移除主動圖案ACT的邊緣部分111及邊緣部分112上的柵欄線的部分來形成柵欄圖案FN；以及在所移除區域中形成儲存節點接觸件BC。
在形成儲存節點接觸件BC的製程中，可移除位元線間隔件360的上部部分的部分。因此，封蓋間隔件370可進一步形成於移除位元線間隔件360的部分的位置處。此後，第二障壁圖案410可形成以共形地覆蓋位元線間隔件360、封蓋間隔件370以及儲存節點接觸件BC。
著陸襯墊LP可形成於儲存節點接觸件BC上。著陸襯墊LP的形成可包含：依序形成覆蓋儲存節點接觸件BC的頂部表面的著陸襯墊層及遮罩圖案，及使用遮罩圖案作為蝕刻遮罩藉由異向性蝕刻製程將著陸襯墊層劃分為多個著陸襯墊LP。第二障壁圖案410的部分、位元線間隔件360的部分以及位元線封蓋圖案350的部分可藉由異向性蝕刻製程來進一步蝕刻，且因此可暴露於外部。
在一些實施例中，第二間隔件364可由著陸襯墊層的異向性蝕刻製程暴露。可經由第二間隔件364的暴露部分進一步對第二間隔件364執行蝕刻製程，使得第二間隔件364隨後可包含氣隙。
此後，填充圖案440可形成以覆蓋暴露部分且在平面視圖中環繞著陸襯墊LP中的各者。資料儲存圖案DSP可形成於著陸襯墊LP中的各者上。
圖17至圖24B為示出製造根據一些實施例的半導體裝置的方法的視圖。更特定而言，圖17、圖19、圖21以及圖23為對應於圖1的部分『P1』的平面視圖以示出製造根據一些實施例的半導體裝置的方法。圖18A、圖20A、圖22A以及圖24A分別為對應於圖17、圖19、圖21以及圖23的線A-A'的橫截面視圖。圖18B、圖20B、圖22B以及圖24B分別為對應於圖17、圖19、圖21以及圖23的線B-B'的橫截面視圖。
在下文中，將參考圖17至圖24B描述製造參考圖4A至圖6所描述的半導體裝置的方法。出於易於及方便解釋的目的，將不重複對如上文所提及的相同特徵的描述。
參考圖17、圖18A以及圖18B，在參考圖9至圖10C所描述的接觸溝渠區域CTR的形成之後，犧牲間隔件SS可形成於接觸溝渠區域CTR的內部側壁上。犧牲間隔件SS的形成可包含：在基底100的整個頂部表面上形成共形地覆蓋接觸溝渠區域CTR的內部表面的犧牲間隔件層，及藉由移除犧牲間隔件層的部分來將犧牲間隔件層劃分為犧牲間隔件SS。兩個犧牲間隔件SS可分別形成於接觸溝渠區域CTR中的各者的兩個內部側壁上。犧牲間隔件SS可沿接觸溝渠區域CTR的內部側壁在第三方向D3上延伸。犧牲間隔件SS可包含相對於位元線接觸件DC具有蝕刻選擇性的材料。舉例而言，犧牲間隔件SS可包含氮化矽、氧化矽中的至少一者或其任何組合。
位元線接觸線DCL可形成以填充接觸溝渠區域CTR的剩餘部分，且可依序形成圖11至圖12C的位元線層BLL、位元線封蓋層350L以及位元線遮罩圖案BM。位元線接觸線DCL可藉由犧牲間隔件SS而與第二多晶矽層310Lb間隔開。此後，可使用蝕刻製程來形成位元線封蓋圖案350、位元線BL以及第一歐姆圖案320。可執行蝕刻製程以暴露位元線接觸線DCL的頂部表面、第二多晶矽層310Lb的頂部表面以及犧牲間隔件SS的頂部表面。
參考圖19、圖20A以及圖20B，可移除犧牲間隔件SS。藉由移除犧牲間隔件SS，側面溝渠區域STR可形成於接觸溝渠區域CTR中。側面溝渠區域STR可為由接觸溝渠區域CTR的內部側壁及位元線接觸線DCL的側壁界定的區域且可形成於犧牲間隔件SS所在的區域中。舉例而言，側面溝渠區域STR可在第三方向D3上延伸。犧牲間隔件SS的移除可包含對犧牲間隔件SS執行等向性或異向性蝕刻製程。
在一些實施例中，可藉由犧牲間隔件SS的移除製程完全移除犧牲間隔件SS。在某些實施例中，可藉由犧牲間隔件SS的移除製程移除犧牲間隔件SS的部分，且可保留而非移除犧牲間隔件SS的另一部分。舉例而言，犧牲間隔件SS的另一部分可不移除但可保留在位元線BL下方。
參考圖21、圖22A以及圖22B，可形成位元線接觸件DC及多晶矽圖案310。位元線接觸件DC的形成可包含蝕刻位元線接觸線DCL。此時，側面溝渠區域STR可設置為位元線接觸線DCL的蝕刻路徑，且因此可容易地蝕刻位元線接觸線DCL。特定而言，當以平面視圖查看時，可在接觸溝渠區域CTR與位元線BL形成銳角的拐角中容易地移除位元線接觸線DCL。因此，可防止在位元線接觸線DCL的部分將保留在拐角中的情況下可發生的電短路。因此，可改良半導體裝置的電特性及可靠性。
參考圖23、圖24A以及圖24B，可形成填充接觸溝渠區域CTR的填充絕緣圖案250。此時，界定於位元線接觸件DC與位元線BL下方的字元線WL之間的接觸溝渠區域CTR的區域可定義為分離區域SR。
分離圖案SP可設置於分離區域SR中。在一些實施例中，分離圖案SP可包含犧牲間隔件SS的剩餘部分，所述剩餘部分在參考圖19至圖20B所描述的犧牲間隔件SS的移除製程中未移除。在某些實施例中，分離圖案SP可為填充絕緣圖案250的部分，所述部分在形成填充絕緣圖案250時形成於分離區域SR中。在某些實施例中，分離圖案SP可包含氣隙。舉例而言，氣隙可為由填充絕緣圖案250及/或犧牲間隔件SS環繞的空白空間。
根據實施例，可形成具有線形狀的接觸溝渠區域。因此，可在製造半導體裝置時減小或最小化製程故障，且可改良半導體裝置的生產率。
另外，可在移除位元線接觸線的製程中容易地執行蝕刻，且因此可防止可由位元線接觸線的剩餘部分引起的電短路。因此，可改良半導體裝置的電特性及可靠性。
藉助於概述及綜述，實施例可提供一種具有改良生產率的半導體裝置。實施例亦可提供一種具有改良電特性及可靠性的半導體裝置。
本文中已揭露示例實施例，且儘管採用特定術語，但僅以一般及描述性意義而非出於限制目的來使用及解釋所述示例實施例。因此，所屬領域中具通常知識者將理解，可在不脫離如以下申請專利範圍中闡述的本發明的精神及範疇的情況下，對形式及細節作出各種改變。
100:基底 111:第一邊緣部分 111a、112a、113a:頂部表面 112:第二邊緣部分 113:中心部分 120:裝置隔離圖案 210:緩衝圖案 210La:第一緩衝層 210Lb:第二緩衝層 250:填充絕緣圖案 250b:底部表面 251、DCs1:第一側面 252、DCs2:第二側面 253、DCs3:第三側面 254、DCs4:第四側面 310:多晶矽圖案 310La:第一多晶矽層 310Lb:第二多晶矽層 320:第一歐姆圖案 320L:第一歐姆層 350:位元線封蓋圖案 350L:位元線封蓋層 360:位元線間隔件 362:第一間隔件 364:第二間隔件 366:第三間隔件 370:封蓋間隔件 410:第二障壁圖案 440:填充圖案 A-A'、B-B'、C-C':線 ACT:主動圖案 BC:儲存節點接觸件 BL:位元線 BLL:位元線層 BM:位元線遮罩圖案 CB:單元區塊 CM:接觸遮罩圖案 CTR:接觸溝渠區域 D1:第一方向 D2:第二方向 D3:第三方向 D4:第四方向 D5:第五方向 D6:第六方向 DC:位元線接觸件 DCL:位元線接觸線 DSP:資料儲存圖案 FN:柵欄圖案 GC:閘極封蓋圖案 GE:閘極電極 GI:閘極介電圖案 LP:著陸襯墊 MTR:遮罩溝渠區域 P1:部分 PB:周邊區塊 PT1:間距 SA:感測放大器電路 SP:分離圖案 SR:分離區域 SS:犧牲間隔件 STR:側面溝渠區域 SWD:子字元線驅動器電路 W1、W2、W3:寬度 WL:字元線
藉由參考隨附圖式詳細描述例示性實施例，特徵將對於所屬技術領域中具有通常知識者變得顯而易見，在隨附圖式中： 圖1為示出根據一些實施例的半導體裝置的方塊圖。 圖2A為對應於圖1的部分『P1』的平面視圖以示出根據一些實施例的半導體裝置。 圖2B為圖2A的主動圖案的放大視圖。 圖3A至圖3C分別為沿圖2A的線A-A'、線B-B'以及線C-C'截取的橫截面視圖。 圖4A為對應於圖1的部分『P1』的平面視圖以示出根據一些實施例的半導體裝置。 圖4B為圖4A的主動圖案的放大視圖。 圖5及圖6為沿著圖4A的線B-B'截取的橫截面視圖。 圖7至圖16B為示出製造根據一些實施例的半導體裝置的方法的視圖。 圖17至圖24B為示出製造根據一些實施例的半導體裝置的方法的視圖。
120:裝置隔離圖案
250:填充絕緣圖案
360:位元線間隔件
A-A'、B-B'、C-C':線
ACT:主動圖案
BL:位元線
CTR:接觸溝渠區域
D1:第一方向
D2:第二方向
D3:第三方向
D4:第四方向
D5:第五方向
D6:第六方向
DC:位元線接觸件
FN:柵欄圖案
LP:著陸襯墊
P1:部分
PT1:間距
WL:字元線

Claims (10)

  1. 一種半導體裝置，包括： 基底，具有安置於其上的主動圖案，且所述主動圖案分別包含中心部分； 位元線，在所述主動圖案的所述中心部分上在第一方向上延伸； 字元線，在與所述第一方向相交的第二方向上與所述主動圖案相交； 柵欄圖案，安置於所述字元線上彼此鄰近的所述位元線之間； 接觸溝渠區域，在與所述第一方向及所述第二方向相交的第三方向上與所述主動圖案及所述字元線相交；以及 位元線接觸件及填充絕緣圖案，在所述接觸溝渠區域中在所述第三方向上交替地配置， 其中所述第一方向至所述第三方向平行於所述基底的底部表面，且 其中所述填充絕緣圖案分別安置於所述字元線與所述柵欄圖案之間。
  2. 如請求項1所述的半導體裝置，其中所述主動圖案的所述中心部分包含沿所述第三方向配置成行的中心部分，且 其中所述接觸溝渠區域在配置成所述行的所述中心部分上延伸。
  3. 如請求項2所述的半導體裝置，其中所述位元線接觸件中的各者覆蓋配置成所述行的所述中心部分的頂部表面中的各者的部分，且 其中所述填充絕緣圖案覆蓋配置成所述行的所述中心部分的所述頂部表面中的各者的其他部分。
  4. 如請求項1所述的半導體裝置，其中所述填充絕緣圖案中的各者在所述第三方向上與所述字元線中的對應一者相交。
  5. 如請求項1所述的半導體裝置，更包括： 分離圖案，安置於所述位元線接觸件與所述字元線之間。
  6. 如請求項5所述的半導體裝置，更包括： 多晶矽圖案，在所述位元線與所述字元線之間在所述第一方向上延伸， 其中所述分離圖案安置於所述位元線接觸件與所述多晶矽圖案之間。
  7. 一種半導體裝置，包括： 主動圖案，安置於基底上且包含中心部分； 位元線，在所述主動圖案的所述中心部分上在第一方向上延伸； 一對字元線，在與所述第一方向相交的第二方向上與所述主動圖案相交，且所述主動圖案的所述中心部分夾置於所述一對字元線之間； 接觸溝渠區域，在與所述第一方向及所述第二方向相交的第三方向上與所述主動圖案及所述字元線相交； 位元線接觸件，在所述接觸溝渠區域中安置於所述主動圖案的所述中心部分與所述位元線之間；以及 一對填充絕緣圖案，分別安置於所述接觸溝渠區域中的所述一對字元線上， 其中所述第一方向至所述第三方向平行於所述基底的底部表面， 其中所述位元線接觸件覆蓋所述主動圖案的所述中心部分的頂部表面的部分，且 其中所述一對填充絕緣圖案覆蓋所述主動圖案的所述中心部分的所述頂部表面的其他部分。
  8. 如請求項7所述的半導體裝置，其中所述主動圖案包含以夾置於其間的所述中心部分彼此間隔開的邊緣部分，且 其中所述位元線接觸件及所述一對填充絕緣圖案不覆蓋所述主動圖案的所述邊緣部分。
  9. 如請求項7所述的半導體裝置，更包括： 分離圖案，分別安置於所述位元線接觸件與所述一對字元線之間。
  10. 如請求項7所述的半導體裝置，其中所述主動圖案包含多個主動圖案， 其中所述主動圖案的所述中心部分沿所述第三方向配置成行，且 其中所述接觸溝渠區域在配置成所述行的所述中心部分上延伸。
TW112118215A 2022-10-05 2023-05-17 半導體裝置 TW202416510A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0127008 2022-10-05
KR1020220127008A KR20240047683A (ko) 2022-10-05 2022-10-05 반도체 소자

Publications (1)

Publication Number Publication Date
TW202416510A true TW202416510A (zh) 2024-04-16

Family

ID=90540818

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112118215A TW202416510A (zh) 2022-10-05 2023-05-17 半導體裝置

Country Status (4)

Country Link
US (1) US20240121947A1 (zh)
KR (1) KR20240047683A (zh)
CN (1) CN117858500A (zh)
TW (1) TW202416510A (zh)

Also Published As

Publication number Publication date
CN117858500A (zh) 2024-04-09
KR20240047683A (ko) 2024-04-12
US20240121947A1 (en) 2024-04-11

Similar Documents

Publication Publication Date Title
US20210210432A1 (en) Semiconductor memory device
KR102476141B1 (ko) 스페이서를 포함하는 반도체 소자 및 그 제조 방법
US11282787B2 (en) Semiconductor devices having improved electrical characteristics and methods of fabricating the same
TWI841912B (zh) 半導體記憶體裝置
US20080308954A1 (en) Semiconductor device and method of forming the same
KR20180018239A (ko) 반도체 메모리 장치
CN112768451A (zh) 半导体器件及其制造方法
KR20200142908A (ko) 반도체 장치 및 그 제조 방법
TW202416510A (zh) 半導體裝置
KR20220010672A (ko) 반도체 메모리 소자
TWI841177B (zh) 半導體存儲裝置
US20240292604A1 (en) Semiconductor device
TWI845957B (zh) 半導體記憶體裝置
US20240324182A1 (en) Semiconductor memory devices
US20240306379A1 (en) Semiconductor device
US20230422486A1 (en) Semiconductor device and method of fabricating the same
US20240268102A1 (en) Semiconductor device and a method of manufacturing the same
US20240298438A1 (en) Semiconductor device
US20230164980A1 (en) Semiconductor device and method of fabricating the same
KR20230174960A (ko) 반도체 메모리 소자 및 이의 제조방법
KR20240131679A (ko) 반도체 장치
KR20230111477A (ko) 반도체 메모리 소자
KR20220162019A (ko) 반도체 메모리 소자 및 이의 제조 방법
KR20240079954A (ko) 반도체 장치 및 이의 제조방법
TW202434047A (zh) 半導體裝置