CN104049662B - 调压器 - Google Patents

调压器 Download PDF

Info

Publication number
CN104049662B
CN104049662B CN201310583338.XA CN201310583338A CN104049662B CN 104049662 B CN104049662 B CN 104049662B CN 201310583338 A CN201310583338 A CN 201310583338A CN 104049662 B CN104049662 B CN 104049662B
Authority
CN
China
Prior art keywords
voltage
transistor
node
resistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310583338.XA
Other languages
English (en)
Other versions
CN104049662A (zh
Inventor
陈建宏
钟道文
黃明杰
林志昌
黄琮靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104049662A publication Critical patent/CN104049662A/zh
Application granted granted Critical
Publication of CN104049662B publication Critical patent/CN104049662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

一种调压器包括：驱动电路、反馈电路、第一和第二控制电路以及电阻器。驱动电路连接至输入节点和输出节点，并且根据输入节点处的输入电压在输出节点处生成输出电压。反馈电路连接至输出节点并且基于输出电压生成反馈电压。第一控制电路连接至反馈电路和驱动电路，以基于反馈电压来控制输出电压。电阻器具有相对的第一端和第二端。电阻器的第一端连接至输出节点。第二控制电路连接至输出级电阻器的第二端和反馈电路，以基于输出级电阻器的第二端处的调节电压来控制反馈电压。

Description

调压器
相关申请
本申请涉及2010年3月30日提交的美国专利申请第12/750,260号，其全部内容通过引用结合于此作为参考。
技术领域
本发明涉及一种调压器（voltage regulator）。
背景技术
调压器被配置为自动在负载端处保持恒定的电压电平。调压器的特性是电源抑制比(PSRR)，其被用于描述可被调压器抑制的来自电源的噪声量。PSRR被定义为:电源电压的变化量（或噪声）（ΔVDD）与电源电压节点VDD处的变化量引起的输出电压变化量（或噪声）（ΔVOUT）的比率,即，PSRR=ΔVDD/ΔVOUT。
较高的PSRR值代表较高水平的电源噪声抗扰度，其在很多现代电子器件中都是考虑因素。
发明内容
根据本发明的一个方面，提供了一种调压器，包括：输入节点；输出节点；驱动电路，连接至输入节点和输出节点,驱动电路被配置为根据输入节点处的输入电压在输出节点处生成输出电压；反馈电路，连接至输出节点，反馈电路被配置为基于输出电压来生成反馈电压；第一控制电路，连接至反馈电路和驱动电路，第一控制电路被配置为基于反馈电压来控制输出电压；输出级电阻器，具有相对的第一端和第二端，输出级电阻器的第一端连接至输出节点；以及第二控制电路，连接至输出级电阻器的第二端和反馈电路，第二控制电路被配置为基于输出级电阻器的第二端处的调节电压来控制反馈电压。
优选地，第一控制电路和第二控制电路被配置为响应于流过输出级电阻器的负载电流的变化而使调节电压保持恒定。
优选地，反馈电路包括具有限定反馈电压的可变电压比的分压器；以及第二控制电路被配置为基于调节电压改变分压器的电压比。
优选地，分压器包括：第一电阻器，连接在输出节点和中间节点之间，中间节点连接至第一控制电路；以及第二电阻器，连接在中间节点和电源端之间；并且第一电阻器和第二电阻器中的至少一个是电阻值在第二控制电路的控制下可变的可变电阻器。
优选地，可变电阻器包括多个互连电路，每一个电路都包括彼此连接的电阻器和晶体管；以及第二控制电路连接至晶体管的栅极并且被配置为向晶体管的栅极提供数字控制信号，从而基于调节电压来选择性地使晶体管导通或者截止。
优选地，可变电阻器包括晶体管；以及第二控制电路连接至晶体管的栅极并且被配置为向晶体管的栅极提供模拟控制信号，从而基于调节电压来改变晶体管的电阻。
优选地，该调压器还包括：连接为二极管形式的晶体管，与可变电阻器的晶体管并联连接。
优选地，该调压器还包括：晶体管，连接在输出节点和电源端之间；以及第三控制电路，连接至反馈电路和晶体管的栅极端，第三控制电路被配置为基于反馈电压，通过调整流过输出节点和电源端之间的晶体管的电流来控制输出电压。
优选地，该调压器还包括：偏置电压电路，连接至晶体管的栅极端并且被配置为向晶体管的栅极端提供偏置电压以将晶体管配置为饱和状态。
优选地，输出级电阻器的电阻值在2Ω至10Ω之间。
根据本发明的另一方面，提供了一种调压器，包括：输入节点；输出节点；驱动晶体管，包括连接至输入节点的第一端、连接至输出节点的第二端和栅极端；分压器，包括连接在输出节点和中间节点之间的第一电阻和连接在中间节点和电源端之间的第二电阻器，其中，第一电阻器和第二电阻器中的至少一个是可变电阻器；第一运算放大器，包括：连接至参考电压节点的第一输入端、连接至分压器的中间节点的第二输入端和连接至驱动晶体管的栅极端的输出端；输出级电阻器，具有相对的第一端和第二端，输出级电阻器的第一端连接至输出节点；以及第二运算放大器，包括：连接至设置电压节点的第一输入端、连接至输出级电阻器的第二端的第二输入端和连接至分压器的可变电阻器用于控制可变电阻器的电阻值的输出端。
优选地，该调压器还包括：状态机，连接在第二运算放大器的输出端和分压器的可变电阻器之间，状态机被配置为将第二运算放大器的输出端处的电压转换为用于控制可变电阻器的电阻值的数字控制信号。
优选地，可变电阻器包括多个互连的电路，每一个电路都包括彼此连接的电阻器和晶体管；以及状态机的输出端连接至可变电阻器中的晶体管的栅极以向晶体管的栅极提供数字控制信号，从而选择性地使晶体管导通或者截止。
优选地，可变电阻器包括晶体管；以及第二运算放大器的输出端连接至晶体管的栅极以向晶体管的栅极提供模拟控制信号，从而改变晶体管的电阻。
优选地，该调压器还包括：连接为二极管形式的晶体管，与可变电阻器的晶体管并联连接。
优选地，该调压器还包括：另一晶体管，连接在输出节点和电源端之间，另一晶体管被配置为以饱和模式进行工作；电容器，连接至另一晶体管的栅极端；以及第三运算放大器，包括：连接至参考电压节点的第一输入端、连接至分压器的中间节点的第二输入端和通过电容器连接至驱动晶体管的栅极端的输出端。
优选地，驱动晶体管是p沟道金属氧化物半导体（PMOS）晶体管；第一运算放大器的第一输入端是反相输入端，并且第一运算放大器的第二输入端是非反相输入端；第二运算放大器的第一输入端是反相输入端，并且第二运算放大器的第二输入端是非反相输入端；另一晶体管是n沟道金属氧化物半导体（NMOS）晶体管；以及第三运算放大器的第一输入端是反相输入端，并且第三运算放大器的第二输入端是非反相输入端。
根据本发明的又一方面，提供了一种操作调压器的方法，包括：在调压器的输入节点处接收输入电压；根据输入电压，在调压器的输出节点处生成输出电压，输出节点连接至输出级电阻器的第一端；基于输出电压来生成反馈电压；基于反馈电压来控制输出电压的生成；以及基于输出级电阻器的第二端处的调节电压来控制反馈电压的生成。
优选地，控制反馈电压的生成包括手动控制。
优选地，控制反馈电压的生成包括自动控制。
附图说明
通过实例的方式阐述了一个或者多个实施例，但并不对其进行限制，在附图的图形中，其中具有相同参考数字名称的元件在本说明书中代表类似的元件。除非另有说明，否则附图不是按照比例绘制。
图1A是根据一些实施例的调压器的框图；
图1B和图2是根据一些实施例的不同调压器的示意性电路图；
图3是根据一些实施例的可变电阻器的示意性电路图；
图4是根据一些实施例的调压器的示意性电路图；
图5是根据一些实施例的高带宽运算放大器的示意性电路图；
图6和图7是根据一些实施例的不同调压器的示意性电路图；
图8是示出不同调压器的PSRR相对于频率特性的示图；以及
图9是根据一些实施例的操作调压器的方法的流程图。
具体实施方式
应当理解以下公开内容提供了很多不同的实施例或者实例以实现各个实施例的不同特征。以下描述了部件和配置的具体实例以简化本发明。然而，本发明的发明构思可以许多不同的形式来体现但是不应解释为受限于本发明所提出的实施例。然而，显然，在没有这些具体细节的情况下，可以实施一个或多个实施例。附图中的类似的参考数字代表类似的元件。
在一些实施例中，在调压器的输出节点和负载之间配置电阻器。输出节点处的输出电压受反馈电路控制。尽管负载电流发生变化，但是基于负载处的调节电压来调节反馈电路从而使调节电压保持恒定。在至少一个实施例中，在所有频率范围内都可以取得-40dB或者更好的PSRR。
图1A是根据一些实施例的调压器100A的示意性电路图。调压器100A包括：输入节点110、输出节点120、驱动电路130、反馈电路140、控制电路150（本发明中也被称为“第一控制电路”）和输出级电阻器161（本发明中也被称为“电阻器Ra”）。配置调压器100A以在输入节点110处接收输入电压VIN以及通过调节电压端170向负载提供调节电压VREG。
驱动电路130连接至输入节点110和输出节点120，并且被配置为根据输入节点110处的输入电压VIN在输出节点120处生成输出电压VOUT。反馈电路140连接至输出节点120，并且被配置为基于输出电压VOUT来生成反馈电压VX。为了独立于输出电压VOUT而使反馈电压VX改变，反馈电路140具有可被控制信号S控制的可变参量。第一控制电路150连接至反馈电路140和驱动电路130，并且被配置为基于反馈电压VX来控制输出电压VOUT。
驱动电路130、反馈电路140和第一控制电路150共同限定了用于将输出电压VOUT保持在预定电平的反馈回路L1。例如，在一个或者多个实施例中，如果输出电压VOUT降低，则反馈电路140响应于降低的输出电压VOUT而降低反馈电压VX。响应于降低的反馈电压VX，第一控制电路150输出适当的电压V1使得驱动电路130增大输出电压VOUT。如果输出电压VOUT增大，则反馈电路140响应于增大的输出电压VOUT而增大反馈电压VX。响应于增大的反馈电压VX，第一控制电路150输出适当的电压V1使得驱动电路130降低输出电压VOUT。
电阻器Ra具有相对的第一端和第二端，其中第一端连接至输出节点120且第二端连接至调节电压端170。调节电压端170处的调节电压VREG被供给负载并且使负载电流ILOAD流过电阻器Ra。因此，在输出电压VOUT和调节电压VREG之间产生电压差，即，VOUT-VREG=ILOAD×Ra。当负载电流ILOAD改变时，电阻器Ra两端的压降也发生改变，这又可能引起施加于负载的调节电压VREG的改变。为了响应于负载电流ILOAD的改变而保持恒定的调节电压VREG，根据一些实施例提供控制回路或者校准回路L2。
校准回路L2至少包括：反馈电路140、第一控制电路150、驱动电路130和电阻器Ra。在校准回路L2中，基于调节电压VREG自动或者手动控制施加至反馈电路140的控制信号S。在一个或者多个实施例中，控制信号S由下文详细描述的第二控制电路来自动控制，并且校准回路L2包括这种第二控制电路。在一个或者多个实施例中，例如通过监控调节电压VREG的操作者手动控制控制信号S，并且校准回路L2包括控制信号S的手动控制。
在一些实施例中，控制信号S根据调节电压VREG来调节反馈电压VX从而使调节电压VREG保持为期望电平。例如，如果调节电压VREG降低（由于负载电流ILOAD的增大），则基于降低的调节电压VREG而控制控制信号S以使反馈电路140降低反馈电压VX。降低的反馈电压VX使得第一控制电路150增大输出电压VOUT，这又增大了调节电压VREG。如果调节电压VREG增大，则基于增大的调节电压VREG而控制控制信号S以使反馈电路140增大反馈电压VX。增大的反馈电压VX使得第一控制电路150降低输出电压VOUT，这又降低了调节电压VREG。因此，被供给负载的调节电压VREG保持在预定电平。
图1B是根据一些实施例的调压器100B的示意性电路图。调压器100B是调压器100A的电路实施方式，并且包括：输入节点110、输出节点120、驱动电路130、反馈电路140、第一控制电路150、第二控制电路160和输出级电阻器161。配置调压器100B以在输入节点110处接收电源电压VDD并通过调节电压端170以调节电压VREG的形式向负载提供接收到的电源电压VDD。
驱动电路130连接至输入节点110和输出节点120，并且被配置为根据输入节点110处的输入电压VIN而在输出节点120处生成输出电压VOUT。驱动电路130是可控制的，从而调节或调整输出电压VOUT。在一些实施例中，驱动电路130包括在输入节点110和另一电源端180之间串联连接的电阻器R和晶体管M。在一些实施例中，如图1所示，晶体管M是p沟道金属氧化物半导体晶体管（PMOS），输入电压VIN为待调节的电源电压VDD，并且电源端180是具有接地电压VSS的接地电压端。在一些实施例中，晶体管M是n沟道金属氧化物半导体晶体管（NMOS）,待调节的电源电压VDD被提供给变为输入节点的电源端180，而接地电压VSS被提供给节点110。流过晶体管M的电流ID可通过施加于晶体管M的栅极的适当电压V1来调节。由于VOUT=ID×R，所以通过改变电压V1根据电流ID的调整来调节输出电压VOUT。对驱动电路进行的其他的配置和操作都在不同实施例的范围内。
反馈电路140连接至输出节点120并且被配置为基于输出电压VOUT生成反馈电压VX。为了独立于输出电压VOUT来使反馈电压VX改变，反馈电路140具有可控的可变参量。例如，在输出电压VOUT为同一电压电平时，反馈电路140中的可变参量为不同数值时，反馈电压VX具有不同的电压电平。在一些实施例中，参考图2、图4、图6和图7所示，反馈电路140包括具有可变电压比的分压器。反馈电路的其他配置都在不同实施例的范围内。
第一控制电路150连接至反馈电路140和驱动电路130，并且被配置为基于反馈电压VX来控制输出电压VOUT。在一些实施例中，第一控制电路150将反馈电压VX和参考电压VREF（例如，由带隙基准电路提供）进行比较并且基于比较来输出电压V1。输出电压V1例如通过晶体管M的栅极提供给驱动电路130以控制输出电压VOUT。在一些实施例中，当反馈电压VX低于VREF（这表明输出电压VOUT低于预定电压电平）时，第一控制电路150输出适当的电压V1以增大晶体管M的电流ID，从而增大输出电压VOUT。当反馈电压VX高于参考电压VREF（这表明输出电压VOUT高于预定电压电平）时，第一控制电路150输出适当的电压V1以减小晶体管M的电流ID，从而减小输出电压VOUT。第一控制电路的其他的配置和操作都在不同实施例的范围内。
电阻器Ra具有相对的第一端和第二端，其中第一端连接至输出节点120且第二端连接至调节电压端170。调节电压端170连接至解耦电容器CL以过滤噪声。调节电压端170上的调节电压VREG被提供给负载并且使负载电流ILOAD流过电阻器Ra。从而，在输出电压VOUT和调节电压VREG之间存在压差，即，VOUT-VREG=ILOAD×Ra。当负载电流ILOAD改变时，电阻器Ra两端的压降也改变，其又可能导致施加至负载的调节电压VREG发生改变。为了响应于负载电流ILOAD的改变而将调节电压VREG保持恒定，提供第二控制电路160。如以下所述，第二控制电路160、反馈电路140、第一控制电路150、驱动电路130和电阻器Ra共同限定了用于校准和保持调节电压VREG在预定电平的校准回路L2。
第二控制电路160连接至电阻器Ra的第二端（即，连接至调节电压端170）和反馈电路140。第二控制电路160被配置为基于电阻器Ra的第二端处的调节电压VREG来控制反馈电压VX。在一些实施例中，第二控制电路160将调节电压VREG和设置电压VSET进行比较,然后输出控制信号S至反馈电路140以调节反馈电路140的可变参量。设置电压VSET表示待提供给负载的调节电压VREG的预期电压电平。在至少一个实施例中，设置电压VSET可以通过用户和/或外部器件来调节。在一些实施例中，当调节电压VREG低于设置电压VSET（例如，由于负载电流ILOAD的增大而引起电阻器Ra两端的压降的增大）时，如上所述，第二控制电路160输出适当的控制信号S以使反馈电路140减小反馈电压VX，这又使第一控制电路150增大输出电压VOUT。增大的输出电压VOUT补偿由于负载电流ILOAD的增大而引起的电阻器Ra两端的压降的增大，从而使调节电压VREG保持恒定。当调节电压VREG高于设置电压VSET（例如，由于负载电流ILOAD的减小而引起电阻器Ra两端的压降减小）时，如上所述，第二控制电路160输出适当的控制信号S以使反馈电路140增大反馈电压VX，这又使第一控制电路150减小输出电压VOUT。减小的输出电压VOUT补偿由于负载电流ILOAD的减小而引起的电阻器Ra两端的压降的减小，从而使调节电压VREG保持恒定。对第二控制电路进行的其他的配置和操作都在不同实施例的范围内。
如果反馈电路140的调节没有受到第二控制电路160的控制，则第一控制电路150将使输出电压VOUT保持恒定，并且调节电压VREG将由于负载电流ILOAD的变化而产生波动。因此，根据一些实施例的第二控制电路160工作来响应于负载电流ILOAD的变化保持调节电压VREG恒定。如果没有电阻器Ra，则输出节点120处的阻抗由电容器CL限定，该电容器CL提供了随着频率的增大而接近于零的阻抗。因此，高频时调压器的增益（随着频率的增大而减小）在特定情况下是受限的。根据一些实施例，通过加入电阻器Ra，高频时输出节点120处的阻抗由电阻器Ra的阻抗来限定，从而防止高频时输出节点120处的阻抗跌于特定水平以下。因此，在一些实施例中，电阻器Ra有利于增加调压器在单位增益频率(UGF)时的增益。这一效果使得根据一些实施例的调压器在所有频率范围内，特别是频率为大约数MHz至100MHz的标准芯片共振频率左右时，实现-40dB或者更好的PSRR（即，PSRR的绝对值至少是40dB）。在一些实施例中，电阻器Ra的电阻值在2Ω至10Ω之间。
图2是根据一些实施例的调压器200的示意性电路图。调压器200包括：晶体管MP1（本发明中也被称为驱动晶体管）、晶体管MN1、分压器240、第一运算放大器OPAMP1、第二运算放大器OPAMP2、状态机265以及电阻器Ra。
晶体管MP1和晶体管MN1共同限定了驱动电路，其类似于参考图1所述的驱动电路130。晶体管MP1包括：连接至输入节点110以接收电源电压VDD的第一端（例如，源极）、连接至输出节点120的第二端（例如，漏极）和栅极端。统调电容器（tracking capacitor）C1连接在输入节点110和晶体管MP1的栅极端之间以改善高频PSRR。在一些实施例中，省略了电容器C1。晶体管MN1包括：连接至输出节点120的第一端（例如，漏极）、连接至电源端180以接收接地电压VSS的第二端（例如，源极）和接收偏置电压VB的栅极端。偏置电压VB对晶体管MN1进行配置使其处于饱和状态。处于饱和状态的晶体管MN1配置取得了如美国专利申请第12/750,260号所述的一种或多种效果。根据一些实施例，晶体管MP1是PMOS晶体管并且晶体管MN1是NMOS晶体管。其他的配置在不同实施例的范围内。
分压器240包括第一电阻器R1和第二电阻器R2。第一电阻器R1连接在输出节点120和中间节点245之间。第二电阻器R2连接在中间节点245和具有接地电压VSS的节点之间。第一电阻器R1或第二电阻器R2中的至少一个是可变电阻器。例如，在图2中示出的实施例中，第二电阻器R2是可变电阻器。在一个或者多个实施例中，第一电阻器R1是可变电阻器，或者第一电阻器R1和第二电阻器R2均为可变电阻器。第一电阻器R1和第二电阻器R2的电阻值限定了分压器240的电压比率和在中间节点245处产生的反馈电压VX。由于第二电阻器R2是可变电阻器，所以根据第二电阻器R2的电阻变化，分压器240的电压比率也是可变的，并且在中间节点245处产生的反馈电压VX也是可变的。
第一运算放大器OPAMP1限定了第一控制电路，其类似于参照图1所述的第一控制电路150。第一运算放大器OPAMP1包括：连接至参考电压节点255的第一输入端（例如，反相输入端）、连接至分压器240的中间节点245的第二输入端（例如，非反相输入端）和连接至驱动晶体管MP1的栅极端的输出端。第一运算放大器OPAMP1比较通过参考电压节点255在反相输入端处接收的参考电压VREF和来自分压器240的在非反相输入端处接收的反馈电压VX并基于比较来调节其输出端处的电压V1。参考图1所述，电压V1被提供给晶体管MP1的栅极端以控制流过晶体管MP1的电流，从而调节输出电压VOUT。
类似于调压器100B，调压器200中的电阻器Ra具有连接至输出节点120的第一端和连接至具有调节电压VREG的调节电压端170的第二端。
第二运算放大器OPAMP2和状态机265共同限定了第二控制电路，其类似于参照图1所述的第二控制电路160。第二运算放大器OPAMP2包括：连接至设置电压节点267处的第一输入端（例如，反相输入端）、连接至电阻器Ra的第二端的第二输入端（例如，非反相输入端）和连接至状态机265的输入端的输出端。状态机265还具有连接至第二电阻器R2的输出端，用于控制第二电阻器R2的电阻值。第二运算放大器OPAMP2比较通过设置电压节点267在反相输入端处接收的设置电压VSET和来自调节电压端170的在非反相输入端处接收的调节电压VREG并基于比较来调节其输出端处的电压V2。电压V2被提供给状态机265的输入端，在一些实施例中，状态机包括被配置为生成反映电压V2的电压电平的数字控制信号SD的逻辑电路。从状态机265向第二电阻器R2输出数字控制信号SD从而基于数字控制信号SD中的一位或者多位来改变第二电阻器R2的电阻值。
调压器200以类似于调压器100B的方式工作，并且实现了参照调压器100B所述的一种或者多种效果。在一个具体实例中，配置调压器200以具有以下额定条件：ILOAD=20mA，Ra=5Ω，VSET=1.5V,VOUT=1.6V,VREG=1.5V,VREF=VX=0.8V,R1=2KΩ,R2=2KΩ。
当负载电流ILOAD增大时（例如，从20mA到30mA），电阻器Ra两端的压降变成ILOAD×Ra=30mA×5Ω=150mV=0.15V。在额定输出电压为1.6V时，调节电压VREG从1.5V降低至1.6V–0.15V=1.45V。第二运算放大器OPAMP2检测到降低的调节电压VREG（即，1.45V）低于设置电压VSET（即，1.5V），并且适当地调节电压V2，这又使得状态机265输出使第二电阻器R2的电阻值降低的相应数字控制信号SD。因此，降低了分压器240的电压比率R2/(R1+R2)，其又降低了反馈电压VX=VOUT×R2/（R1+R2）。第一运算放大器OPAMP1检测到降低的反馈电压VX低于参考电压VREF，并且适当地调节电压V1以增大输出电压VOUT（即，增大反馈电压VX）。第二运算放大器OPAMP2和第一运算放大器OPAMP1分别自动地调节分压器240的电压比率和输出电压VOUT，直至VX=VSET=0.8V，此时，输出电压VOUT变为1.65V并且调节电压VREG返回至额定水平1.5V（由设置电压VSET设置）。
当负载电流ILOAD减小时（例如，从20mA到10mA），电阻器Ra两端的压降变成0.05V，并且调节电压VREG增加至1.55V。第二运算放大器OPAMP2检测到增加的调节电压VREG高于设置电压VSET，并且适当地调整电压V2，这又使得状态机265输出使第二电阻器R2的电阻值增大的相应数字控制信号SD。因此，增大了分压器240的电压比率R2/(R1+R2)，其增大了反馈电压VX。第一运算放大器OPAMP1检测到增大的反馈电压VX高于参考电压VREF，并且适当地调整电压V1以降低输出电压VOUT（即，降低反馈电压VX）。第二运算放大器OPAMP2和第一运算放大器OPAMP1分别自动地调节分压器240的电压比率和输出电压VOUT，直至VX=VSET=0.8V，此时，输出电压VOUT变为1.55V并且调节电压VREG返回至额定水平1.5V。因此，尽管增大或者减小负载电流ILOAD，但是提供给负载的调节电压VREG保持恒定。如上所述，在调压器200中，第二运算放大器OPAMP2、状态机265、反馈电路240、第一运算放大器OPAMP1、包括晶体管MP1和MN1的驱动电路以及电阻器Ra限定了用于校准或保持调节电压VREG在预定电平的校准回路（图2中没有示出）。
图3是根据一些实施例的可变电阻器300的示意性电路图。在至少一个实施例中，可变电阻器300被用作调压器200中的第二电阻器R2。可变电阻器300包括多个互连的电路320、321、…32m，其中m是正整数。每一电路均包括与相应晶体管N20、N21、…或N2m连接的电阻器R20、R21、…或R2m。连接晶体管N20、N21、…N2m的栅极以接收相应的栅极控制信号S20、S21、…S2m，这些信号共同限定由状态机265提供的数字控制信号SD。通过向每一晶体管N20、N21、…N2m的栅极都施加恰当的逻辑值“0”或“1”，状态机265禁止或启动相应的电阻器R20、R21、…R2m从而改变可变电阻300的电阻值。在图3中可变电阻器300的具体配置中，电路320、321、…32m并联连接在中间节点245和接地电压VSS之间，并且在每一电路320、321、…32m中，电阻器R20、R21、…或R2m都与相应的晶体管N20、N21、…N2m串联连接。然而，电路320、321、…32m和/或一个或多个电路中的电阻器与相应晶体管之间的其他串联和/或并联互连的配置在不同实施例的范围内。在一个或多个实施例中，电阻器R20、R21、…R2m由多晶硅制成（多晶硅电阻器）并且晶体管N20、N21、…N2m是NMOS晶体管。电阻器和/或晶体管的其他配置在不同实施例的范围内。
图4是根据一些实施例的调压器400的示意性电路图。与调压器200相比，调压器400另外包括第三运算放大器OPAMP3、交流（AC）耦合电容器C2、电阻器R3和偏置电压电路491。第三运算放大器OPAMP3包括：连接至参考电压节点255的第一输入端（例如，反相输入端）、连接至分压器240的中间节点245的第二输入端（例如，非反相输入端）以及通过电容器C2连接至晶体管MN1的栅极端的输出端。偏置电压电路491包括电流源IB1和NMOS晶体管MN2。偏置电压电路491通过电阻器R3连接至晶体管MN1的栅极端。如美国专利申请第12/750,260号所述，偏置电压电路491提供了用于配置晶体管MN1使其处于饱和状态的偏置电压VB。
还如美国专利申请第12/750,260号所述，第三运算放大器OPAMP3的工作方式在各个方面类似于第一运算放大器OPAMP1，但区别在于：第一运算放大器OPAMP1响应于输出电压VOUT和/或调节电压VREG的低频（即，慢）变化来调节输出电压VOUT，而第三运算放大器OPAMP3响应于输出电压VOUT和/或调节电压VREG的高频（即，快）变化来调节输出电压VOUT。特别地，在低频时，电容器C2的阻抗很高并且有效地使第三运算放大器OPAMP3的输出端与晶体管MN1断开。因此，低频时第三运算放大器OPAMP3对输出电压VOUT的调节没有显著的作用。高频时，电容器C2的阻抗降低并且第三运算放大器OPAMP3输出端处的电压V3被施加至晶体管MN1的栅极以调节流过晶体管MN1的电流。因此，高频时第三运算放大器OPAMP3和第一运算放大器OPAMP1共同调节输出电压VOUT。美国专利申请第12/750,260号中所述的一种或多种效果在该调压器400中是可以实现的。
尽管以上对图4的描述中将第三运算放大器OPAMP3和第一运算放大器OPAMP1描述为两个独立的运算放大器，但是这种描述是出于说明的目的和/或简化。在一个或多个实施例中，如美国专利申请第12/750,260号所述，第一运算放大器OPAMP1和第三运算放大器OPAMP3的配置包括第一运算放大器OPAMP1和第三运算放大器OPAMP3被集成在一个具有分别用于电压V1和电压V3的两个输出端的运算放大器内的结构。
参照图2如上所述，在调压器400中，第二运算放大器OPAMP2、状态机265、反馈电路240、包括第一运算放大器OPAMP1和第三运算放大器OPAMP3的第一控制电路、包括晶体管MP1和MN1的驱动电路以及电阻器Ra限定了用于校准和保持调节电压VREG在预定电平的校准回路（图4中没有示出）。
图5是根据一些实施例的高带宽运算放大器500的示意性电路图。在至少一个实施例中，运算放大器500用作第一运算放大器OPAMP1、第二运算放大器OPAMP2或第三运算放大器OPAMP3中的任意一个。运算放大器500包括多个PMOS晶体管P1至P4、多个NMOS晶体管N1至N6以及多个电流源I1至I3，它们按照本领域已知的配置方式连接在一起，并且按照本领域已知的方式工作。第一运算放大器OPAMP1、第二运算放大器OPAMP2和/或第三运算放大器OPAMP3的其它配置在不同实施例的范围内。
图6是根据一些实施例的调压器600的示意性电路图。与调压器400相比，调压器600包括作为可变电阻器的NMOS晶体管MN3，其与第一电阻器R1共同限定分压器640。晶体管MN3包括连接至中间节点245的第一端（例如，漏极）、连接至接地电压VSS的第二端（例如，源极）以及连接至第二运算放大器OPAMP2输出端的栅极端。在一个或者多个实施例中，晶体管MN3是PMOS晶体管。从第二运算放大器OPAMP2输出的电压V2是取决于调节电压VREG和设置电压VSET之间的比较而具有可变电压电平的模拟控制信号。根据模拟控制信号（即，电压V2），可以调节晶体管MN3的电阻。因此，通过模拟控制信号，根据调节电压VREG可以调节分压器的电压比率和中间节点245处的反馈电压VX。在其它不同方面，调压器600的工作方式类似于调压器400。在调压器600中，第二运算放大器OPAMP2、反馈电路640、包括第一运算放大器OPAMP1和第三运算放大器OPAMP3的第一控制电路、包括晶体管MP1和MN1的驱动电路以及电阻器Ra限定了用于校准和保持调节电压VREG的校准回路（图6中没有示出）。
图7是根据一些实施例的调压器700的示意性电路图。与调压器600中的分压器640相比，调压器700中的分压器740另外还包括与MN3并联连接的NMOS晶体管MN4。特别地，晶体管MN4包括连接至中间节点245的第一端（例如，漏极）、连接至接地电压VSS的第二端（例如，源极）以及连接至晶体管MN4的漏极的栅极端。在一个或者多个实施例中，晶体管MN4是PMOS晶体管。由于晶体管MN4的漏极和栅极相互连接，所以晶体管MN4是用作二极管的连接为二极管形式的晶体管。相比于没有提供与晶体管MN3并联的晶体管MN4时，连接为二极管形式的晶体管MN4与晶体管MN3一起使晶体管MN3的电阻变化更加具有线性特性。在一个或者多个实施例中，晶体管MN3的电阻变化的更加线性的特性（behavior）使得设计、控制或者校准调压器700更加容易。在其它不同方面中，调压器700的工作方式类似于调压器600。在调压器700中，第二运算放大器OPAMP2、反馈电路740、包括第一运算放大器OPAMP1和第三运算放大器OPAMP3的第一控制电路、包括晶体管MP1和MN1的驱动电路以及电阻器Ra限定了用于校准和保持调节电压VREG的校准回路（图7中没有示出）。
图8是示出不同调压器的PSRR相对于频率的特性的示图。图8中的横轴或X轴代表调压器的电源电压（VDD）的噪声频率范围，而图8中的纵轴或Y轴代表以-dB为单位测量得到的调压器的PSRR。PSRR绝对值越高则代表电源噪声抗扰度的水平越高。特性曲线802代表不包含输出级电阻器或用于调节可变反馈电路的控制电路的调压器的PSRR相对于频率的特性。特性曲线804代表调压器的PSRR相对于频率的特性，根据一些实施例，该调压器提供输出级电阻器和用于调节可变反馈电路的控制电路。特性曲线802表明在相对较宽的频率范围内，相当好的PSRR值为-30dB或者更好（即，PSRR的绝对值至少为30dB）。然而，根据一些实施例的分压器的特性曲线804则表明具有更好的PSRR值。具体地，根据一些实施例的分压器在宽频范围内（例如，从103Hz到1013Hz）的PSRR值为-40dB或者更好（即，PSRR的绝对值至少为40dB）。因此，根据一些实施例的分压器的PSRR在电源噪声抗扰度是重要考虑因素的很多应用中（诸如锁相回路（PLL）、延迟锁定回路（DLL）、嵌入式动态随机存取存储器(eDRAM)等）有益于使用。如本发明和/或美国专利申请第12/750,260号所述，根据一些实施例的调压器还包含一种或多种效果，诸如响应负载电流变化而自动自校验、UGF时的增益增大、单位增益频宽（UGBW）增大、防止过电压和/或低负载的不稳定性等。
图9是根据一些实施例的操作调压器的方法900的流程图。在一个或者多个实施例中，在方法900中被操作的调压器包括参照图1A至图1B、图2、图4、图6和图7所公开的调压器中的一个或者多个。在下面的描述中，方法900对例如参照图1B所公开的调压器100B进行操作。
在操作905中，在调压器的输入节点处接收输入电压，并且根据输入电压而在调压器的输出节点处生成输出电压。输出节点连接至输出级电阻器的第一端。例如，参照图1B所述，在调压器100B的输入节点110处接收输入电压VIN。通过驱动电路130以及根据输入电压VIN，在调压器100B的输出节点120处生成输出电压VOUT。输出节点120连接至输出级电阻器161的第一端。
在操作915中，基于输出电压来生成反馈电压。例如，参照图1B所述，基于输出电压VOUT，通过反馈电路140生成反馈电压VX。
在操作925中，基于反馈电压来控制输出电压的生成。例如，参照图1B所述，基于反馈电压VX，通过第一控制电路150控制输出电压VOUT的生成。更具体地，如果输出电压VOUT减小，则反馈电压VX也减小并且使第一控制电路150输出适当的电压V1以增大驱动电路130的电流ID，从而增大输出电压VOUT。如果输出电压VOUT增大，则反馈电压VX也增大并且使第一控制电路150输出适当的电压V1以减小驱动电路130的电流ID，从而减小输出电压VOUT。
在操作935中，基于输出级电阻器的第二端处的调节电压来控制反馈电压的生成。例如，参照图1B所述，基于输出级电阻器161的第二端处的调节电压VREG，通过第二控制电路160来控制反馈电压VX的生成。更具体地，如果调节电压VREG减小，则第二控制电路160输出控制信号S至反馈电路140以减小反馈电压VX。减小的反馈电压VX使得第一控制电路150增大输出电压VOUT，这又增大调节电压VREG。如果调节电压VREG增大，则第二控制电路160输出控制信号S至反馈电路140以增大反馈电压VX。增大的反馈电压VX使得第一控制电路150减小输出电压VOUT，这又减小调节电压VREG。因此，根据一些实施例，待提供给负载的调节电压VREG被保持在预定电平。
在一些实施例中，参照图1B、图2、图4、图6和图7所述，基于调节电压VREG控制反馈电压VX包括通过控制电路进行的自动控制。
在一些实施例中，基于调节电压VREG控制反馈电压VX包括手动控制。在一个或多个实施例中，测量调节电压VREG并且将其输出（例如，通过显示器）至调压器的操作者。如上文刚刚所述，操作者基于测量的调节电压VREG来手动调节反馈电压VX以使调节电压VREG达到预定电平。例如，在反馈电路包括参照图3或图6所述的可变电阻器的实施例中，操作者手动地调节相应的控制信号SD（见图3）或电压V2（见图6），从而调节反馈电压VX。
以上方法实施例示出了实例操作，但是不必要求它们按照所示的顺序实施。根据本发明实施例的范围和精神，可以对操作进行适当的添加、替换、更改顺序和/或消除。结合不同特征和/或不同实施例的实施例在本发明的范围内并且在审阅了本发明之后其对于本领域内普通技术人员将是显而易见的。
根据一些实施例，一种调压器包括：输入节点、输出节点、驱动电路、反馈电路、第一控制电路、第二控制电路以及输出级电阻器。驱动电路连接至输入节点和输出节点，并且被配置为由输入节点处的输入电压生成输出节点处的输出电压。反馈电路连接至输出节点并且被配置为基于输出电压生成反馈电压。第一控制电路连接至反馈电路和驱动电路，并且被配置为基于反馈电压来控制输出电压。输出级电阻器具有相对的第一端和第二端。输出级电阻器的第一端连接至输出节点。第二控制电路连接至输出级电阻器的第二端和反馈电路，并且被配置为基于输出级电阻器的第二端处的调节电压来控制反馈电压。
根据一些实施例，一种调压器包括：输入节点、输出节点、驱动晶体管、分压器、第一运算放大器、第二运算放大器和输出级电阻器。驱动晶体管包括连接至输入节点的第一端、连接至输出节点的第二端和栅极端。分压器包括连接在输出节点和中间节点之间的第一电阻器以及连接在中间节点和电源端之间的第二电阻器。第一电阻器或第二电阻器中的至少一个是可变电阻器。第一运算放大器包括连接至参考电压节点的第一输入端、连接至分压器的中间节点的第二输入端和连接至驱动晶体管的栅极端的输出端。输出级电阻器具有相对的第一端和第二端。输出级电阻器的第一端连接至输出节点。第二运算放大器包括连接至设置电压节点的第一输入端、连接至输出级电阻器的第二端的第二输入端以及连接至分压器的可变电阻器的输出端以用于调控可变电阻器的电阻值。
根据一些实施例，一种操作调压器的方法包括：在调压器的输入节点处接收输入电压以及根据输入电压在调压器的输出节点处生成输出电压。输出节点连接至输出级电阻器的第一端。该方法还包括基于输出电压生成反馈电压、基于反馈电压来控制输出电压的生成以及基于输出级电阻器的第二端处的调节电压来控制反馈电压的生成。
本领域普通技术人员应容易知晓一个或者多个公开的实施例实现了上文所阐述的一个或多个优点。在阅读完上述说明书之后，本领域的普通技术人员能够做各种改变、同等替换和其他不同的实施例以作为本发明的广泛公开。因此，能够预期，在此所授予的保护范围仅受所附权利要求及其同等物的限定的限制。

Claims (20)

1.一种调压器，包括：
输入节点；
输出节点；
驱动电路，连接至所述输入节点和所述输出节点,所述驱动电路被配置为根据所述输入节点处的输入电压在所述输出节点处生成输出电压；
反馈电路，连接至所述输出节点，所述反馈电路被配置为基于所述输出电压来生成反馈电压；
第一控制电路，连接至所述反馈电路和所述驱动电路，所述第一控制电路被配置为基于所述反馈电压来控制所述输出电压；
输出级电阻器，具有相对的第一端和第二端，所述输出级电阻器的第一端连接至所述输出节点；以及
第二控制电路，连接至所述输出级电阻器的第二端和所述反馈电路，所述第二控制电路被配置为基于所述输出级电阻器的第二端处的调节电压来控制所述反馈电压。
2.根据权利要求1所述的调压器，其中，所述第一控制电路和所述第二控制电路被配置为响应于流过所述输出级电阻器的负载电流的变化而使所述调节电压保持恒定。
3.根据权利要求1所述的调压器，其中，
所述反馈电路包括具有限定所述反馈电压的可变电压比的分压器；以及
所述第二控制电路被配置为基于所述调节电压改变所述分压器的电压比。
4.根据权利要求3所述的调压器，其中，
所述分压器包括：
第一电阻器，连接在所述输出节点和中间节点之间，所述中间节点连接至所述第一控制电路；以及
第二电阻器，连接在所述中间节点和电源端之间；并且
所述第一电阻器和所述第二电阻器中的至少一个是电阻值在所述第二控制电路的控制下可变的可变电阻器。
5.根据权利要求4所述的调压器，其中，
所述可变电阻器包括多个互连电路，每一个电路都包括彼此连接的电阻器和晶体管；以及
所述第二控制电路连接至所述晶体管的栅极并且被配置为向所述晶体管的栅极提供数字控制信号，从而基于所述调节电压来选择性地使所述晶体管导通或者截止。
6.根据权利要求4所述的调压器，其中，
所述可变电阻器包括晶体管；以及
所述第二控制电路连接至所述晶体管的栅极并且被配置为向所述晶体管的栅极提供模拟控制信号，从而基于所述调节电压来改变所述晶体管的电阻。
7.根据权利要求6所述的调压器，还包括：
连接为二极管形式的晶体管，与所述可变电阻器的晶体管并联连接。
8.根据权利要求1所述的调压器，还包括：
晶体管，连接在所述输出节点和电源端之间；以及
第三控制电路，连接至所述反馈电路和所述晶体管的栅极端，所述第三控制电路被配置为基于所述反馈电压，通过调整流过所述输出节点和所述电源端之间的晶体管的电流来控制所述输出电压。
9.根据权利要求8所述的调压器，还包括：
偏置电压电路，连接至所述晶体管的栅极端并且被配置为向所述晶体管的栅极端提供偏置电压以将所述晶体管配置为饱和状态。
10.根据权利要求1所述的调压器，其中，所述输出级电阻器的电阻值在2Ω至10Ω之间。
11.一种调压器，包括：
输入节点；
输出节点；
驱动晶体管，包括：
第一端，连接至所述输入节点；
第二端，连接至所述输出节点；和
栅极端；
分压器，包括：
第一电阻器，连接在所述输出节点和中间节点之间；和
第二电阻器，连接在所述中间节点和电源端之间，其中，所述第一电阻器和所述第二电阻器中的至少一个是可变电阻器；
第一运算放大器，包括：
第一输入端，连接至参考电压节点；
第二输入端，连接至所述分压器的中间节点；和
输出端，连接至所述驱动晶体管的栅极端；
输出级电阻器，具有相对的第一端和第二端，所述输出级电阻器的第一端连接至所述输出节点；以及
第二运算放大器，包括：
第一输入端，连接至设置电压节点；
第二输入端，连接至所述输出级电阻器的第二端；和
输出端，连接至所述分压器的可变电阻器，用于控制所述可变电阻器的电阻值。
12.根据权利要求11所述的调压器，还包括：
状态机，连接在所述第二运算放大器的输出端和所述分压器的可变电阻器之间，所述状态机被配置为将所述第二运算放大器的输出端处的电压转换为用于控制所述可变电阻器的电阻值的数字控制信号。
13.根据权利要求12所述的调压器，其中，
所述可变电阻器包括多个互连的电路，每一个电路都包括彼此连接的电阻器和晶体管；以及
所述状态机的输出端连接至所述可变电阻器中的晶体管的栅极以向所述晶体管的栅极提供所述数字控制信号，从而选择性地使所述晶体管导通或者截止。
14.根据权利要求11所述的调压器，其中，
所述可变电阻器包括晶体管；以及
所述第二运算放大器的输出端连接至所述可变电阻器的所述晶体管的栅极以向所述晶体管的栅极提供模拟控制信号，从而改变所述晶体管的电阻。
15.根据权利要求14所述的调压器，还包括：
连接为二极管形式的晶体管，与所述可变电阻器的晶体管并联连接。
16.根据权利要求11所述的调压器，还包括：
另一晶体管，连接在所述输出节点和电源端之间，所述另一晶体管被配置为以饱和模式进行工作；
电容器，连接至所述另一晶体管的栅极端；以及
第三运算放大器，包括：
第一输入端，连接至所述参考电压节点；
第二输入端，连接至所述分压器的中间节点；和
输出端，通过所述电容器连接至所述另一晶体管的栅极端。
17.根据权利要求16所述的调压器，其中，
所述驱动晶体管是p沟道金属氧化物半导体(PMOS)晶体管；
所述第一运算放大器的第一输入端是反相输入端，并且所述第一运算放大器的第二输入端是非反相输入端；
所述第二运算放大器的第一输入端是反相输入端，并且所述第二运算放大器的第二输入端是非反相输入端；
所述另一晶体管是n沟道金属氧化物半导体(NMOS)晶体管；以及所述第三运算放大器的第一输入端是反相输入端，并且所述第三运算放大器的第二输入端是非反相输入端。
18.一种操作调压器的方法，所述方法包括：
在所述调压器的输入节点处接收输入电压；
根据所述输入电压，在所述调压器的输出节点处生成输出电压，所述输出节点连接至输出级电阻器的第一端；
反馈电路基于所述输出电压来生成反馈电压，其中，所述反馈电路直接连接至所述输出节点；
基于所述反馈电压来控制所述输出电压的生成；以及
基于所述输出级电阻器的第二端处的调节电压来控制所述反馈电压的生成。
19.根据权利要求18所述的方法，其中，控制所述反馈电压的生成包括手动控制。
20.根据权利要求18所述的方法，其中，控制所述反馈电压的生成包括自动控制。
CN201310583338.XA 2013-03-15 2013-11-19 调压器 Active CN104049662B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/839,295 2013-03-15
US13/839,295 US9461539B2 (en) 2013-03-15 2013-03-15 Self-calibrated voltage regulator

Publications (2)

Publication Number Publication Date
CN104049662A CN104049662A (zh) 2014-09-17
CN104049662B true CN104049662B (zh) 2017-01-04

Family

ID=51502656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310583338.XA Active CN104049662B (zh) 2013-03-15 2013-11-19 调压器

Country Status (3)

Country Link
US (1) US9461539B2 (zh)
CN (1) CN104049662B (zh)
TW (1) TWI546643B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103454572B (zh) * 2012-05-30 2017-07-21 富泰华工业（深圳）有限公司 电池模拟电路
JP5971720B2 (ja) 2012-11-01 2016-08-17 株式会社東芝 電圧レギュレータ
US9246552B2 (en) * 2013-06-28 2016-01-26 Texas Instruments Incorporated Digital shunt regulator for NFC devices
KR20150060254A (ko) * 2013-11-26 2015-06-03 삼성전기주식회사 게이트 구동 장치 및 이를 갖는 인버터
CN106717126B (zh) * 2014-07-25 2019-11-05 路创技术有限责任公司 负载控制系统的自动配置
JP6370151B2 (ja) * 2014-07-31 2018-08-08 エイブリック株式会社 半導体集積回路装置及びその出力電圧調整方法
US9543943B2 (en) * 2014-08-26 2017-01-10 Mediatek Inc. Digital circuit
KR102029490B1 (ko) * 2014-09-01 2019-10-07 삼성전기주식회사 로우 드롭 출력 타입의 전압 레귤레이터 및 이를 갖는 고주파 스위치 제어 장치
US10108209B2 (en) * 2015-02-13 2018-10-23 Toshiba Memory Corporation Semiconductor integrated circuit with a regulator circuit provided between an input terminal and an output terminal thereof
CN104950973B (zh) * 2015-06-29 2016-06-22 陆俊 一种基准电压生成电路和基准电压源
US9600007B2 (en) * 2015-07-28 2017-03-21 National Taipei University Of Technology Low dropout regulator with wide input voltage range
CN106505841B (zh) * 2015-09-07 2018-04-20 比亚迪股份有限公司 开关电源及其初级控制芯片和环路补偿装置
TWI675278B (zh) * 2015-11-09 2019-10-21 力智電子股份有限公司 電源轉換裝置的參數設定電路以及電流產生方法
KR102452518B1 (ko) * 2015-12-09 2022-10-12 삼성디스플레이 주식회사 전원 공급부 및 그의 구동방법
KR20170076497A (ko) * 2015-12-24 2017-07-04 삼성전기주식회사 드라이브 회로
CN108431895B (zh) * 2016-01-27 2023-06-23 慧与发展有限责任合伙企业 忆阻阵列及用于对忆阻阵列编程的方法
US10008931B2 (en) * 2016-03-11 2018-06-26 Toshiba Memory Corporation Semiconductor integrated circuit
TWI599870B (zh) 2016-03-25 2017-09-21 威盛電子股份有限公司 操作系統及控制方法
JP6292325B1 (ja) * 2017-01-20 2018-03-14 日本電気株式会社 半導体集積回路、半導体システムおよび方法
KR20180093451A (ko) * 2017-02-13 2018-08-22 삼성전자주식회사 전력 소모를 감소한 역전압 모니터링 회로 및 이를 포함하는 반도체 장치
US10965212B2 (en) * 2018-04-17 2021-03-30 STMicroelectronics (Alps) SAS Switched-mode power supply with bypass mode
TWI735865B (zh) 2018-04-18 2021-08-11 聯詠科技股份有限公司 發光二極體驅動系統及發光二極體驅動裝置
JP2020042478A (ja) * 2018-09-10 2020-03-19 キオクシア株式会社 半導体集積回路
US10338621B1 (en) * 2018-09-11 2019-07-02 Texas Instruments Incorporated Voltage regulator in USB power delivery integrated circuit
US11171565B2 (en) * 2018-10-05 2021-11-09 Stmicroelectronics (Grenoble 2) Sas Switched-mode power converter
US11340641B2 (en) * 2018-11-07 2022-05-24 Mediatek Inc. Hybrid voltage regulator using bandwidth suppressed series regulator and associated voltage regulating method
US10854245B1 (en) * 2019-07-17 2020-12-01 Intel Corporation Techniques to adapt DC bias of voltage regulators for memory devices as a function of bandwidth demand
JP2021039596A (ja) * 2019-09-04 2021-03-11 株式会社東芝 電源回路
JP2021043786A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体装置および電圧供給方法
EP3832429B1 (en) * 2019-12-05 2023-02-08 NXP USA, Inc. Distributed control of a voltage regulator
US11112811B2 (en) 2020-01-21 2021-09-07 Marvell Asia Pte, Ltd. On-chip parameter generation system with an integrated calibration circuit
US10972115B1 (en) 2020-02-17 2021-04-06 Movellus Circuits, Inc. Methods and apparatus for calibrating a regulated charge sharing analog-to-digital converter (ADC)
US11606089B2 (en) * 2020-07-27 2023-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Decoupling system, method of operating same, and method of fabricating same
CN114092978A (zh) * 2020-08-06 2022-02-25 北京小米移动软件有限公司 信号采集电路及信号采集方法、电子设备
TWI768521B (zh) * 2020-10-28 2022-06-21 瑞昱半導體股份有限公司 具有可控迴轉率的發射器
CN114448451B (zh) * 2020-11-04 2023-10-31 瑞昱半导体股份有限公司 具有可控回转率的发射器
WO2023220660A2 (en) * 2022-05-10 2023-11-16 Opteon Corporation Wide-range, precision supply circuit
CN117118192A (zh) * 2023-04-28 2023-11-24 荣耀终端有限公司 多阶电压输出电路及电源设备

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3715675A (en) * 1970-09-10 1973-02-06 Nippon Gakki Siezo Kk Variable resistor device using a field transistor
EP0782236A1 (en) 1995-12-29 1997-07-02 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Circuit for the protection against overcurrents in power electronic devices, and corresponding method
US5694366A (en) * 1996-05-01 1997-12-02 Micron Quantum Devices, Inc. OP amp circuit with variable resistance and memory system including same
US5850139A (en) * 1997-02-28 1998-12-15 Stmicroelectronics, Inc. Load pole stabilized voltage regulator circuit
EP0864956A3 (en) 1997-03-12 1999-03-31 Texas Instruments Incorporated Low dropout regulators
US6201375B1 (en) * 2000-04-28 2001-03-13 Burr-Brown Corporation Overvoltage sensing and correction circuitry and method for low dropout voltage regulator
JP2002032133A (ja) * 2000-05-12 2002-01-31 Torex Device Co Ltd 安定化電源回路
DE60229260D1 (de) * 2001-07-05 2008-11-20 Power One Inc Induktivitätsstrommessung in isolierten schaltreglern und damit zusammenhängende verfahren
EP1669831A1 (en) 2004-12-03 2006-06-14 Dialog Semiconductor GmbH Voltage regulator output stage with low voltage MOS devices
US7071664B1 (en) 2004-12-20 2006-07-04 Texas Instruments Incorporated Programmable voltage regulator configurable for double power density and reverse blocking
FR2886746B1 (fr) * 2005-06-06 2007-08-10 Atmel Corp Regulation du niveau de tension de sortie
JP4708976B2 (ja) 2005-11-22 2011-06-22 株式会社リコー 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法
JP4740771B2 (ja) 2006-03-03 2011-08-03 株式会社リコー 分圧回路、その分圧回路を使用した定電圧回路及び電圧検出回路、分圧回路のトリミング方法
US20080136396A1 (en) 2006-12-06 2008-06-12 Benjamin Heilmann Voltage Regulator
US8183843B2 (en) 2007-01-26 2012-05-22 Infineon Technologies Ag Voltage regulator and associated methods
US7859240B1 (en) 2007-05-22 2010-12-28 Cypress Semiconductor Corporation Circuit and method for preventing reverse current flow into a voltage regulator from an output thereof
EP2031476B1 (en) 2007-08-30 2011-01-26 austriamicrosystems AG Voltage regulator and method for voltage regulation
US8154263B1 (en) 2007-11-06 2012-04-10 Marvell International Ltd. Constant GM circuits and methods for regulating voltage
JP2009146130A (ja) 2007-12-13 2009-07-02 Oki Semiconductor Co Ltd ドロッパ型レギュレータ
US7973518B2 (en) * 2008-06-05 2011-07-05 Intel Corporation Low noise voltage regulator
US7973521B2 (en) 2008-08-08 2011-07-05 Mediatek Inc. Voltage regulators
US8115463B2 (en) 2008-08-26 2012-02-14 Texas Instruments Incorporated Compensation of LDO regulator using parallel signal path with fractional frequency response
TWI373700B (en) 2008-10-13 2012-10-01 Holtek Semiconductor Inc Active current limiting circuit and power regulator using the same
US8378654B2 (en) 2009-04-01 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage regulator with high accuracy and high power supply rejection ratio

Also Published As

Publication number Publication date
US9461539B2 (en) 2016-10-04
TW201435536A (zh) 2014-09-16
TWI546643B (zh) 2016-08-21
US20140266118A1 (en) 2014-09-18
CN104049662A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
CN104049662B (zh) 调压器
CN1848019B (zh) 恒压电源电路和测试恒定电压源的方法
US8378654B2 (en) Voltage regulator with high accuracy and high power supply rejection ratio
TWI656425B (zh) 用於低壓降穩壓器中增強型暫態響應的半導體結構
US9874887B2 (en) Voltage regulator with adjustable feedback
US20170300075A1 (en) Low-Dropout Regulator
US20140266106A1 (en) Ldo and load switch supporting a wide range of load capacitance
US20140266104A1 (en) An ldo and load switch supporting a wide range of load capacitance
CN104821721B (zh) 用于低压差(ldo)稳压器中增强型瞬态响应的半导体结构
US9007044B2 (en) Constant current driving device having an improved accuracy
AU2016389095A1 (en) Low dropout voltage regulator with improved power supply rejection
US20130033242A1 (en) Voltage regulator with charge pump
JP2008217677A (ja) 定電圧回路及びその動作制御方法
US9110488B2 (en) Wide-bandwidth linear regulator
CN110100219A (zh) 稳压器以及电源
CN106094966A (zh) 一种宽频高电源抑制比的线性稳压器
CN104917369A (zh) 电压源单元及其操作方法
US20220326725A1 (en) Voltage regulator having minimal fluctuation in multiple operating modes
CN103472882A (zh) 集成摆率增强电路的低压差线性稳压器
KR20170026759A (ko) 네거티브 캐패시턴스의 능동 제어를 통한 ldo 레귤레이터의 공급 전원 잡음 제거율을 향상시키는 회로
CN100549900C (zh) 电流发生装置以及应用该电流发生装置的反馈控制系统
WO2012084616A2 (en) Active leakage consuming module for ldo regulator
CN107305399B (zh) Pmos功率电晶体线性降压稳压电路
CN206421260U (zh) 低压差线性稳压器、基准模块及集成片上系统
CN109388167A (zh) 调节电路及提供调节电压至目标电路的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant