CN104950973B - 一种基准电压生成电路和基准电压源 - Google Patents
一种基准电压生成电路和基准电压源 Download PDFInfo
- Publication number
- CN104950973B CN104950973B CN201510369582.5A CN201510369582A CN104950973B CN 104950973 B CN104950973 B CN 104950973B CN 201510369582 A CN201510369582 A CN 201510369582A CN 104950973 B CN104950973 B CN 104950973B
- Authority
- CN
- China
- Prior art keywords
- type triode
- npn type
- pmos
- resistance
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明属于电路设计领域，提供了一种基准电压生成电路和基准电压源。在本发明实施例中，通过所述驱动电路为所述控制模块和所述电压生成模块提供驱动信号，并根据所述电压生成模块输出的基准电压对所述驱动信号进行反馈调节，通过所述控制模块生成控制信号，并由所述电压生成模块根据所述控制信号和所述驱动信号生成并输出大小可控的基准电压，解决了目前基准电压源输出电压固定，不利于生产和测试的问题。
Description
技术领域
本发明属于电路设计领域，尤其涉及一种基准电压生成电路和基准电压源。
背景技术
基准电压源是当代模拟集成电路极为重要的组成部分，它为串联型稳压电路、A/D和D/A转化器提供基准电压，也是大多数传感器的稳压供电电源或激励源。另外，基准电压源也可作为标准电池、仪器表头的刻度标准和精密电流源。
但是，目前的基准电压源输出电压固定，不能根据实际情况进行调节，对于多个设备需要使用基准电压源进行测试时，单个基准电压源很难完成测试任务，给生产和测试工作带来很大的问题，不利于设计时成本的节约。
发明内容
本发明实施例的目的在于提供一种基准电压生成电路，旨在解决目前基准电压源输出电压固定，不利于生产和测试的问题。
为了解决上述技术问题，本发明是这样实现的：一种基准电压生成电路，与电源连接，所述基准电压生成电路包括：驱动电路、控制模块以及电压生成模块；
所述驱动电路的电源端与所述电源的输出端连接，第一输出端与所述控制模块的电压输入端连接，第二输出端与所述电压生成模块的电压输入端连接，反馈端与所述电压生成模块的输出端连接；所述驱动电路为所述控制模块和所述电压生成模块提供驱动信号，并根据所述电压生成模块输出的基准电压对所述驱动信号进行反馈调节；
所述控制模块的电源端与所述电源的输出端连接，第一输出端与所述电压生成模块的第一输入端连接，第二输出端与所述电压生成模块的第二输入端连接；所述控制模块接收所述驱动信号，并生成控制信号；
所述电压生成模块的电源端与所述电源的输出端连接；所述电压生成模块根据所述控制信号停止接入所述驱动信号，并生成可调基准电压。
本发明实施例的目的还在于提供一种基准电压源，与电源连接，所述基准电压源包括上述基准电压生成电路。
在本发明实施例中，通过所述驱动电路为所述控制模块和所述电压生成模块提供驱动信号，并根据所述电压生成模块输出的基准电压对所述驱动信号进行反馈调节，通过所述控制模块生成控制信号，并由所述电压生成模块根据所述控制信号和所述驱动信号生成并输出大小可控的基准电压，解决了目前基准电压源输出电压固定，不利于生产和测试的问题。
附图说明
图1是本发明实施例提供的基准电压生成电路的模块结构图；
图2是本发明实施例提供的基准电压生成电路的电路结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
以下结合具体实施例对本发明的具体实现进行详细描述：
图1示出了本发明实施例提供的基准电压生成电路，为了便于说明，仅列出与本发明实施例相关的部分，详述如下：
本发明实施例提供的基准电压生成电路，与电源VCC连接，该基准电压生成电路包括：驱动电路200、控制模块300以及电压生成模块400；
驱动电路200的电源端与电源VCC的输出端连接，第一输出端和第二输出端分别与控制模块300的电压输入端以及电压生成模块400的电压输入端连接，反馈端与电压生成模块400的输出端连接；驱动电路200为控制模块300和电压生成模块400提供驱动信号，并根据电压生成模块400输出的基准电压对该驱动信号调节进行反馈调节；
控制模块300的电源端与电源VCC的输出端连接，第一输出端和第二输出端分别与电压生成模块400的第一输入端和第二输入端连接；控制模块300接收该驱动信号，并生成控制信号；
电压生成模块400的电源端与电源VCC的输出端连接；电压生成模块400根据该控制信号停止接入该驱动信号，并生成可调基准电压。
图2示出了本发明实施例提供的基准电压生成电路的电路结构，为了便于说明，仅列出与本发明实施例相关的部分，详述如下：
作为本发明一实施例，驱动电路200包括：
第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、第四PMOS管M4、第一PNP型三极管Q1、第二PNP型三极管Q2、第一电阻R1以及第二电阻R2；
第一PMOS管M1的漏极和第二PMOS管M2的漏极以及第三PMOS管M3的漏极为驱动电路200的电源端，第一PMOS管M1的栅极与第一PMOS管M1的源极、第二PMOS管M2的栅极以及第三PMOS管M3的栅极连接，第三PMOS管M3的栅极为驱动电路200的第一输出端，第一PMOS管M1的源极与第一电阻R1的第一端连接，第二PMOS管M2的源极与第一PNP型三极管Q1的基极以及第二PNP型三极管Q2的发射极连接，第二PNP型三极管Q2的基极为驱动电路200的反馈端，第三PMOS管M3的源极与第四PMOS管M4的漏极连接，第三PMOS管M3的源极与第四PMOS管M4的漏极的公共连接端为驱动电路200的第二输出端，第四PMOS管M4的栅极与第四PMOS管M4的源极以及第二电阻R2的第一端连接，第二电阻R2的第二端与第一PNP型三极管Q1的发射极连接，第一电阻R1的第二端与第一PNP型三极管Q1的集电极以及第二PNP型三极管Q2的集电极共接于地。
作为本发明一实施例，控制模块300包括：
第五PMOS管M5、第六PMOS管M6、第一NPN型三极管N1以及第二NPN型三极管N2；
第五PMOS管M5的漏极和第一NPN型三极管N1的集电极为控制模块300的电源端，第五PMOS管M5的栅极为控制模块300的电压输入端，第五PMOS管M5的源极与第一NPN型三极管N1的基极、第六PMOS管M6的栅极以及第二NPN型三极管N2的集电极连接，第一NPN型三极管N1的发射极为控制模块300的第一输出端，第六PMOS管M6的漏极为控制模块300的第二输出端，第六PMOS管M6的源极与第二NPN型三极管N2的基极连接，第二NPN型三极管N2的发射极接地。
作为本发明一实施例，电压生成模块400包括：
第三NPN型三极管N3、第四NPN型三极管N4、第五NPN型三极管N5、第六NPN型三极管N6、第七NPN型三极管N7、第八NPN型三极管N8、第九NPN型三极管N9、第十NPN型三极管N10、第十一NPN型三极管N11、第十二NPN型三极管N12、第十三NPN型三极管N13、第三电阻R3、第四电阻R4、第五电阻R5以及运算放大器AMP；
第三NPN型三极管N3的集电极和第四NPN型三极管N4的集电极为电压生成模块400的电源端，第三NPN型三极管N3的基极与运算放大器AMP的输出端连接，第三NPN型三极管N3的发射极和第五NPN型三极管N5的基极为电压生成模块的第一输入端，第五NPN型三极管N5的集电极与第四NPN型三极管N4的发射极连接，第四NPN型三极管N4的基极为电压生成模块的电压输入端，第五NPN型三极管N5的发射极与第三电阻R3的第一端连接，第五NPN型三极管N5的发射极与第三电阻R3的第一端的公共连接端为电压生成模块的输出端，第三电阻R3的第二端与第四电阻R4的第一端以及第五电阻R5的第一端连接，第五电阻R5的第二端与运算放大器AMP的反相输入端以及第六电阻R6的第一端连接，第六电阻R6的第二端与第十NPN型三极管N10的基极和集电极连接，第四电阻R4的第二端与运算放大器AMP的正相输入端以及第六NPN型三极管N6的基极和集电极连接，第六NPN型三极管N6的发射极与第七NPN型三极管N7的基极和集电极连接，第七NPN型三极管N7的发射极与第八NPN型三极管N8的基极和集电极连接，第八NPN型三极管N8的发射极与第九NPN型三极管N9的基极和集电极连接，第九NPN型三极管N9的基极为电压生成模块的第二输入端，第十NPN型三极管N10的发射极与第十一NPN型三极管N11的基极和集电极连接，第十一NPN型三极管N11的发射极与第十二NPN型三极管N12的基极和集电极连接，第十二NPN型三极管N12的发射极与第十三NPN型三极管N13的基极和集电极连接，第九NPN型三极管N9的发射极和第十三NPN型三极管N13的发射极共接于地。
在本发明实施例中，第四电阻R4与第五电阻R5的阻值相同，第十NPN型三极管N10至第十三NPN型三极管N13的尺寸为第六NPN型三极管N6至第九NPN型三极管N9尺寸的n倍，即第十NPN型三极管N10至第十三NPN型三极管N13的PN结电压为第六NPN型三极管N6至第九NPN型三极管N9PN结电压的n倍，n为正整数。
下面对本发明实施例提供的基准电压生成电路的工作原理进行说明。
驱动电路200用于为控制模块300、电压生成模块400提供驱动信号，同时为运算放大器AMP提供工作电压，驱动电路200中第一PMOS管M1、第二PMOS管M2和第三PMOS管M3组成了电流镜，第四PMOS管M4、第二电阻R2、第一PNP型三极管Q1、第二PNP型三极管Q2用于根据电压生成模块400的输出电压Vout进行反馈调节驱动电路200第二输出端输出的电压大小。
控制模块300用于电压生成模块在上电时驱动其停止接入驱动信号，使得电路能够正常的上电工作，电压生成模块启动时，第五PMOS管M5和第六PMOS管M6导通，第二NPN型三极管N2关闭，第五PMOS管M5和第一NPN型三极管N1形成了电流通路，使得电压生成模块能够正常的启动。
在本发明实施例中，电压生成模块400的两个分支分别由4个串联的NPN三极管连接而成，第四NPN型三极管N4为第五NPN型三极管N5提供集电极电流，第三NPN型三极管N3为第五NPN型三极管N5提供基极电流，其中N10、N11、N12、N13的尺寸为N6、N7、N8、N9的尺寸的n倍。在实际应用中，两个分支中分别串联的NPN型三极管的个数根据需要进行设置，例如，两路分别串联m个NPN型三极管，且第二支路串联的三极管的尺寸是第一支路串联的三极管的尺寸的n倍，则电压生成模块400的输出电压Vout可以根据以下算式进行计算：
；
且为得到零温度系数，则须满足：
；
其中，表示单个三极管的基极与发射极之间的电压差值，VT表示热电势系数。
在此基础上，只需要调节m值和第三电阻R3的阻值就可以对输出的基准电压Vout调节进行反馈调节。
以下以m为4进行举例说明，运算放大器AMP用于强制其正相输入端电压和反相输入端电压相同，由于R4=R5，所以流过电阻R4和电阻R5的电流相等，即有：
；
根据以下算式计算电压生成模块的输出电压Vout：
；
其中，表示两个串联连接的三极管（N6与N7，N8与N9，N10与N11，N12与N13）的基极与发射极之间的电压差值。
本发明实施例中，只需调节第三电阻R3的阻值就可以对输出的基准电压Vout进行调节，R3越大，输出的基准电压越大。
一般三极管的VBE约为750mV，当R3=0时，输出的基准电压Vout=5V，Vout可同时作为基准电压和内部电源。
本发明实施例还提供了一种基准电压源，与电源连接，该基准电压源包括上述基准电压生成电路。
在本发明实施例中，通过所述驱动电路为所述控制模块和所述电压生成模块提供驱动信号，并根据所述电压生成模块输出的基准电压对所述驱动信号进行反馈调节，通过所述控制模块生成控制信号，并由所述电压生成模块根据所述控制信号和所述驱动信号生成并输出大小可控的基准电压，解决了目前基准电压源输出电压固定，不利于生产和测试的问题。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种基准电压生成电路，与电源连接，其特征在于，所述基准电压生成电路包括：驱动电路、控制模块以及电压生成模块；
所述驱动电路的电源端与所述电源的输出端连接，第一输出端与所述控制模块的电压输入端连接，第二输出端与所述电压生成模块的电压输入端连接，反馈端与所述电压生成模块的输出端连接；所述驱动电路为所述控制模块和所述电压生成模块提供驱动信号，并根据所述电压生成模块输出的基准电压对所述驱动信号进行反馈调节；
所述控制模块的电源端与所述电源的输出端连接，第一输出端与所述电压生成模块的第一输入端连接，第二输出端与所述电压生成模块的第二输入端连接；所述控制模块接收所述驱动信号，并生成控制信号；
所述电压生成模块的电源端与所述电源的输出端连接；所述电压生成模块根据所述控制信号停止接入所述驱动信号，并生成可调基准电压。
2.如权利要求1所述的基准电压生成电路，其特征在于，所述驱动电路包括：
第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一PNP型三极管、第二PNP型三极管、第一电阻R1以及第二电阻R2；
所述第一PMOS管的漏极和所述第二PMOS管的漏极以及所述第三PMOS管的漏极为所述驱动电路的电源端，所述第一PMOS管的栅极与所述第一PMOS管的源极、所述第二PMOS管的栅极以及所述第三PMOS管的栅极连接，所述第三PMOS管的栅极为所述驱动电路的第一输出端，所述第一PMOS管的源极与所述第一电阻R1的第一端连接，所述第二PMOS管的源极与所述第一PNP型三极管的基极以及所述第二PNP型三极管的发射极连接，所述第二PNP型三极管的基极为所述驱动电路的反馈端，所述第三PMOS管的源极与所述第四PMOS管的漏极连接，所述第三PMOS管的源极与所述第四PMOS管的漏极的公共连接端为所述驱动电路的第二输出端，所述第四PMOS管的栅极与所述第四PMOS管的源极以及所述第二电阻R2的第一端连接，所述第二电阻R2的第二端与所述第一PNP型三极管的发射极连接，所述第一电阻R1的第二端与所述第一PNP型三极管的集电极以及所述第二PNP型三极管的集电极共接于地。
3.如权利要求1所述的基准电压生成电路，其特征在于，所述控制模块包括：
第五PMOS管、第六PMOS管、第一NPN型三极管以及第二NPN型三极管；
所述第五PMOS管的漏极和所述第一NPN型三极管的集电极为所述控制模块的电源端，所述第五PMOS管的栅极为所述控制模块的电压输入端，所述第五PMOS管的源极与所述第一NPN型三极管的基极、所述第六PMOS管的栅极以及所述第二NPN型三极管的集电极连接，所述第一NPN型三极管的发射极为所述控制模块的第一输出端，所述第六PMOS管的漏极为所述控制模块的第二输出端，所述第六PMOS管的源极与所述第二NPN型三极管的基极连接，所述第二NPN型三极管的发射极接地。
4.如权利要求1所述的基准电压生成电路，其特征在于，所述电压生成模块包括：
第三NPN型三极管、第四NPN型三极管、第五NPN型三极管、第六NPN型三极管、第七NPN型三极管、第八NPN型三极管、第九NPN型三极管、第十NPN型三极管、第十一NPN型三极管、第十二NPN型三极管、第十三NPN型三极管、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6以及运算放大器；
所述第三NPN型三极管的集电极和所述第四NPN型三极管的集电极为所述电压生成模块的电源端，所述第三NPN型三极管的基极与所述运算放大器的输出端连接，所述第三NPN型三极管的发射极和所述第五NPN型三极管的基极为所述电压生成模块的第一输入端，所述第五NPN型三极管的集电极与所述第四NPN型三极管的发射极连接，所述第四NPN型三极管的基极为所述电压生成模块的电压输入端，所述第五NPN型三极管的发射极与所述第三电阻R3的第一端连接，所述第五NPN型三极管的发射极与所述第三电阻R3的第一端的公共连接端为所述电压生成模块的输出端，所述第三电阻R3的第二端与所述第四电阻R4的第一端以及所述第五电阻R5的第一端连接，所述第五电阻R5的第二端与所述运算放大器的反相输入端以及所述第六电阻R6的第一端连接，所述第六电阻R6的第二端与所述第十NPN型三极管的基极和集电极连接，所述第四电阻R4的第二端与所述运算放大器的正相输入端以及所述第六NPN型三极管的基极和集电极连接，所述第六NPN型三极管的发射极与所述第七NPN型三极管的基极和集电极连接，所述第七NPN型三极管的发射极与所述第八NPN型三极管的基极和集电极连接，所述第八NPN型三极管的发射极与所述第九NPN型三极管的基极和集电极连接，所述第九NPN型三极管的基极为所述电压生成模块的第二输入端，所述第十NPN型三极管的发射极与所述第十一NPN型三极管的基极和集电极连接，所述第十一NPN型三极管的发射极与所述第十二NPN型三极管的基极和集电极连接，所述第十二NPN型三极管的发射极与所述第十三NPN型三极管的基极和集电极连接，所述第九NPN型三极管的发射极和所述第十三NPN型三极管的发射极共接于地。
5.如权利要求4所述的基准电压生成电路，其特征在于，所述第四电阻R4与所述第五电阻R5的阻值相同。
6.如权利要求4所述的基准电压生成电路，其特征在于，所述第十NPN型三极管、所述第十一NPN三极管、所述第十二NPN型三极管以及所述第十三NPN型三极管的尺寸是所述第六NPN三极管、所述第七NPN型三极管、所述第八NPN型三极管以及所述第九NPN型三极管的尺寸的n倍，n为正整数。
7.一种基准电压源，与电源连接，其特征在于，所述基准电压源包括如权利要求1-6任一所述的基准电压生成电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510369582.5A CN104950973B (zh) | 2015-06-29 | 2015-06-29 | 一种基准电压生成电路和基准电压源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510369582.5A CN104950973B (zh) | 2015-06-29 | 2015-06-29 | 一种基准电压生成电路和基准电压源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104950973A CN104950973A (zh) | 2015-09-30 |
| CN104950973B true CN104950973B (zh) | 2016-06-22 |
Family
ID=54165689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510369582.5A Active CN104950973B (zh) | 2015-06-29 | 2015-06-29 | 一种基准电压生成电路和基准电压源 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104950973B (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399437B1 (ko) * | 2001-06-29 | 2003-09-29 | 주식회사 하이닉스반도체 | 내부 전원전압 발생장치 |
| US7498780B2 (en) * | 2007-04-24 | 2009-03-03 | Mediatek Inc. | Linear voltage regulating circuit with undershoot minimization and method thereof |
| US8513930B2 (en) * | 2009-11-25 | 2013-08-20 | Broadcom Corporation | Active power switch topology for switching regulators |
| CN102880218B (zh) * | 2012-10-12 | 2014-12-17 | 西安三馀半导体有限公司 | 宽输入范围的线性稳压器 |
| US9461539B2 (en) * | 2013-03-15 | 2016-10-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-calibrated voltage regulator |
| CN103677059B (zh) * | 2013-12-20 | 2015-08-26 | 珠海全志科技股份有限公司 | 具有温度检测功能的参考电压源电路 |
-
2015
- 2015-06-29 CN CN201510369582.5A patent/CN104950973B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104950973A (zh) | 2015-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103488227B (zh) | 一种带隙基准电压电路 | |
| CN101630176B (zh) | 低电压cmos带隙基准电压源 | |
| CN210691139U (zh) | 亚带隙补偿参考电压生成电路和亚带隙参考电压生成器 | |
| US10234889B2 (en) | Low voltage current mode bandgap circuit and method | |
| US9651980B2 (en) | Bandgap voltage generation | |
| CN107272818B (zh) | 一种高压带隙基准电路结构 | |
| CN104460810A (zh) | 一种可固定温度系数的电压基准电路 | |
| CN105676928A (zh) | 一种带隙基准电路 | |
| CN105468071A (zh) | 一种带隙基准电压源电路和集成电路 | |
| JP2013525902A5 (zh) | ||
| CN209433274U (zh) | 一种自偏置的恒流生成电路结构 | |
| CN102262414A (zh) | 一种带隙基准源产生电路 | |
| CN108427468A (zh) | 一种低温漂快速瞬态响应高电源抑制比带隙基准电压源 | |
| CN108469862B (zh) | 低温漂电流源基准电路 | |
| CN109343641A (zh) | 一种高精度的电流基准电路 | |
| CN109917843B (zh) | 一种自偏置的恒流生成电路结构及恒流生成方法 | |
| CN203643886U (zh) | 一种带隙基准源电路和带隙基准源 | |
| CN104950973B (zh) | 一种基准电压生成电路和基准电压源 | |
| CN115357088B (zh) | 一种具有简易结构的低温度系数供电电路 | |
| CN103941796A (zh) | 带隙基准电路 | |
| TW202046041A (zh) | 電壓產生器 | |
| JP6333555B2 (ja) | 幅広い電流検知範囲のための合成された電流検知レジスタ | |
| CN108345336B (zh) | 能隙参考电路 | |
| CN105607685B (zh) | 一种动态偏置电压基准源 | |
| CN104898756B (zh) | 一种电压调整电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210806 Address after: Room 78328, building 3, No. 1800, Panyuan Road, Changxing Town, Chongming District, Shanghai 202150 (Shanghai Taihe Economic Development Zone) Patentee after: Dushi (Shanghai) science and Technology Service Center Address before: 239000 No. 12, Shuixi village, Shuikou Town, Shuikou Town, Lai An county, Chuzhou, Anhui Patentee before: Lu Jun |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230420 Address after: 201499 No.139 Xiaoweng Road, Fengxian District, Shanghai Patentee after: SHANGHAI HOPE-SAILING AUTOMATION ELECTRIC CO.,LTD. Address before: Room 78328, building 3, No. 1800, Panyuan Road, Changxing Town, Chongming District, Shanghai 202150 (Shanghai Taihe Economic Development Zone) Patentee before: Dushi (Shanghai) science and Technology Service Center |