CN104025225A - 储能结构、制造用于储能结构的支承结构的方法及包含储能结构的微电子组件和系统 - Google Patents

储能结构、制造用于储能结构的支承结构的方法及包含储能结构的微电子组件和系统 Download PDF

Info

Publication number
CN104025225A
CN104025225A CN201180074610.0A CN201180074610A CN104025225A CN 104025225 A CN104025225 A CN 104025225A CN 201180074610 A CN201180074610 A CN 201180074610A CN 104025225 A CN104025225 A CN 104025225A
Authority
CN
China
Prior art keywords
loose structure
energy storage
storage device
substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180074610.0A
Other languages
English (en)
Other versions
CN104025225B (zh
Inventor
D·S·加德纳
陈朝晖
金薇
E·C·汉纳
J·L·古斯塔夫松
T·V·阿尔德里奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104025225A publication Critical patent/CN104025225A/zh
Application granted granted Critical
Publication of CN104025225B publication Critical patent/CN104025225B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/04—Hybrid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/04—Processes of manufacture in general
    • H01M4/0438—Processes of manufacture in general by electrochemical processing
    • H01M4/044—Activating, forming or electrochemical attack of the supporting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/36—Selection of substances as active materials, active masses, active liquids
    • H01M4/38—Selection of substances as active materials, active masses, active liquids of elements or alloys
    • H01M4/386—Silicon or alloys based on silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Secondary Cells (AREA)
  • Semiconductor Memories (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

一种储能结构包括储能装置，储能装置包括包含多个通道(111、121)的至少一个多孔结构(110、120、510、1010)，多个通道(111、121)的每一个具有到多孔结构的表面(115、116、515、516、1015、1116)的开口(112、122)，并且进一步包括用于储能装置的支承结构(102、402、502、1002)。在特定的实施例中，多孔结构和支承结构两者都由第一材料形成，并且支承结构物理接触储能装置的第一部分(513、813、1213)并且暴露储能装置的第二部分(514、814、1214)。

Description

储能结构、制造用于储能结构的支承结构的方法及包含储能结构的微电子组件和系统
相关申请的交叉引用
该申请与2010年4月2日提交并且转让给与本申请所转让的相同的受让人的国际申请No.PCT/US2010/029821有关。
发明领域
本发明的公开的实施例一般涉及储能装置，并且更具体地涉及用于储能装置的支承结构。
发明背景
现代社会依赖于随时可用的能量。由于对能量的需求增加，能够有效地存储能量的装置变得越来越重要。因此，包括电池、电容器、电化学电容器(EC)(包括伪电容器和双电层电容器(EDLC)－也被称为超级电容器，还有其他名称)、混合EC等的储能装置正广泛地用于电子领域并且超出电子领域。具体而言，电容器广泛地用于从电气电路和功率输送到电压调节和电池更换的范围的应用。电化学电容器通过高储能容量以及包括高功率密度、小尺寸、低重量的其他可取的特性表征，并且因此已成为用于多种储能应用的有前途的选择。
以上所述的相关案例(国际申请No.PCT/US2010/029821)公开了用于例如利用多孔硅形成高能量密度的电化学电容器的三维结构。在一些公开的实施例中，电化学工艺被用于蚀刻深入到硅结构中的孔，并且孔采用电解质或采用与电解质组合的高k介电材料和/或薄导电膜填充。
附图说明
通过结合图中附图阅读下面的详细描述，将更好地理解所公开的实施例，其中：
图1和2为根据本发明的实施例的储能结构的截面图；
图3为根据本发明的实施例的形成于多孔结构的通道中的双电层的描绘；
图4a和4b分别为根据本发明的实施例的多孔硅结构的表面和截面切片的图像；
图5为根据本发明的实施例的包括支承结构的储能结构的截面图；
图6为示出了根据本发明的实施例的制造用于储能装置的支承结构的方法的流程图；
图7-9为根据本发明的实施例在图6中所示的在它们的制造过程中的多个点处的支承结构和/或储能装置(或其部分)的截面图；
图10和11分别为根据本发明的实施例的储能结构的一部分的平面和截面图；
图12为根据本发明的实施例的图10和11的储能结构的一部分的截面图；
图13为示出了根据本发明的实施例的制造用于储能装置的支承结构的方法的流程图；
图14为根据本发明的实施例的微电子组件的截面图；以及
图15为根据本发明的实施例的计算系统的示意图；
为了说明的简单和清楚起见，附图示出一般的构造方式，并且可省略公知特征和技术的描述和细节，以免不必要地使对本发明的所描述的实施例的讨论模糊。此外，在附图中元件不一定按比例绘制。例如，附图中的一些元件的尺寸可相对于其他元件被夸大，以有助于提高对本发明的实施例的理解。可按照理想的方式示出某些图以帮助理解，诸如当结构被示为具有直线、锐角和/或平行的平面等时，这些情形在真实世界条件下有可能不那么对称和有序。不同附图中的相同附图标记表示相同元件，但相似的附图标记不一定表示相似的元件。
说明书和附图中的术语“第一”、“第二”、“第三”、“第四”等等(如果有的话)被用于区分相似元件而不一定用于描述特定顺序或时间顺序。应理解，如此使用的术语在适当情况下是可互换的，例如使得本文中所描述的本发明的实施例能以不同于本文所示出或以其他方式描述的顺序操作。同样，如果本文中描述为包括一系列的步骤的方法，则本文中所呈现的这些步骤的顺序不一定为可执行这些步骤的唯一顺序，并且可能可省略某些所述步骤和/或可能可将本文中未描述的某些其他步骤添加到该方法中。此外，术语“包括”、“包含”、“具有”和它们的任何变型旨在覆盖非排他性的包括，使得包括一列要素的过程、方法、制品或装置不一定限于那些要素，但可包括未明确列出或此类过程、方法、制品或装置固有的其它要素。
说明书和权利要求书中的术语“左”、“右”、“前”，“后”，“顶部”、“底部”，“上方”，“下方”等(如果有的话)被用于描述目的而不一定用于描述永久的相对位置，除非另外特别或通过上下文说明。应理解，如此使用的术语在适当情况下是可互换的，使得本文中所描述的本发明的实施例例如能以不同于本文所示出或以其他方式描述的其他取向来操作。本文中所使用的术语“耦合”被定义为以电或非电方式直接或间接连接。本文描述为彼此“毗邻”的对象可在物理上彼此接触、或彼此靠近或彼此在相同的一般区域或区域，视短语所使用的上下文的情况而定。本文中所出现的短语“在一个实施例中”不一定指的是相同实施例。
附图的详细描述
在本发明的一个实施例中，储能结构包括储能装置(例如，电化学电容器)，该储能装置包括包含多个孔或通道的至少一个多孔结构(例如，多孔硅)，多个孔或通道中的每一个具有到多孔结构的表面的开口，并且该储能结构进一步包括用于储能装置的支承结构。在特定的实施例中，多孔结构和支承结构两者都由相同的材料形成，并且支承结构物理接触储能装置的第一部分并且暴露储能装置的第二部分。
薄膜电化学电容器装置比厚的三维EC装置更容易制造，但不能存储与更厚的结构所能存储的几乎一样多的能量。因此，优选更厚的、三维的装置，但是按比例放大薄膜EC装置以实现所需的厚度可能是有挑战性的，主要因为更厚的结构是易碎的并且易于损坏。本发明的实施例通过引入提供必要的机械强度的框架或支架(即，以上所述的支承结构)来提高多孔结构的强度。这种机械强度的提高使衬底能够被完全蚀刻穿，这又允许材料(诸如，高k电介质和低电阻导体)的穿透衬底沉积。除其他优势之外，这些材料导致增加的电容和/或击穿电压(并因此增加的能量密度和储能容量)、增加的可实现的功率输出和降低的等效串联电阻(ESR)。对于这种材料的穿透衬底沉积(例如，通过原子层沉积、扩散炉等等执行的)趋向于比其他技术更快(并因此更成本高效)，至少部分因为将被沉积的材料可被引入孔的一端并且从另一端泵浦出，而不需要被泵浦回第一端，在非穿透衬底沉积的情况下也是如此。
虽然本文中的讨论很大程度上将集中于电化学电容器，但“储能装置”设计除EC之外明确地包括像电化学电容器一样以下更详细讨论的混合电化学电容器和伪电容器、以及电池、燃料电池、以及存储能量的类似的装置。“储能结构”是本文用来表示连同支承结构一起的储能装置的短语，并且本文中公开了这种结构的多种实施例。根据本发明的实施例的储能结构可用于多种应用，包括汽车、公共汽车、火车、飞机、其他运输车辆、家庭能源存储、用于由太阳能或风能发电机产生的能量的存储(特别是能量收集装置)和许多其他的应用之中。
电化学电容器根据类似于管理传统的平行板电容器的那些原理操作，但是也存在某些重要的差异。一个显著的差异涉及电荷分离机制：对于EC，这通常采取所谓的双电层或EDL形式，而不是传统电容器的电介质。EDL由在高表面积的电极和电解质之间的界面处的离子的电化学行为产生，并且产生有效的电荷分离，尽管这些层如此接近。(物理分离距离为大约一个纳米。)因此，典型的EC可被看作在它的EDL中存储电荷。EDL的每个层是导电的，但是双层性质防止电流在它们的边界上流动。(以下结合图3进一步讨论EDL。)与传统的电容器中一样，电化学电容器中的电容与电极的表面积成正比并且与电荷分离距离成反比。在电化学电容器中可实现的非常高的电容是部分地由于可归于多通道多孔结构的非常高的表面积和可归于EDL的纳米级电荷分离距离，如上面所述的EDL由于电解质的存在而产生。根据本发明的实施例可使用的一种类型的电介质的是离子液体。另一种是包括含有离子的溶剂的电解质(例如，Li2SO4、LiPF6)。也可能是有机电解质和固态电解质。
伪电容器是储能装置，该储能装置像电容器一样起作用，但也呈现导致电荷存储的反应。通常地，伪电容器的电极中的一个用过渡金属氧化物(诸如，MnO2、RuO2、NiOx、Nb2O5、V2O5等等)或其他材料涂覆，其他材料包括Mo2N、VN、W2N、W2C(碳化钨)、Mo2C、VC、合适的导电聚合物、或类似的材料。这些材料可与诸如氢氧化钾(KOH)之类的电解质一起使用；当装置被充电时，电解质在反应中将与材料发生反应，该反应允许能量将以类似于电池的能量存储的方式被存储。更具体地，这些材料通过高度可逆的表面和表面下的氧化还原(法拉第)反应存储能量，但同时双电层储能机制依然存在并且提供潜在的高功率。
混合电化学电容器是结合EC和电池的属性的储能装置。在一个示例中，用锂离子材料涂覆的电极与电化学电容器结合，以产生具有EC的快速充电和放电特性和电池的高能量密度的装置。另一方面，与电池类似，混合EC具有比电化学电容器更短的预期寿命。
现参照附图，图1和2为根据本发明的实施例的储能装置100的截面图。如图1和2所示，储能装置100包括储能装置101和支承结构102。储能装置101包括通过隔离件130互相隔离的导电结构110和导电结构120，隔离件130为电绝缘体和离子导体。隔离件130防止导电结构110和120不彼此物理接触，以防止电短路。(在其他实施例中，由于以下所讨论的原因，隔离件不是必要的并且可省略。)
导电结构110和120中的至少一个包括包含多个通道的多孔结构，多个通道中的每一个具有到多孔结构的表面的开口。这个特征是以下描述的用于形成多孔结构的工艺的结果。作为示例，多孔结构可形成于导电或半导电材料中。替代地，多孔结构可形成于绝缘材料(例如，氧化铝)内，该绝缘材料用导电薄膜(例如，诸如氮化钛(TiN)之类的ALD导电薄膜)涂覆。在这方面，因为它们降低了有效串联电阻，因此具有更大导电性的材料是有利的。在所示的实施例中，导电结构110和导电结构120两者都包括这种多孔结构。相应地，导电结构110包括具有到对应的多孔结构的表面115的开口112的通道111，以及导电结构120包括具有到对应的多孔结构的表面125的开口122的通道121。
储能装置100的各种配置是可能的。在图1的实施例中，例如，储能装置100包括两个不同的多孔结构(即，导电结构110和导电结构120)，两个不同的多孔结构已与在中间的隔离件130面对面地接合在一起。作为另一示例，在图2的实施例中，储能装置100包括单个平面多孔结构，该单个平面多孔结构中的第一部分(导电结构110)通过包含隔离件130的沟槽231与第二部分(导电结构120)隔开。导电结构中的一个将是正极侧，并且另一导电结构将是负极侧。作为示例，隔离件130可以是可渗透膜或其他多孔聚合物隔离件。一般而言，隔离件防止阳极和阴极的物理接触(该物理接触将产生装置中的电气故障)，同时允许离子电荷载体的转移。除聚合物隔离件之外，多种其他隔离件类型也是可能的。这些隔离件包括非织造纤维片材、液体膜、聚合物电解质、固体离子导体等等。
应当注意，虽然图2所示的隔离件可能不一定按照这里所示的配置，例如，因为支承结构102可用于保持结构110和120之间的物理隔离。作为另一示例，导电结构110和120可各附连至陶瓷封装(未示出)，陶瓷封装将会保持两个导电结构彼此物理隔离。
作为示例，导电结构110和120的多孔结构可通过湿法蚀刻工艺产生，在湿法蚀刻工艺中应用至导电结构的表面的液体蚀刻剂以至少某种程度上类似于水能够在岩石中雕刻通道的方式蚀刻掉导电结构的部分。这是为什么通道中的每一个具有到导电结构的表面的开口；湿法蚀刻方法不能够在多孔结构中产生全封闭的腔，即，像被限制(trap)在岩石中的气泡的到表面的没有开口的腔，如被限制在岩石中的气泡。因为存在或添加其他材料——实际上有可能在多个实施例中发生——的原因，这并不是说那些开口不能用其他材料覆盖或以其他方式封闭，但是不论是否覆盖，所描述的到表面的开口为根据本发明的至少一个实施例的每个多孔结构的中每个通道的特征。(其中开口可被覆盖的一个实施例是其中在通道的顶部上生长作为用于电路或其它线路的位置的外延硅的层的实施例。)
利用正确的蚀刻剂，应当可能由多种材料制造具有所需特性的多孔结构。作为示例，可通过用氢氟酸和乙醇的混合物蚀刻硅衬底产生多孔硅结构。更具体地，可通过诸如阳极化和染色蚀刻工艺形成多孔硅和其他多孔硅。
除已经提及的多孔硅之外，可能尤其适用于根据本发明的储能设备的一些其他材料是多孔锗和多孔锡。使用多孔硅的可能的优点包括其与现有硅技术的兼容性。由于与硅相比，锗享有进一步的可能优点：其天然氧化物(氧化锗)是可水溶的并且因此容易被移除，因此多孔锗享有由现有技术产生的类似的优点。(在硅的表面上形成的天然氧化物可捕获电荷，这是不合需要的结果。)多孔锗还与硅技术高度兼容。使用作为零带隙材料的多孔锡的可能的优点包括相对某些其他导电或半导电的材料它的增强的导电性。其他材料也可用于多孔结构，包括碳化硅、合金(诸如硅和锗的合金)、以及金属(诸如铜、铝、镍、钙、钨、钼、和锰)。
再参照图1和2，储能装置100进一步包括(在图1所示的实施例中)在多孔结构的至少一部分上的和通道111和/或通道121的至少一些之中的导电涂层140。这种导电涂层可能是必须的，以保持或增强多孔结构的导电性，或可有助于降低ESR，从而提高性能。例如，具有更低ESR的装置能够传动更高功率(可在更大加速度、更高马力等方面体现)。相反，至少部分由于许多能量作为热量被浪费的事实，更高ESR(普遍存在典型电池内部的情况)限制了可获得的能量的量。
图1的实施例是其中通道111从多孔结构110的表面115完全通过多孔结构延伸到多孔结构110的相对的表面116的实施例，并因此为可称为“蚀刻穿透”多孔结构的示例。所示的这个实施例显示到被支承结构102阻塞的通道111的表面116的开口；因此，所示的实施例可能不允许以上提及的穿透衬底材料沉积作为蚀刻穿透多孔结构的可能优点。然而，支承结构102的经修改的配置以及多种其他支承结构实施例可支承以下将详细讨论的这种穿透衬底材料沉积。
图1和2中还示出电解质150，如上所述，电解质150产生EDL。在图中利用随机排列的圆圈表示电解质150(以及本文所描述的其他电解质)。该表示旨在表达电解质是包含自由离子的物质(包括凝胶状材料的液体或固体)的概念。圆圈是为了方便起见而选择的，并且不旨在隐含对电解质成份或质量的任何限制，包括有关离子的尺寸、形状或数量的任何限制。
在引入电解质150之后，如图3所示意性地描绘的，在多孔结构的通道中形成双电层。在该图中，已在通道111中的一个内形成双电层330。EDL330由两层离子组成，其中一层为通道111的侧壁的电荷(在图3描绘为正，但在其他实施例中可以是负的)，以及其中另一层由电解质中的自由电子形成。因此，EDL330提供对电容器运行必要的电荷分离。如上所述，电解的EC的大电容并因此储能潜力部分地由于电解质离子和电极表面电荷之间的小分离距离(大约1nm)而产生。
应当注意，多孔结构的图1和图2描述是高度理想化的，仅举一个示例，所有通道111和121被显示为仅垂直延伸。实际上，通道将在多个方向分叉以产生可能看起来是图4所示的多孔结构的紊乱的、无序的图案。
图4a和4b分别为根据本发明的实施例的多孔结构400(在这种情况下，多孔硅)的表面和截面切片的扫描电子显微镜(SEM)图像。如所示的，多孔结构400包含多个通道411。应当理解，通道411可能沿着它们的长度扭曲和转动，使得单个通道可具有垂直和水平部分以及既不完全垂直又不完全水平但介于两者之间的部分。注意，在图4b中，通道靠近但不完全达到经蚀刻的结构的底部，因此留下在通道之下的未蚀刻的硅的层402。在一个实施例中，未蚀刻的层402充当用于多孔结构400(和用于对应的储能装置，未示出)的支承结构，并因此等效于支承结构102。
图5为根据本发明的实施例的包括支承结构的储能结构500的截面图。如图5所示，储能结构500包括储能装置(仅示出该储能装置的多孔结构510)和支承结构502。多孔结构510包含多个通道，多个通道中的每一个具有到多孔结构的表面的开口。多孔结构由第一材料形成，在多个实施例中，第一材料可以是以上描述的适合于根据本发明的实施例的多孔结构的任何材料，即硅、锗、锡、铜、铝、镍、钙、钨、钼、锰、碳化硅、和合金(诸如硅和锗的合金)。因此，多孔结构510类似于图1-3显示和以上描述的多孔结构110和120。在一个实施例中，支承结构502由与形成多孔结构510的相同的材料形成。在所示实施例中，支承结构502物理接触多孔结构510的一部分或部分513并暴露多孔结构的一部分或部分514，其中部分513和514以彼此交替的关系排列。当然，被暴露的和未暴露的部分的许多其他配置也是可能的，并且图5的配置不应当被视为为所有这种配置或甚至任何其他这种配置的必要指示或特征，也不应当被视为以任何方式限制可能的多种其他配置。例如，代替图5所示的仅位于单个表面(例如底面)，被暴露和/或未被暴露部分可位于多孔结构的一个或多个不同表面或区域处。因此，未暴露部分可由顶部表面(或顶部表面的部分)组成，而未暴露部分可由底部表面(或底部表面的一部分)组成。替代地，例如，在围绕其中形成孔的晶片的中间区域形成的带状支承结构的情况下，被暴露和/或未暴露部分可由侧表面或一些其他区域中的一些或所有组成。在后面的附图显示和以下描述其他可能配置的一些，但绝不是全部。
仍参照图5，多孔结构510包括表面515和相对的表面516。位于多孔结构510中的通道-在图5中未显示使多孔结构多孔的通道，但是在某些实施例中，至少一些通道从表面515一直延伸到表面516，并且因此为在本文中被称为蚀刻穿透的多孔结构的部分。
图6为显示根据本发明的实施例的制造用于储能装置的支承结构的方法600的流程图。作为示例，方法600可导致形成类似于图5所示的储能结构500的储能结构。如以下所述，在图7-10中示出了在方法600的执行过程中形成的部分完成或中间的结构。
方法600的步骤610为提供衬底。作为示例，衬底可类似于图7所示的衬底705。例如，用于衬底705的合适的材料包括硅、锗、锡、铜、铝、镍、钙、钨、钼、锰、碳化硅、以及硅和锗的合金。
方法600的步骤620为在衬底上沉积掩模层。作为示例，掩模层可类似于图7所示的掩模层770。在某些实施例中，掩模层包括二氧化硅(SiO2)、氮化硅(SiN)等等。可根据本领域公知的沉积技术(例如，化学气相沉积(CVD)、物理气相沉积(PVD)等等)执行步骤620。虽然PVD可导致比其他技术密度小的沉积，例如，由于它为相对低温的过程，因此PVD可用于需要较低温度的应用。
方法600的步骤630为图案化掩模层以暴露衬底的第一部分并留下未暴露的衬底的第二部分。图8中显示了其的一个示例，其中光致抗蚀剂或其他类似层880已在掩模层770上形成并且被图案化以暴露掩模层的部分，在此之后，掩模层770被图案化以包括衬底705的对应的、下方的部分814，留下未暴露的衬底705的部分813。可根据本领域公知的图案化技术执行步骤630。
方法600的步骤640为在衬底的第一部分上执行第一蚀刻，以在衬底的第一层中形成凹陷区域，其中衬底的第二部分未被蚀刻并且形成用于储能装置的支承结构。图9中示出了该结构，其中已在衬底705的层918中形成凹陷区域908。凹陷部分908对应于被暴露部分814，至少在一个实施例中，它们已通过蚀刻到衬底705中的部分814处形成。同时，未被掩模层暴露的部分813保持未蚀刻(并且因此无孔)，并因此足够牢固，将如以下进一步显示的，它们可起支承结构的作用。作为示例，第一蚀刻可包括使用四甲基氢氧化铵(TMAH)或氢氧化钾(KOH)的各向异性蚀刻。
方法600的步骤650为移除掩模层。在各个实施例中，可使用本领域已知的湿法蚀刻或干法蚀刻过程完成步骤650。步骤650是可选步骤，在某些实施例中，掩模层可留在原位(通过跳过步骤650)并用作最终结构的部分。以下结合方法1300(尤其是参见步骤1350的讨论)的讨论给出进一步的详细说明。
方法600的步骤660是在衬底上执行第二蚀刻，以在衬底的第二层上形成包括多个通道的多孔结构，其中通道的每一个具有到多孔结构的表面的开口。在执行步骤660之后，位于层918中的未被第一和第二蚀刻步骤蚀刻的衬底705的部分形成支承结构，而层919包含多孔结构。可通过再次参照图5和储能结构500看到由执行步骤660产生的结构，其中层519(对应于图9的层919)已经被蚀刻(如在步骤660)并且因此包含多孔结构510，且其中层518(对应于图9中的层918)包含支承结构(502)。
注意，如由相对于图7-9的方向的图5的相反方向所建议的在晶片的与具有掩模层的侧相对的侧上执行在步骤660中执行的蚀刻。在一个实施例中，该蚀刻包括使用氢氟酸(HF)的电化学蚀刻。在特定的实施例中，电化学蚀刻进一步包括将第二物质(例如，诸如异丙醇之类的合适类型的醇)添加至氢氟酸作为防止另外地形成并阻止HF蚀刻的氢气气泡的方法。关于添加异丙醇的适当的量和其他细节是本领域已知的并且因此在这里不进一步描述。
在一些实施例中，方法600可包括进一步的步骤670，步骤670是用导电材料(例如，TiN)涂覆支承结构。这样做将有助于形成到支承结构的良好电接触，从而实现电化学电容器或其他储能装置的进一步组装。在一个实施例中，使用原子层沉积(ALD)工艺完成步骤670。如果多孔结构1010是蚀刻穿透的多孔结构，则步骤670可包括穿透衬底ALD工艺，由于该穿透衬底ALD工艺消除了前驱废弃物的实质部分，因此比传统的ALD工艺更快且成本更低。在替代的实施例中，例如，能在衬底的背面上沉积金属层，以形成电气接触和提供支撑。例如，这可简单地通过使用诸如PVD或CVD的工艺沉积例如与铜、钛、TiN、PbSn结合的铝来完成。
图10为根据本发明的实施例的储能结构1000的一部分的平面图，以及图11为根据本发明的实施例的储能结构1000的一部分截面图。如图10和11所示，储能结构1000包括储能装置和支承结构1002，仅显示储能装置的多孔区域1010。由第一材料形成的多孔区域1010包含多个通道，多个通道的每一个具有到多孔结构的表面的开口。第一材料可以是以上描述的适合于根据本发明的实施例的多孔结构的任何材料，即，硅、锗、锡、铜、铝、镍、钙、钨、钼、锰、碳化硅、和合金(诸如硅和锗的合金)。因此，多孔区域1010类似于图1-3中显示和以上描述的多孔结构110和120。虽然多孔区域1010在图11中被描绘为具有正方形形状，但应当理解，在其他实施例中，其他形状也是可能的并且甚至是可取的。例如，虽然正方形提供便利，但在某些实施例中圆形可能是优选的，因为他们将不太可能招致压力相关的机械开裂。还可使用其他形状，并且其他形状可提供类似、或其他的优点。
储能结构1000包括具有表面1015和相对的表面1116的衬底1101。多个通道位于多孔结构1010中——使多孔结构多孔的通道——未在图10和11中示出，但是在某些实施例中，至少一些通道从表面1015一直延伸到表面1116，并且因此作为在本文中被称为蚀刻穿透的多孔结构的部分。当然，以这种方式从一个表面延伸到另一表面的通道可在任一表面处开始蚀刻，例如，使得图10的结构可从表面1015或从表面1116开始蚀刻，并且具有所示的相同的最终结果。当然，对于在掩模所在侧开始的蚀刻，掩模层必须能够经受蚀刻工艺(例如，用于多孔硅的HF)。
在一个实施例中，支承结构1002由与形成多孔区域1010的相同的材料形成。(应当理解，虽然材料是相同的，但是多孔区域已经被蚀刻而形成支承结构的区域未被蚀刻。)在所示的实施例中，储能结构1000的表面1015被分为多个(经蚀刻的)多孔区域和(未蚀刻)的支承结构区域，其中多孔区域中的每一个被支承结构包围。
图12为根据本发明的实施例的在其制造过程中的特定点处的储能结构1000的部分1200的截面图。具体而言，图12描绘了在掩模层1270位于衬底1101的未暴露区域1213上并且覆盖衬底1101的未暴露区域1213时储能结构1000的所示部分。作为示例，掩模层1270可类似于图7中示出的掩模层770。部分1200包括两个多孔区域和支承结构1002的三个部分；如图10和11所描绘的整个晶片1000包括附加的多孔区域和附加的支承结构部分。
图13为示出了根据本发明的实施例的制造用于储能装置的支承结构的方法1300的流程图。作为示例，方法1300可导致形成类似于图10和11所示的储能结构1100的储能结构。
方法1300的步骤1310为提供具有第一表面和相对的第二表面的衬底。
方法1300的步骤1320为在衬底的第一表面上沉积掩模层。作为示例，掩模层可类似于图12中显示的掩模层1270。如上结合步骤620所描述的，可根据本领域公知的沉积技术执行步骤1320。
方法1300的步骤1330是图案化掩模层，以暴露衬底的第一表面的第一部分并留下未被暴露的衬底的第一表面的第二部分，其中衬底的第一表面的第二部分不被蚀刻并形成用于储能装置的支承结构的一部分。可根据本领域公知的图案化技术执行步骤1330。
方法1300的步骤1340为蚀刻衬底的第一表面的第一部分以形成包括延伸到衬底中的多个通道的多孔结构，其中通道的每一个具有到衬底的第一表面的开口。参照图12，在衬底1101的被暴露区域1214中执行该蚀刻，并且该蚀刻导致产生多孔结构1010的所示区域。如所示的，掩模层1270防止蚀刻发生在未暴露区域1213中。如上所述，在一个实施例中，在材料中形成多孔结构，该材料为硅、锗、锡、铜、铝、镍、钙、钨、钼、锰、碳化硅、以及硅和锗的合金中的一种。在一些实施例中，至少一些通道从第一表面一直通过衬底延伸到第二表面，使得它们也具有到衬底的第二表面的开口。
方法1300的步骤1350为移除掩模层。如上结合步骤650所描述的，可根据本领域公知的沉积技术执行步骤1350。步骤1350是可选步骤；在某些实施例中，掩模层可留在原位(通过跳过步骤1350)并用作最终结构的部分。将掩模层留在原位可提供附加的机械支撑并且在一些实例中可充当电气接触。在一些实施例中，实际上，掩模层可留在原位并且然后可充当主要的——或甚至作为仅有的－机械支撑。换句话说，储能结构的某些实施例可完全免除诸如本文中所描述的支持掩模层的那些其他支承结构，掩模层然后将用作用于该储能装置的唯一支承结构。可通过参照图8和9看到这种示例。参照图8，可通过移除光致抗蚀剂层880和蚀刻衬底705的部分或所有来形成此处所述类型的储能装置，以便形成被蚀刻的部分中的多孔结构。类似地，参照图9，可通过蚀刻衬底705的部分或所有以形成被蚀刻的部分中的多孔结构，从而形成示例性的储能装置。在多个实施例中，可仅在层919的一部分(但不是全部)中、在层919的全部但不在层918中、在层919中的全部但在层918中的一些但不是全部中、在这两层的全部中、或以一些其他配置来执行蚀刻。在所有这些示例中，掩模层770可充当用于储能装置的唯一的支承结构。替代地，掩模层可充当多个支承结构中的一个。
图14为根据本发明的实施例的微电子组件1400的截面图。如图14中所示，微电子组件1400包括集成电路(IC)管芯1450和与IC管芯1450相关联的储能结构1420。在所示的实施例中，储能结构1420类似于图5中所描绘的储能结构500。然而，储能装置和相关联的支承结构两者的其他配置也是可能的，包括本文所公开的任何其他装置和结构。
管芯1450具有有源区1451，有源区1451包含晶体管和定义管芯1450的前面1455的其他电路(未示出)。作为示例，有源区电路可用作微处理器或用于SoC(芯片上系统)中。储能结构1420包括多孔结构1410，在某些实施例中，可在背面1456处开始蚀刻管芯1450形成多孔结构1410。该过程可涉及如本文其他地方所述的掩模层的使用，并且可导致形成在其结构上和其产生的细节上与图5中所描绘的支承结构502相似的支承结构1402。虽然仅两个通道1411被显示为被蚀刻到多孔结构1410的每个被暴露区域1414中(在支承结构1402的部分之间)，但应当理解，在实际中，在每个曝光区域中存在数百或数千的通道。虽然附图没有反映电介质，如果有必要的话，但是可通过用聚酰亚胺或其他合适的材料密封通道使这些通道包含的电介质被保持在原位。在某些实施例中，可使用硅通孔(TSV)(未示出)将储能结构1420连接至有源区1451。
在某些实施例中，微电子组件1400可安装在衬底(未示出)上或以其他方式附连至衬底(未示出)。该衬底——有时被称为“封装衬底”——可包括能够提供管芯1450与微电子组件1400所耦合的下级部件之间的电连通的任何合适类型的衬底。在另一实施例中，衬底可包括能够提供管芯1450和与微电子封装1400耦合的上部IC封装之间的电连通的任何合适类型的衬底，而在又一实施例中，衬底可包括能够提供上部IC封装与封装1400所耦合的下级部件之间的电连通的任何合适类型的衬底。衬底还可提供用于管芯1450的结构支撑。
作为示例，在一个实施例中，衬底包括多层衬底－包括围绕核心层(介电或金属核心)建立的介电材料和金属的交替层。在另一实施例中，衬底包括无芯多层衬底。其他类型的衬底和衬底材料也可发现用于所公开的实施例(例如，陶瓷、蓝宝石、玻璃等等)。此外，根据一个实施例，衬底可包括在有时被称为“无焊建立工艺”的工艺中在管芯自身上建立的介电材料和金属的交替层。在利用这种方法时，可能不需要传统的互连结构(因为建立层可直接设置在管芯1450上)。
IC管芯1450可包括任何类型的集成电路器件。在一个实施例中，管芯包括处理系统(单核或者多核)。例如，管芯可包括微处理器、图形处理器、信号处理器、网络处理器、芯片组，等等。在一个实施例中，IC管芯1450包括具有多个功能单元(例如，一个或多个处理单元、一个或多个图形单元、一个或多个通信单元、一个或多个信号处理单元、一个或多个安全单元，等等)的芯片上系统。然而，应当理解，所公开的实施例不限于任何特定类型或种类的IC器件。
现转到图15，示出计算系统1500的实施例。系统1500包括设置在板1510(诸如，母板、主板、或其他电路板)上的多个部件。板1510包括侧1512和相对侧1514，而且各种部件可设置在侧1512和1514中的任一侧或两侧上。在所示的实施例中，计算系统1500包括设置在板1510的侧1512上的微电子组件1400，而且微电子组件1400可包括本文所述的实施例中的任一个。相应地，微电子组件1400可包括管芯(或其他微处理器)和以上所述的储能结构。例如，系统1500可包括任何类型的计算系统，诸如手持或移动计算设备(例如，蜂窝电话、智能电话、移动因特网设备、音乐播放器、平板计算机、膝上计算机、上网计算机，等等。)。然而，所公开的实施例不限于手持和其他移动计算设备并且这些实施例可应用于诸如台式计算机和服务器之类的其他类型的计算系统。
板1510可包括任何合适类型的电路板或能够提供设置在板上的多个部件中的一个或多个之间的电连通的其他衬底。在一个实施例中，例如，板1510包括印刷电路板(PCB)，该印刷电路板(PCB)包括通过介电材料的层彼此隔开并且通过导电通孔互连的多个金属层。金属层中的任何一个或多个可以所需的电路图案形成，以路由——也许协同其他金属层——与板1510耦合的部件之间的电信号。然而，应当理解，所公开的实施例不限于上述PCB，并且，进一步地，该板1510可包括任何其他合适的衬底。
除储能结构1550之外，一个或多个附加的部件可设置在板1510的任一侧或两侧1512和1514上。作为示例，如附图所示，部件1501可设置在板1510的侧1512上，而且部件1502可设置在板的相对侧1514上。
可设置在板1510上的附加的部件包括其他IC设备(例如，处理设备、存储器设备、信号处理设备、无线通信设备、图形控制器和/或驱动器、音频处理器和/或控制器，等等)、功率传输部件(例如，稳压器和/或其他功率管理设备、诸如电池之类的电源、和/或诸如电容器之类的无源器件)、以及一个或多个用户接口设备(例如，音频输入设备、音频输出设备、键盘或诸如触摸屏显示器之类的其他数据输入设备、和/或图形显示器，等等)、以及这些和/或其他设备的任何组合。在一个实施例中，计算系统1500包括辐射屏蔽体。在另一实施例中，计算系统1500包括冷却解决方案。在又一实施例中，计算系统1500包括天线。在再一实施例中，系统1500可设置在壳体或箱体中。当板1510设置在壳体中时，计算机系统1500的一些部件——例如，用户接口设备(诸如，显示器或键盘)、和/或电源(诸如，电池)——可与板1510(和/或设置在该板上的部件)电耦合，但与壳体机械耦合。
虽然已参照具体实施例描述本发明，但本领域技术人员将理解可作出多种变化，而不背离本发明的精神或范围。因此，本发明的实施例的公开旨在说明本发明的范围并且不旨在限制。本发明的范围旨在仅通过所附权利要求所要求的范围来限制。例如，对本领域技术人员显而易见的是，本文所讨论的储能结构和相关的结构和方法可在多种实施例中实现，并且对这些实施例中的某些的上述讨论不一定表示所有可能实施例的全部描述。
此外，已针对具体实施例描述益处、其他优点和问题的解决方案。然而，益处、优点、问题的解决方案、以及可导致任何益处、优点、或解决方案发生或变得更明显的任何要素或多个要素不应被解释为任何或所有权利要求的关键、所需、或基本的特征或要素。
此外，如果实施例和/限制：(1)没有在权利要求中明确要求保护以及(2)是权利要求中的明确要素和/或限制按等效原则的潜在等效物，则这些实施例和限制不旨在按捐献原则献给公众。

Claims (32)

1.一种储能结构，包括：
储能装置，所述储能装置包括至少一个多孔结构，其中所述多孔结构包含多个通道，所述多个通道的每一个具有到所述多孔结构的表面的开口；以及
用于储能装置的支承结构。
2.如权利要求1所述的储能结构，其特征在于：
至少一些通道从所述多孔结构的表面完全通过多孔结构延伸至所述多孔结构的相对的第二表面。
3.如权利要求1所述的储能结构，其特征在于：
所述多孔结构在材料中形成，所述材料为硅、锗、锡、铜、铝、镍、钙、钨、钼、锰、碳化硅、以及硅和锗的合金中的一种。
4.一种储能结构，包括：
储能装置，所述储能装置包括至少一个多孔结构，所述多孔结构由第一材料形成，其中所述多孔结构包含多个通道，所述多个通道中的每一个具有到所述多孔结构的第一表面的开口；以及
用于储能装置的支承结构，所述支承结构由第一材料形成，其中所述支承结构物理接触所述储能装置的第一部分并且暴露所述储能装置的第二部分。
5.如权利要求4所述的储能结构，其特征在于：
至少一些通道从所述多孔结构的第一表面完全通过多孔结构延伸至所述多孔结构的相对的第二表面。
6.如权利要求5所述的储能结构，其特征在于：
所述支承结构物理接触所述多孔结构的第二表面；以及
所述储能装置的物理接触的第一部分为所述多孔结构的第二表面的第一部分，以及所述储能装置的被暴露的第二部分为所述多孔结构的第二表面的第二部分。
7.如权利要求4所述的储能结构，其特征在于：
所述第一材料为硅、锗、锡、铜、铝、镍、钙、钨、钼、锰、碳化硅、以及硅和锗的合金中的一种。
8.一种制造用于储能装置的支承结构的方法，所述方法包括：
提供具有第一侧和第二侧的衬底；
在所述衬底的第一侧上沉积掩模层；
图案化掩模层以暴露所述衬底的第一侧的第一部分并且留下未暴露的衬底的第一侧的第二部分；
在所述衬底的第一侧的第一部分上执行第一蚀刻以在所述衬底的第一层中形成凹陷区域，其中所述衬底的第一侧的第二部分不被蚀刻并且形成用于储能装置的支承结构；以及
在所述衬底的第二侧上执行第二蚀刻以在所述衬底的第二层上形成包括多个通道的多孔结构，其中通道的每一个具有到所述多孔结构的表面的开口。
9.如权利要求8所述的方法，其特征在于：
所述多孔结构在材料中形成，所述材料为硅、锗、锡、铜、铝、镍、钙、钨、钼、锰、碳化硅、以及硅和锗的合金中的一种。
10.如权利要求8所述的方法，其特征在于：
至少一些通道一直延伸通过所述衬底的第二层。
11.如权利要求8所述的方法，其特征在于：
所述掩模层包括二氧化硅或氮化硅。
12.如权利要求8所述的方法，其特征在于：
所述第一蚀刻包括使用四甲基氢氧化铵(TMAH)或氢氧化钾(KOH)的各向异性蚀刻。
13.如权利要求8所述的方法，其特征在于：
所述第二蚀刻包括使用氢氟酸的电化学蚀刻。
14.如权利要求13所述的方法，其特征在于：
所述电化学蚀刻进一步包括将第二物质添加至所述氢氟酸。
15.如权利要求14所述的方法，其特征在于：
所述第二物质为异丙醇。
16.如权利要求8所述的方法，其特征在于，进一步包括：
用导电材料涂覆支承结构。
17.如权利要求16所述的方法，其特征在于：
所述导电材料为TiN。
18.如权利要求16所述的方法，其特征在于：
使用原子层沉积工艺完成涂覆所述支承结构。
19.如权利要求18所述的方法，其特征在于：
所述原子层沉积工艺包括穿透衬底原子层沉积工艺。
20.一种制造用于储能装置的支承结构的方法，所述方法包括：
提供具有第一表面和相对的第二表面的衬底；
在所述衬底的第一表面上沉积掩模层；
图案化所述掩模层以暴露所述衬底的第一表面的第一部分并留下未被暴露的衬底的第一表面的第二部分，其中所述衬底的第一表面的第二部分不被蚀刻并形成用于储能装置的支承结构的一部分；以及
在衬底的第一表面的第一部分上执行第一蚀刻以形成包括延伸到所述衬底中的多个通道的多孔结构，其中通道的每一个具有到衬底的第一表面的开口。
21.如权利要求20所述的方法，其特征在于：
至少一些通道从所述第一表面一直通过衬底延伸到所述第二表面，使得它们也具有到衬底的第二表面的开口。
22.如权利要求20所述的方法，其特征在于：
所述衬底的第一表面的第一部分被分为多个隔离的被暴露区域；以及
多个被隔离的被暴露区域中的每一个被所述衬底的第一表面的第二部分的区域包围。
23.如权利要求20所述的方法，其特征在于：
所述多孔结构在材料中形成，所述材料为硅、锗、锡、铜、铝、镍、钙、钨、钼、锰、碳化硅、以及硅和锗的合金中的一种。
24.一种微电子组件，包括：
管芯；以及
与所述管芯相关联的储能结构，其中所述储能结构包括：
储能装置，所述储能装置包括至少一个多孔结构，所述多孔结构由第一材料形成，其中所述多孔结构包含多个通道，所述多个通道中的每一个具有到所述多孔结构的表面的开口；以及
用于储能装置的支承结构，所述支承结构由第一材料形成，其中所述支承结构物理接触所述储能装置的第一部分并且暴露所述储能装置的第二部分。
25.如权利要求24所述的微电子组件，其特征在于：
所述管芯具有前面和相对的背面，所述前面包括包含电路的有源区；以及
所述多孔结构位于所述管芯的背面中。
26.如权利要求24所述的微电子组件，其特征在于：
至少一些通道从所述多孔结构的表面完全通过多孔结构延伸至所述多孔结构的相对的第二表面。
27.如权利要求26所述的微电子组件，其特征在于：
所述支承结构物理接触所述多孔结构的第二表面；以及
所述储能装置的物理接触的第一部分为所述多孔结构的第二表面的第一部分，以及所述储能装置的被暴露的第二部分为所述多孔结构的第二表面的第二部分。
28.如权利要求24所述的微电子组件，其特征在于：
所述第一材料为硅、锗、锡、铜、铝、镍、钙、钨、钼、锰、碳化硅、以及硅和锗的合金中的一种。
29.一种微电子系统，包括：
板；以及
耦合至所述板的微电子组件，其中所述微电子组件包括：
管芯；以及
与所述管芯相关联的储能结构，其中所述储能结构包括：
储能装置，所述储能装置包括至少一个多孔结构，所述多孔结构由第一材料形成，其中所述多孔结构包含多个通道，所述多个通道中的每一个具有到所述多孔结构的表面的开口；以及
用于储能装置的支承结构，所述支承结构由第一材料形成，其中所述支承结构物理接触所述储能装置的第一部分并且暴露所述储能装置的第二部分。
30.如权利要求29所述的微电子系统，其特征在于：
至少一些通道从所述多孔结构的表面完全通过多孔结构延伸至所述多孔结构的相对的第二表面。
31.如权利要求30所述的微电子系统，其特征在于：
所述支承结构物理接触所述多孔结构的第二表面；以及
所述储能装置的物理接触的第一部分为所述多孔结构的第二表面的第一部分，以及所述储能装置的被暴露的第二部分为所述多孔结构的第二表面的第二部分。
32.如权利要求29所述的微电子系统，其特征在于：
所述第一材料为硅、锗、锡、铜、铝、镍、钙、钨、钼、锰、碳化硅、以及硅和锗的合金中的一种。
CN201180074610.0A 2011-11-03 2011-11-03 储能结构、制造用于储能结构的支承结构的方法及包含储能结构的微电子组件和系统 Expired - Fee Related CN104025225B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/059211 WO2013066337A1 (en) 2011-11-03 2011-11-03 Energy storage structure, method of manufacturing a support structure for same, and microelectronic assembly and system containing same

Publications (2)

Publication Number Publication Date
CN104025225A true CN104025225A (zh) 2014-09-03
CN104025225B CN104025225B (zh) 2017-06-09

Family

ID=48192521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180074610.0A Expired - Fee Related CN104025225B (zh) 2011-11-03 2011-11-03 储能结构、制造用于储能结构的支承结构的方法及包含储能结构的微电子组件和系统

Country Status (4)

Country Link
US (1) US9409767B2 (zh)
CN (1) CN104025225B (zh)
TW (1) TWI462136B (zh)
WO (1) WO2013066337A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108039497A (zh) * 2017-12-20 2018-05-15 北京理工大学 一种具有高{110}晶面份额的钨涂层的制备方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9409767B2 (en) 2011-11-03 2016-08-09 Intel Corporation Energy storage structure, method of manufacturing a support structure for same, and microelectronic assembly and system containing same
WO2013100916A1 (en) * 2011-12-27 2013-07-04 Intel Corporation Fabrication of porous silicon electrochemical capacitors
CN104115246B (zh) * 2012-02-21 2018-01-02 英特尔公司 能量储存装置、能量储存装置的制造方法以及包含能量储存装置的移动电子装置
WO2013147897A1 (en) 2012-03-30 2013-10-03 Intel Corporation Low frequency converters having electrochemical capacitors
US9025313B2 (en) 2012-08-13 2015-05-05 Intel Corporation Energy storage devices with at least one porous polycrystalline substrate
GB2529409A (en) * 2014-08-18 2016-02-24 Nexeon Ltd Electroactive materials for metal-ion batteries
US10826133B2 (en) * 2016-11-21 2020-11-03 Sanmina Corporation Heating element and circuit managing equivalent series resistance of energy storage cell
US20200335826A1 (en) * 2019-04-18 2020-10-22 International Business Machines Corporation Lithium energy storage
US11145572B2 (en) * 2019-10-09 2021-10-12 Newport Fab, Llc Semiconductor structure having through-substrate via (TSV) in porous semiconductor region
US11164740B2 (en) 2019-10-09 2021-11-02 Newport Fab, Llc Semiconductor structure having porous semiconductor layer for RF devices
US11195920B2 (en) 2019-10-09 2021-12-07 Newport Fab, Llc Semiconductor structure having porous semiconductor segment for RF devices and bulk semiconductor region for non-RF devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1096611A (zh) * 1992-09-18 1994-12-21 宾纳科尔研究院 能量存储装置及其制造方法
CN1719619A (zh) * 2004-07-08 2006-01-11 住友化学株式会社 多孔电极、包含该多孔电极的设备及其制备方法
CN1768404A (zh) * 2003-03-31 2006-05-03 富士重工业株式会社 有机电解质电容器
WO2011123135A1 (en) * 2010-04-02 2011-10-06 Intel Corporation Charge storage device, method of making same, method of making an electrically conductive structure for same, mobile electronic device using same, and microelectronic device containing same

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748438A (en) 1993-10-04 1998-05-05 Motorola, Inc. Electrical energy storage device having a porous organic electrode
US5508542A (en) * 1994-10-28 1996-04-16 International Business Machines Corporation Porous silicon trench and capacitor structures
US5581454A (en) 1994-11-22 1996-12-03 Collins; Hansel High power switched capacitor voltage conversion and regulation apparatus
JP3800726B2 (ja) 1997-05-22 2006-07-26 カシオ計算機株式会社 電気二重層コンデンサ
CN1226759C (zh) 1999-07-08 2005-11-09 Avx有限公司 固态电容器及其制造方法
AT408288B (de) 2000-05-10 2001-10-25 Funktionswerkstoffe Forschungs Mehrschichtige elektrode
CN100377268C (zh) 2001-03-23 2008-03-26 松下电器产业株式会社 固体电解电容及其制造方法
US6643119B2 (en) 2001-11-02 2003-11-04 Maxwell Technologies, Inc. Electrochemical double layer capacitor having carbon powder electrodes
US6833983B2 (en) * 2002-02-11 2004-12-21 Intel Corporation Current limiting super capacitor charger
US6737830B2 (en) 2002-07-02 2004-05-18 Hewlett-Packard Development Company, L.P. Battery charging using a portable energy storage device
EP1411533A1 (en) 2002-10-09 2004-04-21 Asahi Glass Company, Limited Electric double layer capacitor and process for its production
IL153289A (en) 2002-12-05 2010-06-16 Acktar Ltd Electrodes for electrolytic capacitors and method for producing them
KR100675366B1 (ko) 2002-12-30 2007-01-29 주식회사 네스캡 전기에너지 저장장치 및 이의 충방전 방법
US6838923B2 (en) 2003-05-16 2005-01-04 Ballard Power Systems Inc. Power supply and ultracapacitor based battery simulator
EP1639684A2 (en) 2003-06-27 2006-03-29 Maxwell Technologies, Inc. Energy storage system
US20070002525A1 (en) 2003-08-27 2007-01-04 Showa Denko K.K. Sheet for capacitor electrodes, method and apparatus for manufacturing the same, and electrolytic capacitors
US7393604B2 (en) 2003-09-15 2008-07-01 Intel Corporation Hybrid power system and method
ATE535002T1 (de) * 2003-10-10 2011-12-15 Japan Gore Tex Inc Elektrode für einen elektrischen doppelschichtkondensator, herstellungsverfahren dafür, elektrischer doppelschichtkondensator und leitfähiger klebstoff
EP1680852B1 (en) 2003-11-04 2012-01-11 Glaxo Group Limited Electrical toothbrush
US7541782B2 (en) 2004-03-30 2009-06-02 Intel Corporation System and method for extracting energy from an ultracapacitor
US7050291B2 (en) 2004-03-31 2006-05-23 Intel Corporation Integrated ultracapacitor as energy source
TWI255314B (en) 2004-05-28 2006-05-21 Ming-Hsin Sun Energy storage device manufacturing method that enhances manufacturing efficiency and product reliability
EP1624472A3 (en) 2004-07-08 2011-03-16 Sumitomo Chemical Company, Limited Porous Electrodes, Devices including the Porous Electrodes, and Methods for their Production
JP4659448B2 (ja) 2004-12-21 2011-03-30 Ｔｄｋ株式会社 固体電解コンデンサの製造方法
KR100762797B1 (ko) 2005-12-28 2007-10-02 한국전기연구원 에너지 저장 장치의 전극 및 그 제조방법
US20090269667A1 (en) 2006-05-31 2009-10-29 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Porous Electrically Conductive Carbon Material And Uses Thereof
KR100892382B1 (ko) 2006-08-25 2009-04-10 광주과학기술원 캐패시터용 탄소나노튜브 전극의 제조방법
AU2007319213B2 (en) 2006-11-15 2014-06-12 Basf Se Electric double layer capacitance device
WO2009148977A1 (en) 2008-06-04 2009-12-10 Seeo, Inc Supercapacitors with block copolymer electrolytes
CN102187413B (zh) 2008-08-15 2013-03-20 加利福尼亚大学董事会 电化学储能用分级结构纳米线复合物
US7907430B2 (en) 2008-12-18 2011-03-15 WaikotoLink Limited High current voltage regulator
KR101119053B1 (ko) 2009-12-22 2012-03-16 가부시키가이샤 무라타 세이사쿠쇼 고체 전해 콘덴서 및 그 제조 방법
JP2014535124A (ja) 2011-09-30 2014-12-25 インテル コーポレイション エネルギー貯蔵デバイスのエネルギー密度及び達成可能な電力出力を増やす方法
US9409767B2 (en) 2011-11-03 2016-08-09 Intel Corporation Energy storage structure, method of manufacturing a support structure for same, and microelectronic assembly and system containing same
EP2788997A4 (en) 2011-12-08 2015-11-04 Intel Corp ENERGY STORAGE DEVICE, METHOD FOR MANUFACTURING POROUS STRUCTURE THEREFOR, AND MICROELECTRONIC ASSEMBLY AND SYSTEM CONTAINING THE DEVICE
WO2013089710A1 (en) 2011-12-14 2013-06-20 Intel Corporation Overcoming variance in stacked capacitors
WO2013095466A1 (en) 2011-12-21 2013-06-27 Intel Corporation Integration of energy storage devices onto substrates for microelectronics and mobile devices
WO2013100916A1 (en) 2011-12-27 2013-07-04 Intel Corporation Fabrication of porous silicon electrochemical capacitors
CN104137207A (zh) 2011-12-28 2014-11-05 英特尔公司 具有电池形状因数的基于超级电容器的能量存储器
US20130271092A1 (en) 2011-12-30 2013-10-17 Shekhar Y. Borkar Ultra-Capacitor Based Energy Storage for Appliances
CN104115246B (zh) 2012-02-21 2018-01-02 英特尔公司 能量储存装置、能量储存装置的制造方法以及包含能量储存装置的移动电子装置
WO2013147897A1 (en) 2012-03-30 2013-10-03 Intel Corporation Low frequency converters having electrochemical capacitors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1096611A (zh) * 1992-09-18 1994-12-21 宾纳科尔研究院 能量存储装置及其制造方法
CN1768404A (zh) * 2003-03-31 2006-05-03 富士重工业株式会社 有机电解质电容器
CN1719619A (zh) * 2004-07-08 2006-01-11 住友化学株式会社 多孔电极、包含该多孔电极的设备及其制备方法
WO2011123135A1 (en) * 2010-04-02 2011-10-06 Intel Corporation Charge storage device, method of making same, method of making an electrically conductive structure for same, mobile electronic device using same, and microelectronic device containing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108039497A (zh) * 2017-12-20 2018-05-15 北京理工大学 一种具有高{110}晶面份额的钨涂层的制备方法

Also Published As

Publication number Publication date
US9409767B2 (en) 2016-08-09
US20130279137A1 (en) 2013-10-24
WO2013066337A1 (en) 2013-05-10
TW201337988A (zh) 2013-09-16
CN104025225B (zh) 2017-06-09
TWI462136B (zh) 2014-11-21

Similar Documents

Publication Publication Date Title
CN104025225A (zh) 储能结构、制造用于储能结构的支承结构的方法及包含储能结构的微电子组件和系统
TWI539474B (zh) 能量儲存裝置、其製造方法、及包含該裝置之行動電子裝置
TWI485724B (zh) 能量儲存裝置、其製造方法、與含有其之行動電子裝置
US20190027322A1 (en) Method of producing a super-capacitor
JP2014533894A (ja) 電気化学コンデンサ用ナノマシン構造
CN103988271A (zh) 将储能器件集成到衬底上以用于微电子和移动设备
TWI498929B (zh) 能量儲存裝置，製造用於能量儲存裝置的多孔結構之方法，以及包含能量儲存裝置之微電子組件與系統
CN104115246B (zh) 能量储存装置、能量储存装置的制造方法以及包含能量储存装置的移动电子装置
CN112151535A (zh) 一种硅基纳米电容三维集成结构及其制备方法
CN102569289A (zh) 消除天线效应的结构及消除天线效应的方法
US9947485B2 (en) Three dimensional energy storage device, method of manufacturing same, and mobile electronic device containing same
CN112908992A (zh) 三维集成结构及其制造方法
RU2588036C2 (ru) Структуры, изготовленные с использованием нанотехнологии, для пористых электрохимических конденсаторов
CN112908993A (zh) 三维集成结构及其制造方法
CN112670285A (zh) 三维集成结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170609

Termination date: 20191103